JPS6367702A - 複合型電子部品 - Google Patents
複合型電子部品Info
- Publication number
- JPS6367702A JPS6367702A JP21345786A JP21345786A JPS6367702A JP S6367702 A JPS6367702 A JP S6367702A JP 21345786 A JP21345786 A JP 21345786A JP 21345786 A JP21345786 A JP 21345786A JP S6367702 A JPS6367702 A JP S6367702A
- Authority
- JP
- Japan
- Prior art keywords
- frame
- insulating substrate
- circuit
- terminals
- composite electronic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000002131 composite material Substances 0.000 title claims description 5
- 239000000758 substrate Substances 0.000 claims description 23
- 230000002093 peripheral effect Effects 0.000 claims description 4
- 239000011810 insulating material Substances 0.000 claims description 3
- 238000000465 moulding Methods 0.000 description 7
- 230000002950 deficient Effects 0.000 description 4
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000005476 soldering Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 229920003002 synthetic resin Polymers 0.000 description 1
- 239000000057 synthetic resin Substances 0.000 description 1
Landscapes
- Details Of Resistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
く芹業上の利用分野〉
口の発明は寸法精度のよい定型、定寸の外形を有する複
合型の電子部品に関するものである。
合型の電子部品に関するものである。
〈従来の技1丁1〉
従来の複合型電子部品はアルミナ等からなる絶が基板上
に複数の抵抗等の回路W4成要素と所定の電極、導電路
等からなる電子回路を形成した後、該電子回路の複数の
雷・園に金属端子をそれぞれ半田付けし、この絶縁基板
を成形型に入れて、該絶縁基板の全体と各、47.ii
子の基部を包むように別脂によるトランスファーモール
ドを施し、その後、成形型から取出している。
に複数の抵抗等の回路W4成要素と所定の電極、導電路
等からなる電子回路を形成した後、該電子回路の複数の
雷・園に金属端子をそれぞれ半田付けし、この絶縁基板
を成形型に入れて、該絶縁基板の全体と各、47.ii
子の基部を包むように別脂によるトランスファーモール
ドを施し、その後、成形型から取出している。
〈発明が解決しようとする問題点〉
上記のような従来の複合型電子部品はモールド時に圧力
や熱が絶縁基板に加わり、回路構成要素等を損傷する場
合があり、不良品発生によるコスト高が問題となる。
や熱が絶縁基板に加わり、回路構成要素等を損傷する場
合があり、不良品発生によるコスト高が問題となる。
また、抵抗が主となっている安価な電子部品等では、モ
ールド加工によるコス[・の比率が高くなり、甚だしく
不経済である。
ールド加工によるコス[・の比率が高くなり、甚だしく
不経済である。
〈問題点を解決するための手段〉
この発明〔よ上記のような[111題)、′ズを解決す
るためになされたしので、絶縁材料から4にる枠体の周
壁の所要部に複数の端子を、ぞの両N1:部が周j%?
の内外に突出ザるように′A11め込み、該枠体内に適
合する絶縁基板には抵抗等と電極、電力路等の電子回路
を適宜に形成し、この絶縁基板を+iQ記枠体に、該回
路形成面が内側となるように嵌合すると共に、前記の各
端子の内端と絶縁基板の電子回路の各電極とを電気的に
接続したものである。
るためになされたしので、絶縁材料から4にる枠体の周
壁の所要部に複数の端子を、ぞの両N1:部が周j%?
の内外に突出ザるように′A11め込み、該枠体内に適
合する絶縁基板には抵抗等と電極、電力路等の電子回路
を適宜に形成し、この絶縁基板を+iQ記枠体に、該回
路形成面が内側となるように嵌合すると共に、前記の各
端子の内端と絶縁基板の電子回路の各電極とを電気的に
接続したものである。
〈実施例〉
図面はこの発明の実施例を示すもので、第1図、第2図
において、1は硬質合成樹脂等の絶縁材料からなる長方
形の枠体で、この例では、底板2を有する箱状となって
いる。
において、1は硬質合成樹脂等の絶縁材料からなる長方
形の枠体で、この例では、底板2を有する箱状となって
いる。
又、この枠体1の周壁の長い方の辺には、金属板からな
る複数の端子3を埋め込むが、この各端子3の内端は枠
体1の内面に形成した段部4上に第2図のように上面が
露出するように埋め込み、外端は枠体1の外面から突出
させる。
る複数の端子3を埋め込むが、この各端子3の内端は枠
体1の内面に形成した段部4上に第2図のように上面が
露出するように埋め込み、外端は枠体1の外面から突出
させる。
尚、第2図のように各端子3の外端を屈曲して枠体1の
底面と慨略同−にする場合もあり、枠体1の周壁の短い
方の辺にも端子3を設ける場合もある。
底面と慨略同−にする場合もあり、枠体1の周壁の短い
方の辺にも端子3を設ける場合もある。
6はアルミナ等からなる絶縁基板で、実施例ではこの絶
縁基板1の上に、複数の抵抗7を適当間隔で設け、各抵
抗7の外端にはそれぞれ電極8を設ける。
縁基板1の上に、複数の抵抗7を適当間隔で設け、各抵
抗7の外端にはそれぞれ電極8を設ける。
そして中央には全長にわたり共3t1電極9を設け、こ
の電極9の一端を屈曲して端部電極10とし、第3図に
示す回路図のようなネットワーク抵抗回路5を形成した
ものである。
の電極9の一端を屈曲して端部電極10とし、第3図に
示す回路図のようなネットワーク抵抗回路5を形成した
ものである。
イロし、他の抵抗やコンデンサ等を含んだ6抄の電子回
路を構成したものもある。
路を構成したものもある。
上記の各電極8.10のピッチは前記の各端子3のピッ
チと等しくすることは勿論である。
チと等しくすることは勿論である。
上記のような絶縁基板6を、回路形成面を下として前記
枠体1の上部の開口内に嵌合して絶縁基板1の下面の両
側の電極8と端子電極10を枠体1の各端子3の内端に
第2図のように半田付け11等の手段により電気的礪械
的に接続して枠体1と結縁基板6とを一体に結合して製
品とする。
枠体1の上部の開口内に嵌合して絶縁基板1の下面の両
側の電極8と端子電極10を枠体1の各端子3の内端に
第2図のように半田付け11等の手段により電気的礪械
的に接続して枠体1と結縁基板6とを一体に結合して製
品とする。
上記は枠体1の下部全面に底板2を設けたものであるが
、第4図ないし第6図に示すものは底板2の両側に全長
にわlζる長い窓12.12を設けたもので、この場合
は、枠体1の裏面から絶縁基板1の各電極8.10ど枠
体1の各端子3との半田利けの状態が観察できるため好
都合である。
、第4図ないし第6図に示すものは底板2の両側に全長
にわlζる長い窓12.12を設けたもので、この場合
は、枠体1の裏面から絶縁基板1の各電極8.10ど枠
体1の各端子3との半田利けの状態が観察できるため好
都合である。
又、第7図ないし第9図は底板の全くないものである。
この場合、上面からと下面からの2枚の回路形成演絶縁
基板が嵌合でき、より複雑な電子回路も外形寸法を大き
くすることなく実現することができる。更に、第10図
、第11図に示すものは、枠体1の成形時に端子3を設
けた打抜きフープ13を用いた場合を示している。
基板が嵌合でき、より複雑な電子回路も外形寸法を大き
くすることなく実現することができる。更に、第10図
、第11図に示すものは、枠体1の成形時に端子3を設
けた打抜きフープ13を用いた場合を示している。
この場合、フープ13に設けた送り用の孔14を利用し
てフープ13を間欠的におくりながら成形用の金型によ
り枠体1を図のように連続的に形成ずれば能率よく母産
できる。
てフープ13を間欠的におくりながら成形用の金型によ
り枠体1を図のように連続的に形成ずれば能率よく母産
できる。
そして、成形後にツー713を切断して第1図ないし第
9図のようにして組立てるか、或いはフープ13により
各枠体1が連続した状態のまま、絶縁基板6を自動的に
装着することも可能である。
9図のようにして組立てるか、或いはフープ13により
各枠体1が連続した状態のまま、絶縁基板6を自動的に
装着することも可能である。
〈効果〉
この発明は上記のように、絶縁材料からなる枠体の周蒙
の所要ム:Sに複数の端子を、その両端部が周壁の内外
に突出づるように埋め込み、該ト1′体内に適合する絶
縁基板には抵抗等と電極、電導銘等の電子回路を適宜に
形成し、この絶縁基板を前記枠体に、該回路形成面が内
側となるように嵌合すると共に、前記の各端子の内端と
、絶縁基板の電子回路の各電極とを電気的に接続したも
のであるから、枠体と絶縁基板とを別々に製作するので
生産性が向上する。
の所要ム:Sに複数の端子を、その両端部が周壁の内外
に突出づるように埋め込み、該ト1′体内に適合する絶
縁基板には抵抗等と電極、電導銘等の電子回路を適宜に
形成し、この絶縁基板を前記枠体に、該回路形成面が内
側となるように嵌合すると共に、前記の各端子の内端と
、絶縁基板の電子回路の各電極とを電気的に接続したも
のであるから、枠体と絶縁基板とを別々に製作するので
生産性が向上する。
絶縁基板やその上に設けた抵抗その他の柿々の電子回路
構成素子に、モールド成形時のような圧力や熱が釣かな
いのでこれらの破損のおそれがない。
構成素子に、モールド成形時のような圧力や熱が釣かな
いのでこれらの破損のおそれがない。
従って、不良品の発生が極めて少ない。又枠体と絶縁基
板とを別に形成することにより、枠体に不良品が弁才じ
ても電子部品を含まないので不良コストを些少におさえ
られる。ネットワーク抵抗器のような安価に製造する必
要のある電子部品の場合において、この発明では従来の
モールド成形より遥かにコストが低下するので製造コス
トを更に低下させることができる等の効果を有するもの
である。
板とを別に形成することにより、枠体に不良品が弁才じ
ても電子部品を含まないので不良コストを些少におさえ
られる。ネットワーク抵抗器のような安価に製造する必
要のある電子部品の場合において、この発明では従来の
モールド成形より遥かにコストが低下するので製造コス
トを更に低下させることができる等の効果を有するもの
である。
第1図はこの発明の一実施例を示す分解斜視間、第2図
は同上の要部を示す一部切欠拡大縦断正面図、第3図は
回路の一例を示ず回路図、第4図は枠体の他の実施例を
示す平面図、第5図は同上の縦断正面図、第6図は同上
の縦断側面図、第7図は枠体の更に他の実施例を示す平
面図、第8図は同上の縦断正面図、第9図は同上の縦断
側面図、第10図は連続成形状態を示す平面図、第11
図は同上の側面図である。
は同上の要部を示す一部切欠拡大縦断正面図、第3図は
回路の一例を示ず回路図、第4図は枠体の他の実施例を
示す平面図、第5図は同上の縦断正面図、第6図は同上
の縦断側面図、第7図は枠体の更に他の実施例を示す平
面図、第8図は同上の縦断正面図、第9図は同上の縦断
側面図、第10図は連続成形状態を示す平面図、第11
図は同上の側面図である。
Claims (1)
- 絶縁材料からなる枠体の周壁の所要部に複数の端子を
、その両端部が周壁の内外に突出するように埋め込み、
該枠体内に適合する絶縁基板には抵抗等と電極、電導路
等の電子回路を適宜に形成し、この絶縁基板を前記枠体
に、該回路形成面が内側となるように嵌合すると共に、
前記の各端子の内端と、絶縁基板の電子回路の各電極と
を電気的に接続したことを特徴とする複合型電子部品。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21345786A JPS6367702A (ja) | 1986-09-09 | 1986-09-09 | 複合型電子部品 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21345786A JPS6367702A (ja) | 1986-09-09 | 1986-09-09 | 複合型電子部品 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6367702A true JPS6367702A (ja) | 1988-03-26 |
Family
ID=16639530
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21345786A Pending JPS6367702A (ja) | 1986-09-09 | 1986-09-09 | 複合型電子部品 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6367702A (ja) |
-
1986
- 1986-09-09 JP JP21345786A patent/JPS6367702A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6262878B1 (en) | Chip capacitor | |
| US4914259A (en) | Molded circuit board | |
| JPH02239651A (ja) | 半導体装置およびその実装方法 | |
| JPS6312383B2 (ja) | ||
| US4628146A (en) | Casing for electrical components, component assemblies or integrated circuits | |
| US4530552A (en) | Electrical connector for integrated circuit package | |
| US4628597A (en) | Method of making an electrical connector | |
| JPS6367702A (ja) | 複合型電子部品 | |
| JPH07335995A (ja) | 電子部品及びその製造方法 | |
| JP2000174200A (ja) | 多層状ハイブリッド集積回路装置の構造及びその製造方法 | |
| JP2705408B2 (ja) | 混成集積回路装置 | |
| JPS6018837Y2 (ja) | チップ状固体電解コンデンサ | |
| JPH0110942Y2 (ja) | ||
| JP2719459B2 (ja) | 面実装用数字表示器およびその製造方法 | |
| JP2536568B2 (ja) | リ―ドフレ―ム | |
| JPH0125423Y2 (ja) | ||
| JPS61125118A (ja) | 電解コンデンサの製造方法 | |
| JPH0710516Y2 (ja) | 混成集積回路基板モジュール | |
| JPH06303082A (ja) | 表面実装型の圧電振動子及びその製造方法 | |
| JPS63211793A (ja) | 筐体への回路配線層の形成方法 | |
| JPH054801B2 (ja) | ||
| JP3151988B2 (ja) | 面実装用電子部品 | |
| JPS6020300Y2 (ja) | 印刷配線基板 | |
| JPS62185306A (ja) | 複合部品の製造方法 | |
| JPS59194421A (ja) | チツプ型電子部品及びその製造方法 |