JPS6367762A - 樹脂封止半導体装置用リ−ドフレ−ム - Google Patents

樹脂封止半導体装置用リ−ドフレ−ム

Info

Publication number
JPS6367762A
JPS6367762A JP61212196A JP21219686A JPS6367762A JP S6367762 A JPS6367762 A JP S6367762A JP 61212196 A JP61212196 A JP 61212196A JP 21219686 A JP21219686 A JP 21219686A JP S6367762 A JPS6367762 A JP S6367762A
Authority
JP
Japan
Prior art keywords
lead frame
sealing resin
semiconductor device
etching
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61212196A
Other languages
English (en)
Inventor
Seiji Hamano
濱野 清治
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP61212196A priority Critical patent/JPS6367762A/ja
Publication of JPS6367762A publication Critical patent/JPS6367762A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 樹脂封止半導体装置に用いるリードフレームにおいて、 封止樹脂と接する面に粗化加工面を設けることにより、 封止樹脂との接合強度を高め、半導体装置における耐湿
性の劣化を防止したものである。
〔産業上の利用分野〕
本発明は、樹脂封止半導体装置用リードフレームに係り
、特に、半導体装置の耐湿性を高めるための構成に関す
半導体装置では、リードフレームを用いた樹脂封止が多
用されるようになって来たが、この場合、リードフレー
ムと封止樹脂との接合部を通した水分の侵入による信頼
性の低下を抑えることが重要である。
〔従来の技術〕
樹脂封止半導体装置用リードフレームの従来例は、第3
図の平面図に示すが如くである。
同図に示すリードフレームは、厚さ0.2n程度の表面
が平滑な鉄系または銅系などの金属板からなる金属条1
から、チップパッド2、インナリード3、アウタリード
4、タイバー5など以外の部分を除去して形成されたパ
ターンが複数組並んだものであり、インナリード3の先
端部およびチップバッド2には、金などのめっきが施さ
れている。
このパターンの形成は、プレス加工またはエツチング加
工によってなされている。
このリードフレームを用いた樹脂封止半導体装置は、例
えば第4図の側断面図に示すが如くである。
同図に示す半導体装置は、集積回路の形成された半導体
チップ6が、チップバッド2に固定(チップポンディン
グ)されワイヤ7によりインナリードの先端部と接続(
ワイヤボンディング)された後、封止樹脂8により封止
(樹脂成形)されてなっている。なお樹脂成形の後、リ
ードフレームの表出部はめっきが施され、不要部である
タイバー5や金属条1の周辺などは切断除去され、アウ
タリード4は所定の形状に成形されている。
封止樹脂8はインナリード3から内側を完全に埋めてい
るので、この半導体装置は、半導体チップ6が封止樹脂
8により外界の環境から保護されている。
しかしながら、上記のリードフレームを用いた半導体装
置では、インナリード3の表面が平滑であるため、イン
ナリード3と封止樹脂8との接合部が両者の熱膨張係数
の差に起因する応力によってスリップし、そこに剥離が
発生する場合がある。
そしてこの剥離の発生は、外界の水分の侵入を許すこと
になり、耐湿性の劣化による信頼性の低下を招く問題と
なる。
上記問題を解決するためには、インナリード3と封止樹
脂8との接合部がスリップしないように、両者間の接合
強度を高めてやれば良い。
これを実現するものとして、インナリード3を第5図の
部分斜視図に示す3aの如くに改良したリードフレーム
がある。
即ちインナリード3aには、曲げ9aや切欠き9bが設
けられている。この曲げ9aや切欠き9bは、封止樹脂
8と噛み合ってインナリード3aと封止樹脂8との間の
接合強度を高め、接合部がスリップするのを防止してい
る。
〔発明が解決しようとする問題点〕
しかしながら、曲げ9aや切欠き9bを設けることは、
リードフレームの製造設備例えばプレス型などの構成を
複雑にしてリードフレームの製造コストを高め、然も半
導体装置の高集積化に伴い微細化傾向にあるインナリー
ド3aの形状寸法により制約されて実現困難な場合があ
る。
〔問題点を解決するための手段〕
上記問題点は、封止樹脂と接する面に粗化加工面が設け
られてなる本発明のリードフレームを用いることによっ
て解決される。
本発明によれば、上記粗化加工面は、表面を梨地状にす
る化学エツチングにより形成されたものであるのが望ま
しい。
〔作用〕
本リードフレームは、封止樹脂と接する面即ちインナリ
ードの表面に梨地状の粗化加工面即ち微小凹凸の形成さ
れた面が設けられており、この凹凸が封止樹脂と噛み合
うので、第5図で説明した曲げ9aや切欠き9bが設け
られなくとも、インナリードと封止樹脂との間の接合強
度が高くなり、両者の接合部がスリップするのを防止す
る。
そして製造においては、曲げ9aや切欠き9bが不要で
あることから、インナリードの形状寸法に制約されるこ
となく実現可能であり、然も、エツチング工程の追加を
必要とするものの、リードフレームの製造設備例えばプ
レス型などの構成を複雑にすることがないので、問題に
するようなコスト高にはならない。
〔実施例〕
以下、本発明によるリードフレームの実施例について第
1図および第2図を用い説明する。
第1図は第3図図示従来例に相当する実施例の平面図、
第2図は実施例の粗化加工面を説明する部分側面図であ
る。全図を通じ同一符号は同一対象物を示す。
第1図に示すリードフレームは、第3図図示従未例のイ
ンナリード3をその表面(図の上下面)が粗化加工面1
0となったインナリード3bに変えたものである。
即ちこのリードフレームは、第3図で説明したプレス加
工またはエツチング加工によるパターンの形成の後、表
面を梨地状にする化学エツチングの工程が追加されて粗
化加工面10が形成され、その後、インナリード3bの
先端部およびチンプバ7ド2に金などのめっきが施され
たものである。
粗化加工面10を形成する上記化学エツチングは、金属
条lの材料が鉄系の場合には、硝酸・燐酸水溶液または
硝酸・硫酸水溶液を、また銅系の場合には、クロム酸・
硫酸水溶液をエツチング液にした孔食エツチングであり
、エツチング深さは1〜3μM程度である。そしてエツ
チング後の表面即ち粗化加工面10の表面は、第2図に
示す如く微小凹凸11の形成された面となる。
このリードフレームを用いた樹脂封止半導体装置の製造
は、第4図で説明したのと同様である。
かく製造された半導体装置では、封止樹脂8が粗化加工
面10の凹凸11と噛み合うので、インナリード3bと
封止樹脂8との間の接合強度が高くなり、両者間のスリ
ップによる剥離の発生が防止される。
従って、耐湿性の劣化による信頼性の低下が抑えられる
なお粗化加工面10の領域は、上記実施例で哄インナリ
ード3bの全長となっているが、その一部であっても封
止樹脂8との間のスリップ防止の作用を果たすこと、ま
た逆にアウタリード4の範囲まで広がっても支障のない
ことは容易に理解出来る。
また、粗化加工面10の形成は、実施例では上記化学エ
ツチングによって行い表面に残留応力の残らないように
したが、機械的方法例えばサンドブラストなどによって
行っても上記スリップ防止の作用を果たすことは容易に
類推出来る。
〔発明の効果〕
以上説明したように本発明の構成によれば、樹脂封止半
導体装置に用いるリードフレームにおいて、インナリー
ドの形状寸法に制約されることなく封止樹脂との接合強
度を高めることが高コストにすることなく実現出来て、
半導体装置における耐湿性劣化による信頼性低下を抑え
る効果がある。
【図面の簡単な説明】
第1図は本発明実施例の平面図、 第2図は実施例の粗化加工面を説明する部分側面図、 第3図は従来例の平面図、 第4図は樹脂封止半導体装置例の側断面図、第5図は改
良例の部分斜視図、 である。 図において、 lは金属条、 3.3as 3bはインナリード、 4はアウタリード、 8は封止樹脂、 10は粗化加工面、 11は微小凹凸、 である。 lum暑  ム浦↓  廿I=古−グ 下指−7 改良例の部分塗季頬」蕗 単5〆

Claims (1)

  1. 【特許請求の範囲】 1)封止樹脂と接する面に粗化加工面が設けられてなる
    ことを特徴とする樹脂封止半導体装置用リードフレーム
    。 2)上記粗化加工面は、表面を梨地状にする化学エッチ
    ングにより形成されたものであることを特徴とする特許
    請求の範囲第1項記載の樹脂封止半導体装置用リードフ
    レーム。
JP61212196A 1986-09-09 1986-09-09 樹脂封止半導体装置用リ−ドフレ−ム Pending JPS6367762A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61212196A JPS6367762A (ja) 1986-09-09 1986-09-09 樹脂封止半導体装置用リ−ドフレ−ム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61212196A JPS6367762A (ja) 1986-09-09 1986-09-09 樹脂封止半導体装置用リ−ドフレ−ム

Publications (1)

Publication Number Publication Date
JPS6367762A true JPS6367762A (ja) 1988-03-26

Family

ID=16618511

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61212196A Pending JPS6367762A (ja) 1986-09-09 1986-09-09 樹脂封止半導体装置用リ−ドフレ−ム

Country Status (1)

Country Link
JP (1) JPS6367762A (ja)

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002083917A (ja) * 2000-06-28 2002-03-22 Noge Denki Kogyo:Kk 表面に突起を有するリードフレーム、リードフレームの製造方法、半導体装置、および、半導体装置の製造方法
JP2002331312A (ja) * 2001-05-07 2002-11-19 Sumitomo Metal Mining Co Ltd 打ち抜き金型用マーキング部品およびこれを用いた打ち抜き金型
US6630728B2 (en) 1998-06-24 2003-10-07 Amkor Technology, Inc. Plastic integrated circuit package and leadframe for making the package
US7327017B2 (en) 2003-07-19 2008-02-05 Utac Thai Limited Semiconductor package including leadframe roughened with chemical etchant to prevent separation between leadframe and molding compound
US7906855B1 (en) 2008-01-21 2011-03-15 Amkor Technology, Inc. Stacked semiconductor package and method of making same
US8154111B2 (en) 1999-12-16 2012-04-10 Amkor Technology, Inc. Near chip size semiconductor package
US8866278B1 (en) 2011-10-10 2014-10-21 Amkor Technology, Inc. Semiconductor device with increased I/O configuration
JP2016155285A (ja) * 2015-02-24 2016-09-01 京セラ株式会社 サーマルヘッドおよびサーマルプリンタ
US9631481B1 (en) 2011-01-27 2017-04-25 Amkor Technology, Inc. Semiconductor device including leadframe with a combination of leads and lands and method
US9673122B2 (en) 2014-05-02 2017-06-06 Amkor Technology, Inc. Micro lead frame structure having reinforcing portions and method
US9691734B1 (en) 2009-12-07 2017-06-27 Amkor Technology, Inc. Method of forming a plurality of electronic component packages
US9871015B1 (en) 2002-11-08 2018-01-16 Amkor Technology, Inc. Wafer level package and fabrication method
US9947623B1 (en) 2011-11-29 2018-04-17 Amkor Technology, Inc. Semiconductor device comprising a conductive pad on a protruding-through electrode
US10014240B1 (en) 2012-03-29 2018-07-03 Amkor Technology, Inc. Embedded component package and fabrication method
US10090228B1 (en) 2012-03-06 2018-10-02 Amkor Technology, Inc. Semiconductor device with leadframe configured to facilitate reduced burr formation
US10811341B2 (en) 2009-01-05 2020-10-20 Amkor Technology Singapore Holding Pte Ltd. Semiconductor device with through-mold via
US11107776B2 (en) 2018-03-15 2021-08-31 Fuji Electric Co., Ltd. Semiconductor device

Cited By (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6630728B2 (en) 1998-06-24 2003-10-07 Amkor Technology, Inc. Plastic integrated circuit package and leadframe for making the package
US8154111B2 (en) 1999-12-16 2012-04-10 Amkor Technology, Inc. Near chip size semiconductor package
JP2002083917A (ja) * 2000-06-28 2002-03-22 Noge Denki Kogyo:Kk 表面に突起を有するリードフレーム、リードフレームの製造方法、半導体装置、および、半導体装置の製造方法
JP2002331312A (ja) * 2001-05-07 2002-11-19 Sumitomo Metal Mining Co Ltd 打ち抜き金型用マーキング部品およびこれを用いた打ち抜き金型
US10665567B1 (en) 2002-11-08 2020-05-26 Amkor Technology, Inc. Wafer level package and fabrication method
US9871015B1 (en) 2002-11-08 2018-01-16 Amkor Technology, Inc. Wafer level package and fabrication method
US7327017B2 (en) 2003-07-19 2008-02-05 Utac Thai Limited Semiconductor package including leadframe roughened with chemical etchant to prevent separation between leadframe and molding compound
US7906855B1 (en) 2008-01-21 2011-03-15 Amkor Technology, Inc. Stacked semiconductor package and method of making same
US12494414B2 (en) 2009-01-05 2025-12-09 Amkor Technology Singapore Holding Pte. Ltd. Semiconductor device with through-mold via
US11869829B2 (en) 2009-01-05 2024-01-09 Amkor Technology Singapore Holding Pte. Ltd. Semiconductor device with through-mold via
US10811341B2 (en) 2009-01-05 2020-10-20 Amkor Technology Singapore Holding Pte Ltd. Semiconductor device with through-mold via
US9691734B1 (en) 2009-12-07 2017-06-27 Amkor Technology, Inc. Method of forming a plurality of electronic component packages
US10546833B2 (en) 2009-12-07 2020-01-28 Amkor Technology, Inc. Method of forming a plurality of electronic component packages
US9631481B1 (en) 2011-01-27 2017-04-25 Amkor Technology, Inc. Semiconductor device including leadframe with a combination of leads and lands and method
US9978695B1 (en) 2011-01-27 2018-05-22 Amkor Technology, Inc. Semiconductor device including leadframe with a combination of leads and lands and method
US8866278B1 (en) 2011-10-10 2014-10-21 Amkor Technology, Inc. Semiconductor device with increased I/O configuration
US10410967B1 (en) 2011-11-29 2019-09-10 Amkor Technology, Inc. Electronic device comprising a conductive pad on a protruding-through electrode
US9947623B1 (en) 2011-11-29 2018-04-17 Amkor Technology, Inc. Semiconductor device comprising a conductive pad on a protruding-through electrode
US11043458B2 (en) 2011-11-29 2021-06-22 Amkor Technology Singapore Holding Pte. Ltd. Method of manufacturing an electronic device comprising a conductive pad on a protruding-through electrode
US10090228B1 (en) 2012-03-06 2018-10-02 Amkor Technology, Inc. Semiconductor device with leadframe configured to facilitate reduced burr formation
US10014240B1 (en) 2012-03-29 2018-07-03 Amkor Technology, Inc. Embedded component package and fabrication method
US9673122B2 (en) 2014-05-02 2017-06-06 Amkor Technology, Inc. Micro lead frame structure having reinforcing portions and method
JP2016155285A (ja) * 2015-02-24 2016-09-01 京セラ株式会社 サーマルヘッドおよびサーマルプリンタ
US11107776B2 (en) 2018-03-15 2021-08-31 Fuji Electric Co., Ltd. Semiconductor device

Similar Documents

Publication Publication Date Title
JP3681008B2 (ja) フラグレス半導体装置およびその製造方法
US7262491B2 (en) Die pad for semiconductor packages and methods of making and using same
US5859471A (en) Semiconductor device having tab tape lead frame with reinforced outer leads
WO2006115267A1 (ja) 回路部材、回路部材の製造方法、半導体装置、及び回路部材表面の積層構造
JP4390317B2 (ja) 樹脂封止型半導体パッケージ
JP2936769B2 (ja) 半導体装置用リードフレーム
US6541856B2 (en) Thermally enhanced high density semiconductor package
JP2002110888A (ja) アイランド露出型半導体装置
JP3566109B2 (ja) 樹脂封止型半導体装置
JP2007165692A (ja) 電子装置の製造方法
JP2010118712A (ja) Qfnパッケージの製造方法
JPH05315526A (ja) 半導体装置
JPH03283646A (ja) 半導体装置
JP2003007933A (ja) 樹脂封止型半導体装置
KR0125197Y1 (ko) 반도체 장치
KR200186000Y1 (ko) 반도체 리드프레임 탑재판 구조
JPS62115853A (ja) リ−ドフレ−ムの製造方法
JP2707153B2 (ja) リードフレームの製造方法
JP2564595B2 (ja) 半導体装置の製造方法
JPH04150042A (ja) 半導体装置の製造方法
JPS61128551A (ja) 半導体装置用リ−ドフレ−ム
JPH11186343A (ja) インナーリード先端部細り防止パターン
JPH01278055A (ja) リードフレーム
KR19980073905A (ko) 합성수지 댐바가 구비된 리드 프레임 및 그 제조방법
JPH0817967A (ja) 電子部品パッケージ