JPS6367940A - データ伝送方法およびデータ伝送システム - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、タイムスロット伝送システムに係り特に、同
一タイムスロットを各ステーションが使用して回報通信
に好適なデータ伝送装置に関する。

〔従来の技術〕

従来の装置は、特開昭５６−１１２１５８号公報に記載
のように、ループ通信システムでは、コントロールステ
ーションが、伝送用フレームの使用可能なタイムスロッ
トを各ステーションに周期的に割り付けてデータを送信
させる。又は、送信されたタイムスロット内データには
、宛て先のアドレスとデータが有り、各ステーションは
自局のアドレスと、宛て先のアドレスとを比較して同一
の時だけ受信する、１対１通信を行なっていた。しかし
全ステーションに同一データを送る場合に各ステーショ
ンにそれぞれ１タイムスロツトずつ使用して送信しなけ
ればならず、伝送効率が低下してしまうことがあり、同
報通信の点について配慮されていなかった。

〔発明が解決しようとする問題点〕

上記従来技術は、回報通信に対しての伝送効率の点につ
いて配慮がされておらず、送信されたデータが、どこの
ステーションから来て、内容は何であるかと解釈すると
いう機能をステーションが有するという問題があった。

本発明の目的は、フレームを識別するフレームナンバー
と対に、送信するステーションを、最初に設定しておき
、フレームナンバーにて決定されるメモリ内データを選
択することにより、送信元のステーションを解釈するこ
とと、データ内容を処理装置が解釈して使用するので、
ステーションの機能を少なくすることにある。又、処理
装置は伝送路の関係を意識せずに、データ用メモリとし
て使用することにある。

〔問題点を解決するための手段〕

上記目的は、フレームを識別するフレームナンバーと、
タイムスロット内データ配列により、データを記憶する
メモリのアドレスを決定し、各データを最初から各ステ
ーションに割り振っておき、その割り振られた、フレー
ムナンバーと、データ配列になると、メモリのデータを
送信し、その以外の時は、設定されるメモリアドレスに
データを書き込むことにより、達成できる。

〔作用〕

コントロールステーションは、フレームを通過させる時
フレームナンバーを１ずつカウントアツプする。各ステ
ーションは、フレームのフレームナンバーから送信に設
定されているメモリエリアのデータを送信し、送信に設
定されてないメモリのエリアには、受信されたデータを
記憶するので、データ部に送り元のアドレスや、メモリ
エリアのデータなどの制御用データを入れて送信する必
要が無い。又、同一タイムスロットを各ステーションが
複数台で使用する場合には、伝送路のフレーム数と、フ
レームナンバーにて、１巡回フレームと２巡回フレーム
とを判定して、１巡回フレームにて各ステーションが送
信し、２巡回フレームを各ステーションが受信すること
によって、データの取りこぼしを無くシ、伝送路上のフ
レーム数を２のべき乗にすることによって１巡回のフレ
ームナンバーと、２巡回のフレームナンバーの共通部が
できるのでその共通部をメモリアドレスとして使用する
ことができる。

〔実施例〕

以下５本発明の一実施例を第１図から第１０図により説
明する。

第２図から第９図を使用して伝送システムの動作を説明
する。第２図は、データ伝送装置のシステム構成図を示
す。ループ形伝送路５の上にコントロールステーション
１と、各ステーション２−１〜２−５までが有り、各ス
テーション２−１〜２−５と処理装置４−１〜４−５の
間には、２方向からアクセスできるデュアルポートメモ
リ３−１〜３−５が有る。

コントロールステーション１は、伝送路５の上に第３図
で示すような伝送フレーム６を１フレームだけ巡回させ
る。フレーム６には、フレーム６の先頭を示すフラグ７
とフレーム６の識別をさせるフレームナンバー８と、各
ステーションがデータ伝送を行なうエリアとしてタイム
スロット９−１〜９−５が有る。第４図にフレームナン
バー構成図を示す。フレームナンバー８は、巡回フラグ
１０と、アドレス対応データ１１から構成される。

第５図にタイムスロット構成図を示す。タイムスロット
９には、１６ビツト１ワードとして考えると、ワード単
位でデータ数を設定しておく。フレームナンバー８を３
ビツト、タイムスロット９のデータ数４ワードタイムス
ロツト数１タイムスロツトとすると第６図の（、）〜（
ｃ）の伝送フレームフォーマットになる。

（ａ）は簡易伝送フレームフォーマットで（ｂ）は簡易
フレームナンバーフォーマットで（Ｃ）は簡易タイムス
ロットフォーマットである。

前提条件として下記を定義する。

■コントロールステーション１は、フレームナンバー８
を、１ずつカウントアツプする。

■コントロールステーション１は、フレームナンバー８
の巡回フラグ１０を“０″として出力する時タイムスロ
ット９のデータを消去する。

■送信するステーション２は、フレームナンバー８の巡
回フラグ１０が“０”の時送信する。

■受信するステーション２は、フレームナンバー８の巡
回フラグ１０が１”の時受信する。

メモリエリアの決定に対して、第７図の伝送路タイムチ
ャートを考える。コントロールステーション１がＣ８Ｔ
で、各ステーション２−１〜２−５がＳＴ１からＳＴ５
まで対応する。伝送フレームロ−〇〜６−７まで使用し
、フレームナンバー８の０”から１１７”までと対応し
ている。フレームナンバー８が“０”の時ステーション
２−１が送信、フレームナンバー８が１１２”の時ステ
ーション２−４が送信、各ステーションもフレームナン
バー８の巡回に対応して送信するように動作する。又、
受信時には、フレームナンバー８の２巡回にて各ステー
ションが受けとるようにする。

そこで、メモリのエリア分けをすると第８図のようにエ
リア分けができる。これは、フレームナンバー８を“Ｏ
”から１１７　ＩＩまでの区分けを行なう中で、送信用
フレームと、受信用フレームに２分割する為に、フレー
ムナンバー８の中の巡回フラグ１０を削除することで対
応される。すなわち、送信用フレームナンバー８と、受
信用フレームナンバー８との共通部を使用することにな
る。又、タイムスロット９のデータの順番をフレーム６
のフラグ７に近い順より１１０”〜ＩＩ　３　＃まで設
定し、第８図のアドレス２″と２を使用する。フレーム
ナンバー８の送受信共通部めアドレス対応データ１１を
データ順番データと重ならないように、上位にシフトし
た値を使用し、第８図のアドレス２２と２８の値を設定
する。前記のようにメモリアドレスが、４ビツトで構成
できる。又、フレームナンバー８のビット数が多くなっ
た場合と、タイムスロット９のデータが多くなった場合
には、アドレス対応データ１１をシストする量を多くす
ることで対応できる。又、伝送路５の上のフレーム数が
このべき乗で増加した場合には、フレームナンバー８の
巡回フラグ１０の位置を、第９図のフレームナンバーフ
ォーマットのようにシフトして使用する。第９図（ａ）
は、伝送路上２フレーム時、（ｂ）は伝送路上４フレー
ム時を示す。第８図中の送信部割り付けは、メモリのア
ドレスに対応したフラグを設けそのフラグが、送信状態
か、受信状態かを判定して送信状態の時に送信するよう
に制御する。この図中には、ＳＴＩからＳＴ４までが書
かれているが、各ステーションに個別のメモリが有り、
対応しているメモリエリアのフラグが送信状態であるこ
とを示しでいる。たとえば、スチージョン２−４では、
アドレス″０１００　”から”０１１１”まで送信する
と考えると、アドレス“００００”から”　ＯＯ１１”
と、”１０００”から“１１１１”が受信状態で”　０
１００　”から“０１１１”が送信状態である。以上の
ように、システムの動作ならびにメモリへのデータ設定
が行なわれる。

本発明を実施する手段として、第１図のステーションな
らびにメモリ部の構成図ならびに第１０図にコントロー
ルステーションの構成図を示す。

第１０図において、コントロールステーション１は伝送
路５上のデータ合わせのバッファレジスタ１２と、受信
データよりクロックを検出するクロック検出部１３と、
送信クロックを発生する送信クロック発生部１４と、受
信データをパラレルデータに変えることと、伝送された
フレームを送信クロックにて送信するシフトレジスタ１
５と、受信したデータよりフラグを検出するフラグ検出
部１６と、受信されたフレームナンバーをカウントアツ
プするフレームナンバー書き換え部１７と伝送されるフ
レームの状態を検出するフレームカウンタ１８と、フレ
ームカウンタ１８よりタイムスロット部を検出するタイ
ムスロット検出部１９と、１巡回フレームを送信する時
にタイムスロットのデータを“Ｏ”にすることと、フレ
ームナンバーを書き換えるデータ書き換え部２０から構
成される。

第１図において、ステーション２とメモリ部３は、シリ
アル受信データをパラレルデータに換えるシリアルレジ
スタ２１と、フラグ検出部１６と、受信フレームのフレ
ームナンバー８を記憶するフレームナンバーレジスタ２
２と、クロック検出部１３と、フレームカウンタ１８と
、タイムスロット検出部１９と、パラレル送信データを
シリアルデータに換えるパラレル−シリアルレジスタ２
３と、フレーム６のタイムスロット９−１〜９−５を使
用時に、メモリエリアを取る場合の基準となるアドレス
を記憶している。タイムスロット先頭アドレス部２４と
、フレームナンバーレジスタ２２に記憶しているフレー
ムナンバー８のアドレス対応データ１１とタイムスロッ
ト９のデータ順位データとを加算するアドレスデータ加
算器２５と、アドレスデータ加算器２５から出力される
データとタイムスロット先頭アドレス部２４から出力さ
れる先頭アドレスとを加算するアドレス加算器２６と、
フレームナンバー８から巡回フラグ１０を検出し、送信
状態の時データを送信するデータ送信検出部２７とデー
タを送信するまでの時間合せのバッファレジスタ３２と
、送信時にデータを切り換えるマルチプレクサ３３から
ステーションは構成され、メモリ部３は、送受信データ
を記憶しているメモリ２８と、送信、受信状態を記憶し
ているコントロールメモリ２９と、メモリをデュアルポ
ートメモリにするメモリコントローラ３０と、処理装置
４からメモリがすき間無く見えるようにする。アドレス
変換部３１からなる。

ここで、コントロールステーション１は、伝送路５から
入った伝送フレーム６の受信データからクロック検出部
１３で出力された受信クロックのタイミングでバッファ
レジスタ１２に受信データを入力する。バッファレジス
タ１２より送信クロック発生部１４から出るクロックに
同期させてシストレジスタ１５に受信データを入力し、
シリアルパラレル変換し、パラレルデータを出力する。

そのパラレルデータをフラグ検出部１６に入れ伝送フレ
ーム６の先頭を検出する。先頭が検出された後に、フレ
ームカウンタ１８を動作させ、フレームナンバー書き換
え部に、フレームナンバー８のデータを入力させて、フ
レームナンバー８の値を書き換える処理を行なう。フレ
ームナンバー８の書き換えには、データ書き換え部２０
に書き換えデータを送りビット単位かワード単位にて書
き換える。又、フレームナンバー書き換え部１７がフレ
ーム１巡回信号を出力し、タイムスロット検出部１９が
データ書き換え部２０を使用し、タイムスロット９に“
０７＋を書き込みクリアする。

コントロールステーション１から出た伝送フレーム６は
、伝送路５を通り、ステーションに入る。

受信されたデータにより、クロック検出部１３によって
、受信クロックが出力され、ステーション２は、このク
ロックに同期した動作をする。シリアルパラレルレジス
タ２１から出力された受信データは、まずフラグ検出部
１６でフレーム６の先頭を検出されフレームカウンタ１
８を起動させる。

フレームナンバー８のデータが入って来ると、フレーム
カウンタ１８よりデータ書き込み信号が出されフレーム
ナンバーレジスタ２２に記憶される。

それと同時にタイムスロット先頭アドレス部２４から先
頭アドレスが出力され、タイムスロット検出部１９から
もデータ順位データが出力され、アドレスデータ加算器
２５とアドレス加算器２６により、メモリアドレスがメ
モリ２８ならびにコントロールメモリ２９に入り、送信
か受信かをデータ送信検出部２７にて検出され、送信時
には、メモリコントローラ３０によりメモリ２８のデー
タがパラレル−シリアルレジスタ２３に入り、マルチプ
レクサ３３の切り換えにより送信される。又。

受信時には、メモリコントローラ３０により、メモリ２
８に受信データを書き込む動作を繰り返す。

本実施例によれば、フレーム内に送り元アドレス、なら
びにメモリアドレスなどのムダなデータが無くなるので
伝送効率が向上する。処理装置どうしが同一のメモリを
使用するように見える為に処理装置の処理時間にムダが
無くなる。複雑な通信手順が無い為に、ステーションの
回路が簡略化できるという効果がある。

〔発明の効果〕

本発明によれば、伝送路フレーム内に、メモリアドレス
用データを入れることが無いので１フレーム内のデータ
量が増加できる。従来の伝送方法では、フラグを１ワー
ドでタイムスロット５ケ所でタイムスロット内データと
して、送り元アドレス１ワード、メモリアドレス１ワー
ド、データ１６ワードとすると、１フレームデータ占有
率は、８８％であるが、本発明では、フラグ１ワード。

フレームナンバー１ワード、タイムスロット５ケ所で各
タイムスロット内データ１６ワードのみである為に１フ
レームデータ占有率は、９７％となり、伝送効率が向上
する。又は、従来の伝送方法より、複雑な手順が無い為
に、ステーションの回路が簡略化できる為にステーショ
ンが小形化できる。処理装置間に共通のメモリが有るよ
うに見え、通信手順などの処理を行なわない為に、処理
時間の短縮ができ処理装置の性能が向上するなどの効果
がある。

【図面の簡単な説明】

第１図は、本発明の一実施例の、ステーションならびに
メモリ部の構成図、第２図は、ループ形データ伝送装置
のシステム構成図、第３図は、伝送フレームの構成図、
第４図はフレームナンバー構成図、第５図は、タイムス
ロットの構成図、第６図（ａ）は簡易フレームフォーマ
ット図、（ｂ）は、簡易フレームナンバーフォーマット
図、（ｃ）は、簡易タイムスロットフオマット図、第７
図は、伝送路のタイムチャート、第８図は、メモリエリ
ア区分は図、第９図（ａ）は、伝送路上２フレーム巡回
時のフレームナンバーフォーマット図、（ｂ）は、伝送
路上４フレーム巡回時のフレームナンバーフォーマット
図、第１０図はコントロールステーションの内部構成図
である。 １・・・コントロールステーション、２・・・ステーシ
ョン、３・・・メモリ部、４・・・処理装置、６・・・
伝送フレーム、８・・・フレームナンバー、９・・・タ
イムスロット、１０・・・巡回フラグ、１１・・・アド
レス対応データ、１９・・・タイムスロット検出部、２
２・・・フレームナンバーレジスタ、２４・・・タイム
スロット先頭アドレス部、２５・・・アドレスデータ加
算器、２６・・・アドレス加算器、２７・・・データ送
信検出部、２８・・・メモリ、２９・・・コントロール
メモリ、３１・・・ドレス変換部。 も２図 茶４０ に 寮ｑｍ （ｂ） 王詰油τ壷Ｃ方ｔ） 察１ｏ　［２］ Ｊ−ＩＩＩｌし　　　ｒｆｆＪ　　　　＆　　　　ｊｊ
　　　”−”７−（１荀２♂

Claims (1)

【特許請求の範囲】
1. １、ループ状に構成された共通の伝送路上に、タイムス
   ロットが有るフレームが巡回しフレームのタイムスロッ
   トにはフレームを識別するフレームナンバーが有り、フ
   レームのナンバーをカウントアップする機能を有するコ
   ントロールステーションと、計算機あるいは各種端末装
   置などの処理装置を、メモリを介してフレームのタイム
   スロットにデータ伝送を行なう複数のステーションが有
   り、伝送路上のシリアルデータをパラレルデータにする
   シリアル−パラレルレジスタと、シリアルデータから同
   期クロックを作るクロック検出部と、フレームの先頭を
   検出してフレームの区切りを出力するフラグ検出部と、
   フレームのギータ順番を出力するフレームカウンタ部と
   フレームのフレームナンバー位置を検出するフレーム状
   態検出部と、フレームナンバーを記憶するフレームナン
   バーレジスタと、パラレルの送信データをシリアルデー
   タにするパラレルシリアルレジスタと、ステーションの
   動作遅延を補正するバッファレジスタより成るステーシ
   ョンにおいて、フレームナンバーの値と、フレームカウ
   ンタの値を加算して、メモリのアドレスを作る、フレー
   ムアドレス変換部を設け、フレームナンバーと、データ
   順番により固有のメモリアドレスを決定し、受信された
   データを、そのアドレスにてメモリに書き込む、または
   そのアドレスメモリ内データを送信データとして送信す
   ることを特徴とするデータ伝送装置。