JPS6372146A - 半導体集積回路装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明は、半導体集積回路技術さらには半導体装置に
おける静電破壊防止対策に適用して特に有効な技術に関
し、例えばバイポーラ集積回路における出力ピンの保護
回路に利用して有効な技術に関する。

［従来の技術］ 従来、バイポーラ型半導体集積回路における静電破壊防
止対策として、入力ピンに対して例えば第４図に示すよ
うな入力保護回路を設けたものがある。この回路は、入
力端子１に規定入力電圧以上の高い電圧が印加された場
合、ダイオードｄ１がオンされて電源電圧Ｖ　ｃ　ｃに
向かって電流が流される。また、入力端子１に規定入力
電圧以下の低い電圧が印加された場合、ダイオードｄ２
がオンされて電源電圧ＶＥＥに向かって電流が流される
。これによって入力回路を構成する素子が破壊されるの
を防止している。上記のような入力保護回路に関しては
、例えば特願昭６１−４９１１号に記載されている。

［発明が解決しようとする問題点］ しかしながら、従来のバイポーラ集積回路装置において
は、入力ビンについてのみ静電破壊防止用の保護回路が
設けられ、出力ピンについては静電破壊対策がとられて
いなかった。これは、バイポーラ集積回路の出力回路が
、例えば５ｏΩのような大きな負荷を駆動できるように
かなり大きなトランジスタによって構成されているので
、静電破壊対策をとるまでもないと考えられていたから
である。

しかるに、本発明者が詳しく検討したところ、バイポー
ラ集積回路の出力ビンにマイナスの電圧が印加された場
合には出力トランジスタのエミッタ端子から電流を引く
ようなかたちになるので、特に支障はないが、＋１００
０Ｖのようなプラスの極性を持つ電圧が出力ピンに印加
されると、出力用トランジスタのエミッタ・コレクタ間
耐圧を越えてしまい、出力トランジスタの接合を破壊す
ることがあるということが分かった。

特に近年バイポーラ集積回路装置においては、ベース領
域及びエミッタ領域のシャロー化（浅拡散化）が進んで
いるため、出力トランジスタの耐圧が低下し、静電破壊
を起こしやすくなってきている。

この発明の目的は、バイポーラ集積回路における出力ト
ランジスタの静電破壊を有効に防止できるような半導体
集積回路技術を提供することにある。

さらに、この発明の他の目的は、マスタスライスＬＳＩ
において、何ら新たに素子を付加したり工程を追加する
ことなく出力トランジスタの静電破壊を有効に防止でき
るような半導体集積回路技術を提供することにある。

この発明の前記ならびにそのほかの目的と新規な特徴に
ついては、本明細書の記述および添附図面から明らかに
なるであろう。

［問題点を解決するための手段］ 本願において開示される発明のうち代表的なものの概要
を説明すれば、下記のとおりである。

すなわち、バイポーラ集積回路において出力用トランジ
スタのエミッタ端子と回路のプラス側電源電圧端子間に
、電源電圧端子に向かって順方向となるように保護ダイ
オードを接続する。

また、マスタスライスＬＳＩでは、入力トランジスタの
保護用に設けられているダイオードを、出力用トランジ
スタのエミッタ端子と回路のプラス側電源電圧端子間に
、電源電圧端子に向かって順方向となるように接続する
ようにするものである。

［作用］ 上記した手段によれば、出力ピンにプラスの異常電圧が
印加されても、出力ピンに接続された保護ダイオードを
通って回路の電源電圧端子に向かって電流が流れ、出力
用トランジスタに逆電流が流れないようになる。また、
マスタスライスＬＳＩでは、各ビンごとに予め入力回路
と出力回路が用意されており、出力ピンとして使用され
るときは対応する入力回路は勿論その入力保護ダイオー
ドも使用されないで残るので、それを出力保護用ダイオ
ードとして利用することにより、何ら新たに素子を付加
することなく出力トランジスタの静電破壊を防止すると
いう上記目的を達成することができる。

［実施例コ 第１図は、本発明をＥＣＬ　（エミッタ・カップルド・
ロジック）回路を基本ゲート回路とするゲートアレイの
ようなマスタスライス法によって形成されるＬＳＩ　（
以下、マスタスライスＬＳＩと称する）に適用した場合
の一実施例が示されている。

マスタスライスＬＳＩでは、第１図（Ａ）に示すごとく
チップに設けられた入出力端子１の各々に対応して、出
力回路２を構成する素子群と、入力回路３を構成する素
子群がそれぞれ設けられている。また、入力回路３に第
４図に示すような保護回路を接続する場合には、保護回
路を構成するダイオードｄ１とｄ２も各入出力端子１ご
とに設けられている。

この実施例では、従来においては入力保護回路を構成す
るためにのみ設けられていたダイオードｄ２を、出力ト
ランジスタの静電破壊防止用の保護ダイオードとしても
利用するものである。すなわち１例えば着目する入出力
端子１が入力ビンとして使用され、マスタスライス法に
よる配線形成時にそのビンに入力回路３を接続する場合
には、第１図（Ｂ）に破線ａｚ＊　ａｘｅ　ａａで示す
ような箇所をアルミ配線で接続してやる。すると、これ
によって第４図に示すような保護回路が構成される。

一方、着目する入出力端子１に入力回路３の代わりに出
力回路２を接続して出力ピンとして使用する場合には、
第１図（Ｂ）に一点鎖線ｂ工、ｂ２゜ｂ３で示すような
箇所をアルミ配線によって接続してやる。すると、第３
図に示すように、出力端子１′に接続されたＥＣＬ型出
力出力回路２ミッタフォロワ・トランジスタ（出力トラ
ンジスタ）Ｑｅのエミッタ端子と、接地点のような電源
電圧端子Ｖ　ｃ　ｃとの間にダイオードｄ２が接地点に
向かって順方向になるように接続される。

そのため、外部から出力端子１″にトランジスタＱｅの
エミッタ・コレクタ間耐圧を越えるようなプラスの異常
電圧が印加された場合、ダイオードｄ２を通って接地点
に向かってバイパス電流が流される。その結果、出力ト
ランジスタＱｅのエミッタ・コレクタ間接合の破壊が防
止される。

第１図の実施例では、出力トランジスタＱｅの保護ダイ
オードとして、入力保護回路のため用意されたダイオー
ドｄ□、ｄ２のうちｄ２を使用した場合について説明し
たが、ダイオードｄ２の代わりにｄ工を使用するか、ｄ
、とｄｉを並列に接続して使用するようにしてもよい、
ダイオードｄ１とｄ２の両方を使用すれば、一つの場合
に比べてさらに出力ピンの静電破壊強度を向上させるこ
とができる。

なお、上記実施例におけるダイオードｄ１は。

出力回路２や入力回路３を構成するトランジスタと同一
構造の素子のベース・コレクタ間ＰＮ接合を利用して形
成される。また、ダイオードｄ２は、第２図に余すよう
にトランジスタのベース領域となるＰ型半導体領域１１
を入力保護用の抵抗とし。

かつこのＰ型半導体領域１１とＮ＋型埋込層１２との間
のＰＮ接合を利用して形成される。第２図において、１
３はＮ−型エピタキシャル層、１４はトランジスタにお
けるコレクタ引上げ口となるＮ＋型半導体領域、１５ａ
〜１５ｃはそれぞれアルミ電極である。

なお上記実施例では、マスタスライスＬＳＩに適用した
ものについて説明したが、本発明はそれに限定されず、
バイポーラ集積回路の出力回路一般に適用することがで
きる。

以上説明したごとくこの発明は、バイポーラ集積回路に
おいて出力トランジスタのエミッタ端子と回路のプラス
側電源電圧端子間に、電源電圧端子に向かって順方向と
なるように保護ダイオードを接続するようにしたので、
出力ピンにプラスの異常電圧が印加されても、出力ピン
に接続された保護ダイオードを通って回路の電源電圧端
子に向かって電流が流れ、出力用トランジスタに逆電流
が流れないという作用により、出力トランジスタの静電
破壊を防止することができる。

また、マスタスライスＬＳＩでは入力トランジスタの保
護用に設けられているダイオードを、出力トランジスタ
のエミッタ端子と回路のプラス側電源電圧端子間に、電
源電圧端子に向かって順方向となるように接続したので
、何ら新たに素子を付加することなく出力トランジスタ
の静電破壊を防止することができるという効果がある。

以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが１本発明は上記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。例えば、上記実施例では
静電破壊防止用の保護ダイオードは、他のトランジスタ
と略同じ構造にされると説明したが、保護ダイオードと
トランジスタは全く異なる構造であっても差し支えない
。

以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野であるバイポーラ集積回路
における出力ピンの静電破壊防止に適用したものについ
て説明したが、この発明はそれに限定されず、ＭＯ８集
積回路にも利用することができる。

［発明の効果］ 本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば下記のとおりである
。

すなわち、半導体集積回路における出力トランジスタの
静電破壊を有効に防止することができる。

【図面の簡単な説明】

第１図（Ａ）、（Ｂ）は、本発明が適用されるマスタス
ライスＬＳＩの入出力回路の構成と、その結線方法の一
例を示す説明図、 第２図は、保護ダイオードの構造の一例を示す断面図、 第３図は、出力ピンに保護ダイオードを接続した状態を
示す回路図、 第４図は、従来のバイポーラ集積回路における入力保護
回路の一例を示す回路図である。 １・・・・入出力端子（ビン）、２・・・・出力回路、
３・・・・入力回路、ｄ、、ｄ２・・・・保護ダイオー
ド、Ｑａ・・・・出力トランジスタ。 第　　１　　図 （Ｂ） 第　　２　　図 第　　３　　図

Claims (1)

1. 【特許請求の範囲】 １、出力回路がバイポーラ・トランジスタによって構成
   されている半導体集積回路装置において、上記バイポー
   ラ・トランジスタが接続された出力端子と、回路の電源
   電圧端子間には、保護用ダイオードが接続されてなるこ
   とを特徴とする半導体集積回路装置。 ２、与えられた入出力端子ごとにそれぞれ入力回路を構
   成するための素子と出力回路を構成するための素子がそ
   れぞれ設けられ、マスタスライス法による配線形式によ
   って所望の論理回路が構成されるようにされた半導体集
   積回路装置において、入力回路と出力回路に対し共通の
   保護用ダイオードが設けられ、該保護用ダイオードが入
   力回路または出力回路のいずれか一方に選択的に接続さ
   れるようにされてなることを特徴とする特許請求の範囲
   第１項記載の半導体集積回路装置。