JPS6373327A - デ−タ内容検索処理装置 - Google Patents
デ−タ内容検索処理装置Info
- Publication number
- JPS6373327A JPS6373327A JP61217669A JP21766986A JPS6373327A JP S6373327 A JPS6373327 A JP S6373327A JP 61217669 A JP61217669 A JP 61217669A JP 21766986 A JP21766986 A JP 21766986A JP S6373327 A JPS6373327 A JP S6373327A
- Authority
- JP
- Japan
- Prior art keywords
- conditional expression
- unit
- data content
- group
- conditional equation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は2次記憶装置等に記憶されている膨大なレコー
ド群の中から、与えられた検索条件式に合致する内容を
有するレコード群のみを選別出方するデータ内容検索処
理装置に係り、特に検索条件式の判定部の構成法に関す
る。
ド群の中から、与えられた検索条件式に合致する内容を
有するレコード群のみを選別出方するデータ内容検索処
理装置に係り、特に検索条件式の判定部の構成法に関す
る。
2次記憶装置等に記憶されている膨大なレコード群の中
から、指定された検出条件式に合致する内容を有するレ
コード群のみを選別出力するデータ内容検索処理装置の
構成例を第1図に示す。第1図において、1はレコード
群を記憶する2次記憶装置、2はデータ内容検索処理装
置、9は本体装置である。データ内容検索処理装置2は
、2次記憶装置1に対するデータの読み書きを制御する
2次記憶制御部3と、読み出したレコード群の各フィー
ルドに対して与えられた単位条件式の成立、不成立を判
定する単位条件式判定部4と、単位条件式の判定結果を
用いて与えられた複合条件式の成立、不成立を判定する
複合条件式判定部5と、読み出したレコードを一時記憶
し、また、複合条件式が成立したレコード群のみを選別
し一時記憶するレコードバッファ部6と、レコードバッ
ファ部6で選別されたレコード群を本体装置9へ転送す
るI10インターフェイス制御部7と、これら全体の制
御と検索準備処理を行う共通制御部8とで構成される。
から、指定された検出条件式に合致する内容を有するレ
コード群のみを選別出力するデータ内容検索処理装置の
構成例を第1図に示す。第1図において、1はレコード
群を記憶する2次記憶装置、2はデータ内容検索処理装
置、9は本体装置である。データ内容検索処理装置2は
、2次記憶装置1に対するデータの読み書きを制御する
2次記憶制御部3と、読み出したレコード群の各フィー
ルドに対して与えられた単位条件式の成立、不成立を判
定する単位条件式判定部4と、単位条件式の判定結果を
用いて与えられた複合条件式の成立、不成立を判定する
複合条件式判定部5と、読み出したレコードを一時記憶
し、また、複合条件式が成立したレコード群のみを選別
し一時記憶するレコードバッファ部6と、レコードバッ
ファ部6で選別されたレコード群を本体装置9へ転送す
るI10インターフェイス制御部7と、これら全体の制
御と検索準備処理を行う共通制御部8とで構成される。
第2図は、データ内容検索処理装置2で対象とするレコ
ードの構成例であり、二2ではレコードがFl、F2.
F3.F4およびF5の5つのフィールドから成る場合
の例を示している。この検索処理対象レコードに対する
検索条件式の一例を表1に示す。
ードの構成例であり、二2ではレコードがFl、F2.
F3.F4およびF5の5つのフィールドから成る場合
の例を示している。この検索処理対象レコードに対する
検索条件式の一例を表1に示す。
」ユ
本例の単位条件式1 (UCI)、単位条件式2(UC
2)および単位条件式3 (UC3)は、それぞれフィ
ールドF1が定数C□に等しい、フィールドF2がフィ
ールドF3より大であるおよびフィールドF4は定数C
2以下であるという条件を指定している。複合条件式(
G)は、UClとUC2が共に成立するか、UCIが成
立せずかっUC3が成立する場合に、検索条件式が成立
であるということを指定している。
2)および単位条件式3 (UC3)は、それぞれフィ
ールドF1が定数C□に等しい、フィールドF2がフィ
ールドF3より大であるおよびフィールドF4は定数C
2以下であるという条件を指定している。複合条件式(
G)は、UClとUC2が共に成立するか、UCIが成
立せずかっUC3が成立する場合に、検索条件式が成立
であるということを指定している。
第1図のデータ内容検索処理装置2では、第2図に示す
様な形式を有するレコード群に対して。
様な形式を有するレコード群に対して。
表1に示すような検索条件式が成立するかどうか判定し
、成立するレコードのみを選別出力する。
、成立するレコードのみを選別出力する。
即ち、単位条件式UCI、UC2,UC3は単位条件式
判定部4で順次判定され、その判定結果を用いて、複合
条件式Gが複合条件式判定部5で判定される。
判定部4で順次判定され、その判定結果を用いて、複合
条件式Gが複合条件式判定部5で判定される。
こNで、単位条件式の対象とするフィールドが具体的な
値を有している場合は、単位条件式判定4では上記の様
にして成立(T)、不成立(F)を判定する。他方、該
フィールドが具体的な値を有していない場合(この場合
を、該フィールドは「空白値(null) Jであると
いう)は、単位条件式の成立、不成立が判定できないた
め、″不定″(M)とすべきであるが、従来は、判定結
果がT。
値を有している場合は、単位条件式判定4では上記の様
にして成立(T)、不成立(F)を判定する。他方、該
フィールドが具体的な値を有していない場合(この場合
を、該フィールドは「空白値(null) Jであると
いう)は、単位条件式の成立、不成立が判定できないた
め、″不定″(M)とすべきであるが、従来は、判定結
果がT。
F、Mの3値になると回路規模が増大することを避ける
ために、不定の場合もFとしていた。即ち、従来装置に
おいては、単位条件式判定部4の出力はT、Fの2値で
あった。そして、複合条件大判走部5では、単位条件式
判定部4の出力であるT。
ために、不定の場合もFとしていた。即ち、従来装置に
おいては、単位条件式判定部4の出力はT、Fの2値で
あった。そして、複合条件大判走部5では、単位条件式
判定部4の出力であるT。
Fの2値に関して、与えられた複合条件式に応じたAN
D、OR,NOTの論理演算を実行し、その最終結果が
成立(T)である場合に、出力レコードと決定していた
。
D、OR,NOTの論理演算を実行し、その最終結果が
成立(T)である場合に、出力レコードと決定していた
。
上記従来技術では、本来、複合条件式の判定結果は不定
となり出力タプルとはならないのに、複合条件式は成立
と判定され出力タプルとされるという論理矛盾が生じる
場合がある。即ち、複合条件式の中で表1の例のtJc
lの様に、NOTが付加されている単位条件式の対象フ
ィールドが空白値である場合、UCIの判定結果は本来
不定(M)であり、その否定(NOT)もMであるが、
従来技術においてはMをFとして複合条件式判定部へ報
告しているため、NOTによりTとなる。このため、表
1の例において、たとえばUC2がFでUC3がTの場
合、本来、複合条件式はMであるにもかシられず、NO
T UCIがTとなり、UC3とのANDにより複合条
件式はTと判定されてしまう。
となり出力タプルとはならないのに、複合条件式は成立
と判定され出力タプルとされるという論理矛盾が生じる
場合がある。即ち、複合条件式の中で表1の例のtJc
lの様に、NOTが付加されている単位条件式の対象フ
ィールドが空白値である場合、UCIの判定結果は本来
不定(M)であり、その否定(NOT)もMであるが、
従来技術においてはMをFとして複合条件式判定部へ報
告しているため、NOTによりTとなる。このため、表
1の例において、たとえばUC2がFでUC3がTの場
合、本来、複合条件式はMであるにもかシられず、NO
T UCIがTとなり、UC3とのANDにより複合条
件式はTと判定されてしまう。
これを避けるには、フィールド値として空白値を認めな
いか、又は、複合条件式中にNOTを使用しないかする
必要があり、極めて限定されたデータ内容検索処理しか
できない。
いか、又は、複合条件式中にNOTを使用しないかする
必要があり、極めて限定されたデータ内容検索処理しか
できない。
本発明の目的は、上記使用制限を避けるべく、単位条件
式判定部の出方をT、F、Mの3値とし、複合条件式判
定部において、該T、F、Mの3値に対する3値論理の
AND、OR,NOT演算と等価の演算を可能とする回
路規模の小さい、3値論理の判定構成法を使用したデー
タ内容検索処理装置を提供することにある。
式判定部の出方をT、F、Mの3値とし、複合条件式判
定部において、該T、F、Mの3値に対する3値論理の
AND、OR,NOT演算と等価の演算を可能とする回
路規模の小さい、3値論理の判定構成法を使用したデー
タ内容検索処理装置を提供することにある。
〔問題点を解決するための手段及び作用〕本発明は、単
位条件式判定結果であるパ成立″。
位条件式判定結果であるパ成立″。
″不成立II、LL不定″の3値を2ビツトでコード化
し、この単位条件式判定結果としてとり得る全ての組合
せをエントリとして有するテーブルをランダムアクセス
メモリ(RAM)上に用意し、データ内容検索処理の準
備動作として、与えられた複合条件式が成立となるエン
トリにあらがじめ″成立″を記入しておき、内容検索処
理開始後は、各レコード毎に各単位条件式の判定結果に
該当するエントリを読出し、そのエントリの内容によっ
て複合条件式の成立を判定するものである。
し、この単位条件式判定結果としてとり得る全ての組合
せをエントリとして有するテーブルをランダムアクセス
メモリ(RAM)上に用意し、データ内容検索処理の準
備動作として、与えられた複合条件式が成立となるエン
トリにあらがじめ″成立″を記入しておき、内容検索処
理開始後は、各レコード毎に各単位条件式の判定結果に
該当するエントリを読出し、そのエントリの内容によっ
て複合条件式の成立を判定するものである。
以下、本発明の一実施例について図面により説明する。
本発明の実施例でも、データ内容検索処理装置の全体構
成は第1図に示した通りのものとする。
成は第1図に示した通りのものとする。
本発明の場合、単位条件式判定部4は検索対象レコード
群の各フィールドに対して与えられた単位条件式の成立
(T)、不成立(F)および不定(M)を判定し、該単
位条件式判定結果である成立、不成立、不定の3値を2
ビツトでコード化して出力する。第3図は該コード化の
一例で、2ビツトで表わされるコードII OOII
、 “01 II 、 1(10”、”“”(7)うち
、“00“は不定(M)、“01″は不成立(F)、I
I 10 IIは成立(T)とし、It “ IIは未
使用とすることを示している。
群の各フィールドに対して与えられた単位条件式の成立
(T)、不成立(F)および不定(M)を判定し、該単
位条件式判定結果である成立、不成立、不定の3値を2
ビツトでコード化して出力する。第3図は該コード化の
一例で、2ビツトで表わされるコードII OOII
、 “01 II 、 1(10”、”“”(7)うち
、“00“は不定(M)、“01″は不成立(F)、I
I 10 IIは成立(T)とし、It “ IIは未
使用とすることを示している。
第4図は本発明における複合条件式判定部5の一実施例
のブロック図であり、単位条件式の許容最大数を4とし
た場合を示している。第4図において、10は単位条件
式の判定結果を転送する信号線、“は信号線10により
伝搬された単位条件式判定結果(8ビツト)を格納する
結果ラッチ群、12は結果ラッチ群“の内容をメモリの
アドレス端子に接続するアドレス線、13はランダムア
クセスメモリ(RAM)、14はRAM13の書込み線
、15はRAM13の読出し線、16はRAM読出しデ
ータの“0”、1”を判定する判定回路、17は複合条
件式成立を転送する信号線、“1は1つの単位条件式の
判定結果(2ビツト)を格納する1組の結果ラッチであ
る。
のブロック図であり、単位条件式の許容最大数を4とし
た場合を示している。第4図において、10は単位条件
式の判定結果を転送する信号線、“は信号線10により
伝搬された単位条件式判定結果(8ビツト)を格納する
結果ラッチ群、12は結果ラッチ群“の内容をメモリの
アドレス端子に接続するアドレス線、13はランダムア
クセスメモリ(RAM)、14はRAM13の書込み線
、15はRAM13の読出し線、16はRAM読出しデ
ータの“0”、1”を判定する判定回路、17は複合条
件式成立を転送する信号線、“1は1つの単位条件式の
判定結果(2ビツト)を格納する1組の結果ラッチであ
る。
第5図は第3図の如き単位条件式判定結果のコード化を
前提とし、表1に示した検索条件式が与えられた時にR
AM13に設定する内容を示したものである。第5図に
おいて、14はRAM13のアドレスを示している。1
41,142,143は結果ラッチ群“のそれぞれ単位
条件式UC1、UC2,UC3に対する結果ラッチに該
当するビットであり、144は単位条件式が割当てられ
ていないビットである。15はアドレス14の各値に対
応する各単位条件式の判定結果を示すものである。即ち
、アドレス“00010010”はUCI、UC2,U
C3がそれぞれF、M、Tの場合に対応する。またアド
レス” OOO10“0″はUCI、UC2,UC3が
それぞれF。
前提とし、表1に示した検索条件式が与えられた時にR
AM13に設定する内容を示したものである。第5図に
おいて、14はRAM13のアドレスを示している。1
41,142,143は結果ラッチ群“のそれぞれ単位
条件式UC1、UC2,UC3に対する結果ラッチに該
当するビットであり、144は単位条件式が割当てられ
ていないビットである。15はアドレス14の各値に対
応する各単位条件式の判定結果を示すものである。即ち
、アドレス“00010010”はUCI、UC2,U
C3がそれぞれF、M、Tの場合に対応する。またアド
レス” OOO10“0″はUCI、UC2,UC3が
それぞれF。
F、Tの場合に対応する。以下同様である。151〜1
56に示されている単位条件式の判定結果の組は、いず
れも複合条件式が成立となる場合であり、この場合に対
応するRAM13のエントリには“1”が設定され、そ
れ以外のエントリには0”が設定される。
56に示されている単位条件式の判定結果の組は、いず
れも複合条件式が成立となる場合であり、この場合に対
応するRAM13のエントリには“1”が設定され、そ
れ以外のエントリには0”が設定される。
次に、第1図および第4図の動作について説明する。ま
ず、データ内容検索処理に先立ち、共通制御部8の制御
下で、与えられた検索条件式に応じた準備動作を行う。
ず、データ内容検索処理に先立ち、共通制御部8の制御
下で、与えられた検索条件式に応じた準備動作を行う。
この準備動作では、はじめに各単位条件式に対応して結
果ラッチ群“の各ラッチ“1を割当てる。次に結果ラッ
チ群“の全ビットのN Q “ 、 LL I II
の全ての組合せ(本例では2”=256)の中で、与え
られた複合条件式が成立となる組合せに対応するRAM
13のエントリ(第5図の例では151〜156)に複
合条件式成立を表示する“1”を設定する。RAM13
のそれ以外のエントリには“0”を設定する。これで準
備動作が終了し、データ内容検索処理が実施可能になる
。
果ラッチ群“の各ラッチ“1を割当てる。次に結果ラッ
チ群“の全ビットのN Q “ 、 LL I II
の全ての組合せ(本例では2”=256)の中で、与え
られた複合条件式が成立となる組合せに対応するRAM
13のエントリ(第5図の例では151〜156)に複
合条件式成立を表示する“1”を設定する。RAM13
のそれ以外のエントリには“0”を設定する。これで準
備動作が終了し、データ内容検索処理が実施可能になる
。
データ内容検索処理開始後は、2次記憶装置制御部3に
より2次記憶装置1から検索対象レコード群が読み出さ
れてレコードバッファ部6に一時記憶される。この各レ
コード毎に単位条件式判定部4において全単位条件式の
判定を行い、その結果が信号線10を経由して複合条件
式判定部5中の結果ラッチ群“にセットされる。全結果
ラッチがセットされた時点で、結果ラッチ群“の内容が
アドレス線12を経由してRAM13のアドレス端子に
与えられ、RAM3の該当エントリが読み出される。な
お、単位条件式が割当てられていない結果ラッチは“0
0”に固定される。RAM13の読出しデータは読出し
線15を経由して判定回路16に与えられて“″ “
0 IIが判定される。
より2次記憶装置1から検索対象レコード群が読み出さ
れてレコードバッファ部6に一時記憶される。この各レ
コード毎に単位条件式判定部4において全単位条件式の
判定を行い、その結果が信号線10を経由して複合条件
式判定部5中の結果ラッチ群“にセットされる。全結果
ラッチがセットされた時点で、結果ラッチ群“の内容が
アドレス線12を経由してRAM13のアドレス端子に
与えられ、RAM3の該当エントリが読み出される。な
お、単位条件式が割当てられていない結果ラッチは“0
0”に固定される。RAM13の読出しデータは読出し
線15を経由して判定回路16に与えられて“″ “
0 IIが判定される。
そして、1”である場合に該レコードは複合条件式が成
立したことになり、出力レコードと決定され、該レコー
ドはレーコドバッファ部6に保持される。一方、“0
IIである場合は、該レコードはレコードバッファ部6
より破棄される。
立したことになり、出力レコードと決定され、該レコー
ドはレーコドバッファ部6に保持される。一方、“0
IIである場合は、該レコードはレコードバッファ部6
より破棄される。
レコードバッファ部6に保持された検索条件合致レコー
ドが一定容量に達する毎に、該レコード群はI10イン
ターフェイス制御部7を経由して本体装置9へ転送され
る。
ドが一定容量に達する毎に、該レコード群はI10イン
ターフェイス制御部7を経由して本体装置9へ転送され
る。
こシで、表1の例において、従来技術では論理矛盾をお
こすとして説明したUCI、UC2,UC3がそれぞれ
M、F、Tの場合について、第5図により判定結果をし
らべてみる。この場合に対応するアドレスは“0000
0“0”であり、該当するRAMのエントリはu OJ
lである。したがって、検索条件式は成立とはならず、
論理矛盾を生じない。
こすとして説明したUCI、UC2,UC3がそれぞれ
M、F、Tの場合について、第5図により判定結果をし
らべてみる。この場合に対応するアドレスは“0000
0“0”であり、該当するRAMのエントリはu OJ
lである。したがって、検索条件式は成立とはならず、
論理矛盾を生じない。
この様に、本実施例では単位条件式の判定結果を2ビツ
トでコード化し、複合条件式が成立となる単位条件式判
定結果の組合せに対応するRAMのエントリに複合条件
式成立を設定しておくことにより判定するため、従来必
要とした使用制限を設けなくとも、検索条件式の判定に
論理矛盾を生じることがない。しかも、本実施例の複合
条件式判定部はRAMとその周辺回路のみで構成されて
おり、回路規模は小さい。
トでコード化し、複合条件式が成立となる単位条件式判
定結果の組合せに対応するRAMのエントリに複合条件
式成立を設定しておくことにより判定するため、従来必
要とした使用制限を設けなくとも、検索条件式の判定に
論理矛盾を生じることがない。しかも、本実施例の複合
条件式判定部はRAMとその周辺回路のみで構成されて
おり、回路規模は小さい。
なお、実施例の説明では、単位条件式の許容最大数を4
としたが、本発明はこれら限られるものではない。
としたが、本発明はこれら限られるものではない。
以上説明したように、本発明では単位条件式の判定結果
(成立、不成立、不定)を2ビツトでコード化し、RA
Mの中に複合条件式成立となる単位条件式判定結果の組
合せを表示して、3値論理と等価な複合条件式判定を実
施しているため、従来のように、複合条件式にNOTを
用いないとか、対象データとして空白値を認めないとか
の制限を設けることなく、正しく検索条件式を判定する
ことが可能である。また、複合条件式判定部はRAMと
その周辺回路のみで構成されるため1回路規模は小さく
、かつ判定速度も速い利点がある。
(成立、不成立、不定)を2ビツトでコード化し、RA
Mの中に複合条件式成立となる単位条件式判定結果の組
合せを表示して、3値論理と等価な複合条件式判定を実
施しているため、従来のように、複合条件式にNOTを
用いないとか、対象データとして空白値を認めないとか
の制限を設けることなく、正しく検索条件式を判定する
ことが可能である。また、複合条件式判定部はRAMと
その周辺回路のみで構成されるため1回路規模は小さく
、かつ判定速度も速い利点がある。
第1図は本発明のデータ内容検索処理装置の一実施例の
全体構成図、第2図はデータ内容検索処理の対象となる
レコードの構成例を示す図、第3図は本発明における単
位条件式判定結果のコード化例を示す図、第4図は本発
明における複合条件式判定部の構成例を示す図、第5図
は第4図におけるRAMの内容例を示す図である。 1・・・2次記憶装置、 2・・・データ内容検索処理
装置、 3・・・2次記憶装置制御部、4・・・単位条
件式判定部、 5・・・複合条件式判定部、 6・・
・レコードバッファ部、7・・・I10インターフェイ
ス制御部、8・・・共通制御部、 9・・・本体装置、
10・・・単位条件式判定結果信号線、“・・・単位条
件式判定結果ラッチ群、12・・・RAMアドレス線、
13・・・ランダムアクセスメモリ(RAM)、
14・・・書込み線、15・・・読出し線、 16・
・・判定回路、17・・・複合条件式成立信号線。 −一 丁 TF ど−一155′−TT
Tへ156
全体構成図、第2図はデータ内容検索処理の対象となる
レコードの構成例を示す図、第3図は本発明における単
位条件式判定結果のコード化例を示す図、第4図は本発
明における複合条件式判定部の構成例を示す図、第5図
は第4図におけるRAMの内容例を示す図である。 1・・・2次記憶装置、 2・・・データ内容検索処理
装置、 3・・・2次記憶装置制御部、4・・・単位条
件式判定部、 5・・・複合条件式判定部、 6・・
・レコードバッファ部、7・・・I10インターフェイ
ス制御部、8・・・共通制御部、 9・・・本体装置、
10・・・単位条件式判定結果信号線、“・・・単位条
件式判定結果ラッチ群、12・・・RAMアドレス線、
13・・・ランダムアクセスメモリ(RAM)、
14・・・書込み線、15・・・読出し線、 16・
・・判定回路、17・・・複合条件式成立信号線。 −一 丁 TF ど−一155′−TT
Tへ156
Claims (1)
- (1)複数フィールドからなる大量のレコード群を対象
として、任意のフィールド又は複数フィールドに対する
検索条件を指定する単位条件式と該単位条件式を要素と
する論理式の複合条件式とからなる検索条件式が与えら
れ、該検索条件式が成立するレコード群のみを選別出力
するデータ内容検索処理装置において、 単位条件式の判定結果である“成立”、“不成立”およ
び“不定”の3値の状態をコード化して表現するとゝも
に、前記コード化された単位条件式判定結果を保持する
結果ラッチ群と、該結果ラッチ群の内容をアドレスとし
て読み書き可能なランダムアクセスメモリと、該メモリ
から読み出した値を判定する手段とを備え、データ内容
検索処理の準備動作として、与えられた複合条件に基づ
いて、前記結果ラッチ群の内容のとり得る全ての組合せ
の中で、複合条件式成立となる組合せをアドレスとする
前記メモリのエントリに“成立”、それ以外のエントリ
に“不成立”を示す情報を書込み、 データ内容検索処理の開始後は、各レコード対応に複数
の単位条件式を判定し、判定結果が前記結果ラッチ群に
揃った時、結果ラッチ群の結合をアドレスとして前記メ
モリの該当エントリを読出し、該エントリの内容によっ
て複合条件式の成立を判定し、出力レコードを決定する
ことを特徴とするデータ内容検索処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61217669A JPS6373327A (ja) | 1986-09-16 | 1986-09-16 | デ−タ内容検索処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61217669A JPS6373327A (ja) | 1986-09-16 | 1986-09-16 | デ−タ内容検索処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6373327A true JPS6373327A (ja) | 1988-04-02 |
Family
ID=16707863
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61217669A Pending JPS6373327A (ja) | 1986-09-16 | 1986-09-16 | デ−タ内容検索処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6373327A (ja) |
-
1986
- 1986-09-16 JP JP61217669A patent/JPS6373327A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Kohonen | Logic Principles of Content-Addressable Memories | |
| US4152762A (en) | Associative crosspoint processor system | |
| US3332069A (en) | Search memory | |
| US4531201A (en) | Text comparator | |
| US3660823A (en) | Serial bit comparator with selectable bases of comparison | |
| US5519860A (en) | Central processor index sort followed by direct record sort and write by an intelligent control unit | |
| US3387274A (en) | Memory apparatus and method | |
| JPH0666050B2 (ja) | ソート処理方法 | |
| JPS6373327A (ja) | デ−タ内容検索処理装置 | |
| JPH0315221B2 (ja) | ||
| US4333161A (en) | Data processing apparatus operative on data passing along a serial, segmented store | |
| JPS6373328A (ja) | デ−タ内容検索処理装置 | |
| JPS6132695B2 (ja) | ||
| JPH03501659A (ja) | パイプラインアドレスチエツクビツトスタツクコントローラ | |
| US5355461A (en) | Method of and apparatus for selecting an origin address for use in translating a logical address in one of a plurality of virtual address spaces to a real address in a real address space | |
| RU2037215C1 (ru) | Запоминающее устройство | |
| JPH01297724A (ja) | 学習型文字列検索装置と同装置の制御方式 | |
| JPH0743942B2 (ja) | 複合連想メモリ | |
| US3222648A (en) | Data input device | |
| JPS63253431A (ja) | インバ−テツド構造のデ−タベ−ス検索方式 | |
| EP0170443A2 (en) | Method for searching an association matrix | |
| JPS5927037B2 (ja) | 連想記憶装置 | |
| JPS59220838A (ja) | 連想メモリ装置 | |
| JPH0664587B2 (ja) | 検索処理装置における検索条件判定方法 | |
| CN121980626A (en) | Data operation method, device, equipment and computer readable storage medium |