JPS6373459A - デ−タ処理方法 - Google Patents

デ−タ処理方法

Info

Publication number
JPS6373459A
JPS6373459A JP21885186A JP21885186A JPS6373459A JP S6373459 A JPS6373459 A JP S6373459A JP 21885186 A JP21885186 A JP 21885186A JP 21885186 A JP21885186 A JP 21885186A JP S6373459 A JPS6373459 A JP S6373459A
Authority
JP
Japan
Prior art keywords
data
level
commands
command
fifo buffer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP21885186A
Other languages
English (en)
Inventor
Yoshiaki Ikeda
池田 良昭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fanuc Corp
Original Assignee
Fanuc Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fanuc Corp filed Critical Fanuc Corp
Priority to JP21885186A priority Critical patent/JPS6373459A/ja
Publication of JPS6373459A publication Critical patent/JPS6373459A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00Digital computers in general; Data processing equipment in general
    • G06F15/16Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G06F15/163Interprocessor communication
    • G06F15/167Interprocessor communication using a common memory, e.g. mailbox

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Multi Processors (AREA)
  • Image Generation (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〈産業上の利用分野〉 本発明はデータ処理方法に係り、特に第1のプロセッサ
ユニットから第2のプロセッサユニットへFIFO(フ
ァーストイン・ファーストアウト)バッファを介してデ
ータを転送する際に適用して好適なデータ処理方法に関
する。
〈従来技術〉 マイクロプロセッサで構成されたメインプロセッサと該
メインプロセッサから送られてくるデータに基づいて所
定の処理、たとえばディスプレイ処理等を実行するサブ
のプロセッサを備えたシステムがある。
第4図はメインプロセッサ1から画像発生用のサブプロ
セッサ(ディスプレイプロセッサ)2に描画指令データ
を転送してディスプレイ画面に図形等を描画するシステ
ムのブロック図であり、3はFIFOバッファである。
かかるシステムにおいては、メインブロセνす1は要求
により描画指令データをFIFOバッファ3に書き込み
、ディスプレイプロセッサ2はFIFOバッファ3に書
き込まれた描画指令データを順次読み取って所定のディ
スプレイ処理を行う。
尚、描画指令データは第5図に示すように描画コマンド
CMDといくつかのデータDTI〜DTnにより構成さ
れており、描画コマンドとしては、たとえば直線描画、
円弧描画、ペイント、キャラクタ表示等があり、具体的
に直線描画の描画コマンドは 0XY となる。ただし「80」は直線の描画コマンド、X、、
Y、は終点データである。
ところで、第1のプロセッサユニットのソフトウェアは
いくつかのレベルで動いている。たとえば、第1のプロ
セッサユニットがNC本体を構成するプロセッサユニッ
トであれば、2m5ec毎にオーバトラベル等により非
常停止が生していないかをチェックして所定の処理を行
い、8m5ec毎に軸制御その他の処理を行うと共に、
グラフィックの描画指令データをディスプレイプロセッ
サに転送し、16 m5ec毎に比較的優先度が高いキ
ャラクタの描画コマンドをディスプレイプロセッサに転
送し、上記いずれの処理も行われていない場合に比較的
優先度が低いキャラクタをディスプレイプロセッサに転
送する。尚、以後2m5ec毎に処理するレベルをLl
、8m5eC毎に処理するレベルをL2.16m5ec
毎に処理するレベルをL3、最下位レベルをL4とし、
又話を簡単にするために軸制御は考えないものとする。
〈発明が解決しようとしている問題点〉さて、第6図に
示すように2m5ec毎にレベルL1の処理を所定時間
行い、残りの時間でレベルL4のキャラクタ描画指令デ
ータ (キャラクタ表示コマンドA、キャラクタデーク
B)を送っている時に、レベルL2のタイマ割込が生じ
、しかも該レベルL2の処理が必要であればプロセッサ
ユニット1はレベルL4のデータ転送を停止する。
そして、以後2m5ec毎にレベルL1の処理を行うと
共に残りの時間でレベルL2のグラフィック描画指令デ
ータ(描画コマンドD、データE、F)の転送を行い、
レベルL2のデータ転送処理終了後にレベルL4のデー
タ転送処理を再開してキャラクタデータCの転送を行う
この結果、FIFOバッファ3には第7図に示すように
コマンド及びデータがA、B、D、E。
F、C,・・の順で書き込まれ、グラフィック描画指令
データとキャラクタ描画指令データが混在してしまう。
そして、ディスプレイプロセッサ2はFIFOバッファ
3から書き込まれた順に描画コマンドやデータを読み取
って処理するだけであるため、データが混在しているこ
とを識別できず描画不能の事態に陥ったり、誤った描画
を行うという問題が生じる。
尚、以上はグラフィックの描画指令データとキャラクタ
の描画指令データとが混在した場合であるが、グラフィ
ックデータに別々の優先レベルを付して転送する場合に
はレベルの異なるグラフィックの描画指令データが混在
して、上記と同様な問題が生じろ。
又、レベルの異なるキャラクタデータが混在する場合も
あり、かかる場合レベル3の文字をたとえば小文字で、
レベル4の文字を大文字で描画しなければならない時、
各レベルのキャラクタデータが混在すると小文字、大文
字を誤って描画してしまう。
以上から本発明の目的は各レベルの描画指令データを構
成するコマンドやデータが混在しても、正しいディスプ
レイ処理が行えるデータ処理方法を提供することである
く問題点を解決するための手段〉 第1図は本発明を実現するシステムのブロック図である
1112メインプロセツサユニツト(MPU)、12は
サブプロセッサユニットでたとえばディスプレイプロセ
ッサ、13はFIFOバッファ、14はグラフィック描
画データを格納する記憶領域、15はモード記憶領域で
ある。
く作用〉 第1のプロセッサユニット11はコマンド及びデータに
レベルを付してFIFOバッファ13に順次書き込み、
第2のプロセッサユニット12はFIFOバッファ13
よりBき込み順にコマンド及びデータを読み取ると共に
、グラフィックの描画コマンドの場合にはレベルを参照
して該コマンド毎にデータを記憶領域14で並び替え、
並び替えにより得られた指令データに基づいてディスプ
レイ処理を行い、キャラクタデータの場合にはレベルを
参照し、モード記憶領域15に記憶されている該レベル
に応じたモード(小文字/大文字)で表示する。
〈実施例〉 第1図は本発明を実現するシステムのブロック図である
11はメインプロセッサユニット(MPU)、12はサ
ブプロセッサユニットでたとえばディスプレイプロセッ
サ、13はFIFOバッファ、14はグラフィック描画
データを格納する記憶領域、15はモード記憶領域であ
る。
メインプロセッサユニット11は描画指令データを構成
する各コマンド及びデータにレベルを付してFIFOバ
ッファ13に順次書き込み、ディスプレイプロセッサユ
ニット12はFIFOバッファ13より書き込み順にコ
マンド及びデータを読み取ると共に、グラフィックの描
画コマンドの場合には該コマンド毎にデータを記憶領域
】4で並び替え、並び替えにより得られた指令データに
基づいてディスプレイ処理を行い、キャラクタデータの
場合にはレベルを参照し、モード記憶領域15に記憶さ
れている該レベルに応じた所定のモードで表示する。
尚、レベルとしてはL1〜L4があり (Ll〉L2>
L3>L4) 、レベルL1ば「00」、L2は「01
」、L3は「10」、L4は「11」で表現される。
さて、第6図の場合にはFIFOバッファ13に第2図
に示すようにコマンド及びデータがA。
B、D、E、F、C,・・の順で書き込まれる(ただし
、各コマンド、データにはレベルが付されている)。
コマンド1、コマンド2が共にグラフィックの描画コマ
ンドとすれば、ディスプレイプロセッサ12はFIFO
バッファ13から書き込み順にコマンド及びデータを読
み取ると共に、レベルを判別してレベル毎に分類して記
憶領域14a、14b(第3図参照)に格納する。ディ
スプレイプロセッサ12はグラフインクの各描画コマン
ドの後に続(データ数を知っているから(たとえば、コ
マンド1,2に続くデータ数は2)、コマンド2のデー
タFがFIFOバッファ13から読み出されて記憶領域
14bに格納された時点で(第3図(al参照)、該記
憶領域に記憶されている描画指令データを用いて画像処
理を行うと共に該記憶領域の内容をクリアする。
ついで、FIFOバッファ13からコマンド1の2つ目
のデータCを読出して記憶領域14aに格納した時点で
(第3図+bl参照)、該記憶領域に記憶されている描
画指令データを用いて画像処理を行うと共に該記憶領域
の内容をクリアする。そして、以後同様な処理を行う。
一方、コマンド2がグラフィック描画コマンド、コマン
ド1がキャラクタ表示コマンドである場合には、ディス
プレイプロセッサ12はキャラクタデータを読みとる毎
に該データのレベルを判別し、該レベルに応じたモード
(小文字あるいは大文字)をモード記憶領域15から識
別し、該モードで文字を発生して描画し、グラフィック
描画データの場合にはレベルに応じて記憶領域14に格
納し、所定数のデータが格納された後膣記憶領域に格納
した描画指令データに基づいて画像処理を行う。
又、コマンド1、コマンド2が共にキャラクタ表示コマ
ンドの場合にはディスプレイプロセッサ12はキャラク
タデータを読みとる毎に該データのレベルを判別し、該
レベルに応じたモード(小文字あるい(よ大文字)をモ
ード記憶領域15から識別し、該モードで文字を発生し
て描画する。
尚、各レベルにおけろキャラクタのモードはメインプロ
セッサから送られてモード記憶領域15に格納されてい
る。
〈発明の効果〉 以上本発明によれば、第1のプロセッサユニッ)+fコ
マンド及びデータにしベルを付してFIFOバッファに
順次書き込み、第2のプロセッサユニットはFIFOバ
ッファより書き込み順にコマンド及びデータを読み取る
と共に、グラフィックの描画コマンドの場合には該コマ
ンド毎にデータを並び替え、並び替えにより得られた指
令データに基づいてディスプレイ処理を行い、キャラク
タデータの場合にはレベルに応じた所定のモードで文字
を発生して表示するように構成したから、各レベルの描
画指令データを構成するコマンドやデータが混在しても
、正しい描画を行うことができる。
【図面の簡単な説明】
第1図は本発明を実現するシステムのブロック図、 第2図はFIFOバッファにおけるデータ記憶状態説明
図、 第3図は本発明の詳細な説明図、 第4図乃至第7図は従来方法説明図である。 11・・メインプロセッサユニット(M P U )、
12・・ディスプレイプロセッサ、 13・・FIFOバッファ、 14・・グラフィック描画データを格納する記憶領域、 15・・モード記憶領域

Claims (1)

  1. 【特許請求の範囲】 低レベルの処理に応じた指令データの出力中であっても
    ハイレベルの割込が生じた場合には低レベルの指令デー
    タの出力を停止し、該ハイレベルの処理に応じた指令デ
    ータの出力を行い、しかる後低レベルの指令データの出
    力を行う第1のプロセッサユニットと、 各レベルに応じをこ指令データを構成するコマンドとデ
    ータが書き込まれるFIFOバッファと、書き込み順に
    コマンド及びデータを読み取って所定の処理を行う第2
    のプロセッサユニットとを備え、 前記第1のプロセッサユニットはコマンド及びデータに
    レベルを付してFIFOバッファに書き込み、 前記第2のプロセッサユニットはFIFOバッファより
    書き込み順にコマンド及びデータを読み取ると共に、コ
    マンド毎にそのレベルに基づいてデータを並び替え、 並び替えにより得られた指令データに基づいて処理を行
    うことを特徴とするデータ処理方法。
JP21885186A 1986-09-17 1986-09-17 デ−タ処理方法 Pending JPS6373459A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP21885186A JPS6373459A (ja) 1986-09-17 1986-09-17 デ−タ処理方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP21885186A JPS6373459A (ja) 1986-09-17 1986-09-17 デ−タ処理方法

Publications (1)

Publication Number Publication Date
JPS6373459A true JPS6373459A (ja) 1988-04-04

Family

ID=16726324

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21885186A Pending JPS6373459A (ja) 1986-09-17 1986-09-17 デ−タ処理方法

Country Status (1)

Country Link
JP (1) JPS6373459A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08249295A (ja) * 1995-03-15 1996-09-27 Kofu Nippon Denki Kk メッセージ制御装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08249295A (ja) * 1995-03-15 1996-09-27 Kofu Nippon Denki Kk メッセージ制御装置

Similar Documents

Publication Publication Date Title
US5371849A (en) Dual hardware channels and hardware context switching in a graphics rendering processor
JP3360856B2 (ja) プロセッサ
JPS5995669A (ja) 図形処理装置
EP0314440A2 (en) Graphic display system with secondary pixel image storage
US5367628A (en) Multi-window system and display method for controlling execution of an application for a window system and an application for a non-window system
US5265203A (en) Hardware multiprocess scheduler in a graphics rendering processor
US5481756A (en) DMA controller mailing auto-initialize halting unit
US4868782A (en) Display terminal
JPH06282515A (ja) データ処理装置
JPS63167949A (ja) デ−タ転送システム
JPS6126686B2 (ja)
JPH0257237A (ja) 複数端末cpuを有するct装置
JPS6239792B2 (ja)
JP2829051B2 (ja) 文字表示方式
JP3216556B2 (ja) ウィンドウ情報転送方式およびウィンドウ情報転送方法
JPH035755B2 (ja)
JP2991215B2 (ja) 表示システム制御装置
JPH0243194B2 (ja)
JPH0469905B2 (ja)
JPH0441833B2 (ja)
JPS62171023A (ja) 端末制御装置
JPH07262132A (ja) 受信バッファ及びこれを用いた処理装置
JPS60222889A (ja) 表示制御装置
JPH03191412A (ja) 入力表示制御装置
JPS60211576A (ja) 画像処理装置