JPS6373652A - 混成集積回路装置 - Google Patents

混成集積回路装置

Info

Publication number
JPS6373652A
JPS6373652A JP61220230A JP22023086A JPS6373652A JP S6373652 A JPS6373652 A JP S6373652A JP 61220230 A JP61220230 A JP 61220230A JP 22023086 A JP22023086 A JP 22023086A JP S6373652 A JPS6373652 A JP S6373652A
Authority
JP
Japan
Prior art keywords
ceramic
substrates
ceramic substrate
integrated circuit
circuit device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61220230A
Other languages
English (en)
Inventor
Yasuichi Ikeda
池田　保一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP61220230A priority Critical patent/JPS6373652A/ja
Publication of JPS6373652A publication Critical patent/JPS6373652A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/142—Arrangements of planar printed circuit boards in the same plane, e.g. auxiliary printed circuit insert mounted in a main printed circuit
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/073—Connecting or disconnecting of die-attach connectors
    • H10W72/07351—Connecting or disconnecting of die-attach connectors characterised by changes in properties of the die-attach connectors during connecting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/30—Die-attach connectors

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、高出力を要する混成集積回路装置に関する
ものである。
〔従来の技術〕
従来の高出力を要する混成集積回路装置の構成を第３図
に示す、この図において、１は放熱のための金属板であ
り、この金属板１の上にセラミック基板２ａ、２ｂが半
田３により接合された構造をとっている。
一般に金属板１は放熱が目的であるため、材質としては
銅が用いられ、セラミック基板との熱膨張係数の差が大
きく、セラミック基板を半田付は後、常温に戻したとき
の温度差によりセラミック基板に大きな応用がかかるこ
とになり基板割れ等の問題が発生する。このため、第３
図の例においては、この問題を防ぐ方法として、セラミ
ック基板２ａ、２ｂを図示のように２つに分割し、スト
レスを緩和する対策がとられている。
〔発明が解決しようとする問題点〕
しかしながら、上記のような従来の構成においては、セ
ラミック基板２ａ、２ｂの分割端面にセラミック基板２
ａ、２ｂの互いのストレスが加わることになり、セラミ
ック基板２ａ、２ｂにクラツクや基板割れが発生すると
いう問題点があった。
この発明は、上記のような問題点を解決するためになさ
れたもので、複数に分割したセラミック基板が直接接触
しないような構造をとり、セラミック基板のクラック、
基板割れ等を防止する混成集結回路装置を得ることを目
的とする。
〔問題点を解決するための手段〕
この発明に係る混成集積回路装置は、複数の分割したセ
ラミック基板のそれぞれ互いに接触し合う端面のどちら
か一方もしくは両方にセラミックより硬度の低い緩衝層
を介在せしめ、半田付は時に当該セラミック基板が直接
接触しない構造としたものである。
〔作用〕
この発明においては、半田付は時の温度と、室温との温
度差による熱膨張係数の差によるストレスは、直接それ
ぞれのセラミック基板に加わることを防止することにな
る。
〔実施例〕
この発明の一実施例を第１図について説明する。この図
において、第３図と同一符号は同じものを示し、４ａは
前記セラミック基板２ａと２ｂとの間に介在するように
、例えばセラミック基板２ａの上に厚膜印刷する際に同
時に印刷された緩衝層で、例えばガラスコート材が形成
される。この緩衝層４ａのガラスが、セラミック基板２
ａと２ｂとの直接の接触を防止することになり、半田付
けによるストレスから生じるセラミック基板２ａ、２ｂ
のクラックもしくは基板割れを防止することが可能とな
る。
第２図はこの発明の他の実施例を示すもので。
この実施例においては、金属板１上に３つのセラミック
基板２ｃ、２ｄ、２ｅが半田３によりそれぞれ半田付け
されており１例えばセラミック基板２ｄの両端にガラス
コート材からなる緩衝層４ｂ、４ｃが印刷されているの
で、第１図の実施例と同様の効果が期待できる。
なお、上記の実施例では、セラミック基板を２つまたは
３つを金属板１に半田付けした場合を示したが、セラミ
ック基板の数はこれに限らず適宜に数でよいことはいう
までもない。
〔発明の効果〕
この発明は以上説明したとおり、複数のセラミック基板
を金属板上に半田付けし、各セラミック基板の互いに隣
接する端面の一方もしくは両方にセラミックより硬度の
低い材料からなる緩衝層を介在せしめたので、隣接する
各セラミック基板が直接接触することが防止され、した
がって、それぞれのセラミック基板のクラックもしくは
基板割れを防止することが可能となり、より信頼性の高
い混成集積回路装置を提供することができる効果を有す
る。
【図面の簡単な説明】
第１図はこの発明の一実施例による混成集結回路装置を
示す断面側面図、第２図はこの発明の他の実施例を示す
断面側面図、第３図は従来の混成集積回路装置を示す断
面側面図である。 図において、１は金属板、２ａ〜２ｅはセラミック基板
、３は半田、４ａ〜４Ｃは緩衝層である。 なお、各図中の同一符号は同一または相当部分を示す。 代理人　大　岩　増　雄　　　　（外２名）第１図 第２図 第３図 手続補正書（自発） ６雀３２０ 昭和　　　　　月　　日 ち

Claims (2)

    【特許請求の範囲】
  1. （１）金属板上に複数のセラミック基板を半田付けによ
    り接合した構造をもつ構成集積回路装置において、前記
    複数のセラミック基板のうち、隣接するセラミック基板
    のどちらか一方もしくは両方の端面に、セラミックより
    も硬度の低い緩衝層を介在せしめてなり、前記半田付け
    時に当該セラミック基板が直接接触しない構造としたこ
    とを特徴とする混成集積回路装置。
  2. （２）緩衝層は、セラミック基板上の回路形成材料であ
    る金属ペースト、抵抗体ペースト、絶縁体ペーストのう
    ち一つを用いたことを特徴とする特許請求の範囲第（１
    ）項記載の混成集積回路装置。
JP61220230A 1986-09-17 1986-09-17 混成集積回路装置 Pending JPS6373652A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61220230A JPS6373652A (ja) 1986-09-17 1986-09-17 混成集積回路装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61220230A JPS6373652A (ja) 1986-09-17 1986-09-17 混成集積回路装置

Publications (1)

Publication Number Publication Date
JPS6373652A true JPS6373652A (ja) 1988-04-04

Family

ID=16747926

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61220230A Pending JPS6373652A (ja) 1986-09-17 1986-09-17 混成集積回路装置

Country Status (1)

Country Link
JP (1) JPS6373652A (ja)

Similar Documents

Publication Publication Date Title
US3495133A (en) Circuit structure including semiconductive chip devices joined to a substrate by solder contacts
US4313262A (en) Molybdenum substrate thick film circuit
JPS6373652A (ja) 混成集積回路装置
JPH07312474A (ja) 電子部品の搭載構造
JPH06244051A (ja) 電子部品の電極構造
JPH02177391A (ja) 厚膜印刷多層配線基板
JP3201118B2 (ja) チップ抵抗器
JPH06260746A (ja) はんだ接続部構造
JPH08222478A (ja) チップ型電子部品
JPH01120886A (ja) セラミツク基板
JPH07142821A (ja) プリント配線板
JP3007086U (ja) 絶縁基板
JPH0258894A (ja) 回路素子の表面実装方法
JPH0724330B2 (ja) 混成集積回路装置
JPS5931091A (ja) 混成集積回路装置
JPS6058697A (ja) セラミック基板の分割方法
JPH02191390A (ja) 構成部品を電気的に絶縁して配置する支持体
JPS6027101A (ja) 多連チツプ抵抗器
JPH098441A (ja) 半導体装置
JPS6387794A (ja) 回路基板のリフロ−半田付用当て具及び半田付方法
EP0670667A1 (en) Direct copper bonded substrates
JPH0350781A (ja) 厚膜混成集積回路
JPH01230264A (ja) Ｌｓｉパッケージ
JPH0520011Y2 (ja)
JPH0546310Y2 (ja)