JPS5931091A - 混成集積回路装置 - Google Patents

混成集積回路装置

Info

Publication number
JPS5931091A
JPS5931091A JP14146182A JP14146182A JPS5931091A JP S5931091 A JPS5931091 A JP S5931091A JP 14146182 A JP14146182 A JP 14146182A JP 14146182 A JP14146182 A JP 14146182A JP S5931091 A JPS5931091 A JP S5931091A
Authority
JP
Japan
Prior art keywords
integrated circuit
ceramic substrate
hybrid integrated
snap
view
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP14146182A
Other languages
English (en)
Inventor
池田 保一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP14146182A priority Critical patent/JPS5931091A/ja
Publication of JPS5931091A publication Critical patent/JPS5931091A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Structure Of Printed Boards (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明は、上部に混成集積回路が構成されたセラミッ
ク基板を放熱板上に固着した、混成集積回路装置に関す
る。
高出力用の混成集積回路装置は、熱放散をよくするため
に、放熱金属板の上にセラミック(一般にはアルミナ)
基板を低融点のはんだで固着している。
従来のこの種の混成集積回路装置は、第1図(A)及び
(B)に基体部の構成を示す平面図及び正面図のように
なっていた。(1)は下面に全面にメタライズ層が施さ
れ、上面にメタライズによる配線パターン(いづれも図
示は略する)が形成されたセラミック基板、(2)は放
熱金属板、(3)はこの放熱金属板上にセラミック基板
(1)を固着した低融点のはんだ層である。
上記従来の装置では、セラミック基板(1)は放熱金属
板(2)とは熱膨張係数が大きく異なっているため、集
積回路の動作時の発熱により、又は外部の機械的衝撃に
よってセラミック基板(1)に割れが発生し、不良品と
なる。発熱による場合、発熱源がセラミック基板(1)
の中心部にあるとすると、その割れは、図示のイ方向に
生じることが多い。このような不良発生の防止処置とし
て、セラミック基板(1)をあらかじめ、複数個の小片
に分割しておくことも考えられるが、これは、部品の点
数が多くなり、組立工数が増すことになり、また、組立
ての自動化が困難になるなどの問題がある。
このような問題に対処する先行技術として、第2図(A
)及び(B)に基体部の構成を平面図及び正面図で示す
ものがある。セラミック基板(4)には製作時に、あら
かじめ、中間部に割れを生じても支障のない個所に、上
面に■字形断面の溝からなるスナップライン(4a)、
(ab)を形成しである。セラミック基板(4)は放熱
金属板(2)上にはんだ属(3)により固着されている
この先行技術のものは、混成集積回路の動作時の発熱や
、外力の作用によってセラミック基板(4)に大きな応
力が生じても、スナップライン(4a)。
(4b罵に応力集中して割れが発生することになり、混
成集積回路に支障がないようにしている。すなわち、回
路構成上、このスナップライン(4a)、(4b)を横
切って電気接続が必要な場合には、あらかじめ、セラミ
ック基板(4)上に各素子を装着するときに、金属線、
金属棒などで接続しである。
しかし、上記先行技術の装置では、セラミック基板の大
きさや形状、穴あけの具合によっては、割れがスナップ
ライン(4a ) 、 (4b )の外の箇所に発生す
ることがあり、割れが100%スナップライン(4a 
)+ (ab)に生じるように逃がされるとは限らない
ことが判明した。すなわち、基板割れは、応力集中の大
きいスルホールや基板端面の切欠き部から発生しやすく
、スナップライン(’aa)、(ab)の方が応力集中
が小さい場合は、スルホールや端面の切欠き部の方が先
に割れを発生することになる。
このように、先行技術の装置は、従来装置を改良してい
るが、完全ではなく、まだ問題を残している。
この発明は、上記先行技術の装置をさらに改良したもの
で、セラミック基板上の中間位置に、割れを誘引するス
ナップラインを形成し、この基板に、スナップライン上
位置に貫通穴、又はスナップライン端位置の端面に切込
み部を設けるか、あるいは、これらの双方を設けること
により、基板割れが生じても確実にスナップラインに沿
って発生するようにし、不良品をなくし、信頼度の高い
混成集積回路装置を提供することを目的としている。
第3図及び第4図はこの発明の一実施例による基体部の
構成を示す平面図及び正面図であり、(2) 。
(3) 、 (4a )、 (ab)は上記第2図の装
置と同一のものであり、説明は略する。セラミック基板
(5)には、製作時に形成されたスナップライン(4a
)、 (4b)上位前に、複数の貫通穴(6)が形成さ
れている。こうして、セラミック基板(5)に集積回路
の動作時の発熱による熱応力や外力が作用したとき、ス
ルホール部(図示は略す)などよりも、スナップライン
(4a)、 (4b)及び貫通穴(6)部に大きな応力
集中が生じ、基板(5)の強度の限界を超えると、スナ
ップライン(4a)、 (4b)部に割れが発生するよ
うにしている。スナップライン(4a)、(4b)に割
れが発生した場合、上記先行技術の装置と同様に、基板
(5)上の混成集積回路に支障をきたさないように1−
ている。
第4図はこの発明の他の実施例による基体部の構成を示
す子図図及び正面図である。セラミック基板(7)には
、スナップライン(4a ) + (4b )端位置の
端面にそれぞれV字状の切込み部(8)を形成しである
。こうして、基板割れがスナップライン(4a ) 。
(4b)部に誘引され、基板(7)の他の部分に基板割
れが生じることのないようにしている。
なお、上記実施例ではスナップライン(4a)、 (4
1))は2条形成したが、必要により増減してもよい。
また、上記実施例では、スナップライン(4a ) 。
(4b)に沿い、貫通穴(6)又は切欠き部(8)を設
けたが、場合により両方とも設けてもよい。
以上のように、この発明によれば、放熱金属板上にろう
付けしたセラミック基板に、あらかじめ、所定方向にス
ナップラインを形成し、このスナップライン上位置に貫
通穴を設けるか、又はスナップライン端位置の端面に切
込み部を設け、あるいは、これらの両方を設けたので、
熱ひずみや外部衝撃でセラミック基板に割れが生じるこ
とがあっても、確実にスナップラインに沿って割れるよ
うになり、集積回路組立工程を複雑化することなく、割
れによる混成集積回路としての致命的破損が回避され、
信頼度を高めることができる。
【図面の簡単な説明】
第1図(A)及び(B)は従来の混成集積回路装置の基
体部の構成を示す平面図及び正面図、第2図(A)及び
(B)は先行技術による基体部の構成を示す平面図及び
正面図、第3図(A)及び(B)はこの発明の一実施例
による基体部の構成を示す平面図及び正面図、第4図(
A)及び(B)はこの発明の他の実施例による基体部の
構成を示す平面図及び正面図である。 2・・放熱金属板、3・・・はんだ層、4a、 4b・
・・スナップライン、5・・セラミック基板、6・・・
貫通穴、7 ・セラミック基板、8・・・切込み部なお
、図中同一符号は同−又は相当部分を示す。 代理人 葛野信 −(外1名) 第1図 第2図

Claims (1)

    【特許請求の範囲】
  1. 放熱金属板上にろう付は固着されたセラミック基板に混
    成集積回路を構成したものにおいて、上記セラミック基
    板には、表面に所定方向にスナップラインを形成し、少
    なくとも、このスナップライン上位置に貫通穴を設ける
    か、スナップライン端位置の端面に切込み部を設けるか
    をし、スナップライン部の応力集中を増大したことを特
    徴とする混成集積回路装置。
JP14146182A 1982-08-12 1982-08-12 混成集積回路装置 Pending JPS5931091A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14146182A JPS5931091A (ja) 1982-08-12 1982-08-12 混成集積回路装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14146182A JPS5931091A (ja) 1982-08-12 1982-08-12 混成集積回路装置

Publications (1)

Publication Number Publication Date
JPS5931091A true JPS5931091A (ja) 1984-02-18

Family

ID=15292420

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14146182A Pending JPS5931091A (ja) 1982-08-12 1982-08-12 混成集積回路装置

Country Status (1)

Country Link
JP (1) JPS5931091A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6112263U (ja) * 1984-06-25 1986-01-24 関西日本電気株式会社 プリント基板
JPS6133461U (ja) * 1984-07-30 1986-02-28 日本電気ホームエレクトロニクス株式会社 集合化プリント配線板
JPS6176987U (ja) * 1984-10-25 1986-05-23
JPS6179558U (ja) * 1984-10-31 1986-05-27

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5568661A (en) * 1978-11-17 1980-05-23 Hitachi Ltd Structure for mounting power transistor

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5568661A (en) * 1978-11-17 1980-05-23 Hitachi Ltd Structure for mounting power transistor

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6112263U (ja) * 1984-06-25 1986-01-24 関西日本電気株式会社 プリント基板
JPS6133461U (ja) * 1984-07-30 1986-02-28 日本電気ホームエレクトロニクス株式会社 集合化プリント配線板
JPS6176987U (ja) * 1984-10-25 1986-05-23
JPS6179558U (ja) * 1984-10-31 1986-05-27

Similar Documents

Publication Publication Date Title
JPS61502294A (ja) 高密度icモジュ−ルアセンブリ
JPH09312357A (ja) 半導体装置
US5043796A (en) Isolating multiple device mount with stress relief
KR100719384B1 (ko) 얇은 프로파일의 상호연결 구조 및 연결 방법
JPH0777246B2 (ja) セラミックス回路基板
US6893890B2 (en) Method of producing a light-emitting diode
US4862247A (en) Contact joint for semiconductor chip carriers
KR950014677B1 (ko) Ic 실장장치
US4531285A (en) Method for interconnecting close lead center integrated circuit packages to boards
JP2001326429A (ja) プリント配線基板
US5790386A (en) High I/O density MLC flat pack electronic component
JPS61138476A (ja) ターミナルアセンブリ
JP2002231761A (ja) 電子部品実装体および電子部品
JPS60160641A (ja) リ−ドレスパツケ−ジicの基板実装方法
JPH0219978B2 (ja)
JPS62281453A (ja) チツプキヤリアモジユ−ル
JPS61253826A (ja) 半導体装置およびその製造方法
JPS6024093A (ja) セラミツク配線基板の製造法
WO2025110020A1 (ja) 回路基板、及び実装基板の製造方法
JPH04206675A (ja) ヒートシンク付きプリント配線板
JP2022086084A (ja) 電子回路装置の製造方法
JP2005093559A (ja) 半導体パッケージ及びその製造方法
JPH04225296A (ja) 銅回路付きセラミックス基板
JPH04333275A (ja) Vlsi用リードフレーム
JPH10209207A (ja) チップの実装方法