JPS6376378A - 電界効果型トランジスタ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、有機半導体を用いた電界効果型トランジス
タ（以下、ＦＥＴ素子と略称する）に関するものである
。

〔従来の技術〕

π−共役系高分子は化学構造の骨格が共役二重結合や共
役三重結合から成っており、π−電子軌道の重なりによ
って形成される価電子帯と伝導帯およびこれを隔てる禁
制帯から成るバンド構造を有しているものと考えられて
いる。禁制帯幅は材料によって異なるが、殆どのπ−共
役系高分子では１．５〜４ｅＶの範囲にある。このため
にπ−共役系高分子は、それ自身では絶縁体である。し
かし、化学的方法、電気化学的方法、物理的方法等によ
って価電子帯から重子を抜き去ったり（酸化）。

または、伝導帯に電子を注入（還元）すること（以下、
ドーピングという）によって電荷を運ぶキャリヤー（担
体）が生じるものと簡単には説明されている。この結果
、ドーピングの量を制御することによって、電導度は絶
縁体領域から金属領域の幅広い範囲にわたって変えるこ
とが可能である。ドーピングが酸化反応の時に得られる
高分子はｐ型、還元反応の場合にはｎ型になる。これは
無機半導体における不純物添加の場合に似ている。

このためにπ−共役系高分子を半導体材料として用いた
半導体素子を作製することができる。

具体的には、ポリアセチレンを用いたショットキー型接
合素子ｆジャーナル　オブ　アプライドフイジクス（Ｊ
、　Ａｐｐｌ、　Ｐｈｙｓ、）第６２巻、第３６９頁。

１９８１年刊行、特開昭５６−１４７４８６号公報等）
、ポリピロール系共役系高分子を用いたショットキー型
接合素子（特開昭５９−６８７６０号公報等）が知られ
ている。また、無機半導体であるｎ−Ｃｄ５とｐ型ポリ
アセチレンとを組み合わせたヘテロ接合素子が報告され
ているり、　Ａｐｐｌ、　Ｐｈｙｓ、第５１巻、第４２
５２頁、１９８０年刊行）。π−共役系高分子同志を組
み合わせた接合素子としては、ｐ型およびｎ型ポリアセ
チレンを用いたｐｎホモ接合素子が知られている（アプ
ライド　フィジクス　レターズ（Ａｐｐｌ、　Ｐｈｙｓ
、　Ｌｅｔｔ、　）第３８巻、第１８頁、１９７８年刊
行）。また、ポリアセチレンとポリ（Ｎ−メチルピロー
ル）からなるヘテロ接合素子が報告されている（　Ｊ、
Ａｐｐｌ、　Ｐｈｙｓ、第５８巻、第１２７９頁。

１９８６年刊行）。

一方、π−共役系高分子を半導体層として用いたＦＥＴ
素子としてはポリアセチレン（Ｊ、Ａｐｐｌ。

第５４巻、第３２５６頁、１９８８年刊行）、ポリ（Ｎ
−メチルピロール）（ポリマー　プリプリンッジャパン
（Ｐｏｌｙｍｅｒ　Ｐｒｅｐｒｉｎｔｓ、　Ｊａｐａｎ
）　、第３４巻第４号第９１７頁、１９８５年刊行）お
よびポリチオフェン（ポリマー　ブリプリンッ　ジャパ
ン（Ｐｏｌｙｍｅｒ　Ｐｒｅｐｒｉｎｔｓ、　Ｊａｐａ
ｎ）第３５巻第３号第６０９頁、１９８６年刊行）を用
いたものが知られている。

第６図は、従来のポリアセチレンを用いたＦＥＴ素子の
断面図である。

図において、（１）は基板となるガラス、（２）はゲー
ト電極となるアルミニウム膜、（３）は絶縁薄膜となる
プリシロキサン膜、（４）は半導体層として働くポリア
セチレン膜（厚さ：約２９０ＯＡ　）　、　（５）およ
び（６）はそれぞれソース電極とドレイン電極となる金
膜である。

次に動作について説明する。ソース電極（５）とドレイ
ン電極（６）の間に電圧をかけるとポリアセチレン膜（
４）を通してソース電極（５）とドレイン電極（６）間
に電流が流れる。このとき、ガラス基板（１）上に設け
られかつ絶縁薄膜（３）によりポリアセチレン膜（４）
と隔てられたゲート電極（２）に電圧を印加すると電界
効果によってポリアセチレン膜（４）の電導度を変える
ことができ、したがってソース・ドレイン間の電流を第
６図に示すように制御することができる。（Ｊ、　Ａｐ
ｐｌ、　Ｐｈｙｓ、、第５４巻、第３２５５頁、１９８
８年刊行）第６図は従来のＦＥＴ素子のゲート電圧ｏｖ
、−ａｖおよびａｖにおけるソース・ドレイン間電圧間
によるソース・ドレイン間電流（μＡ）変化を示す特性
図であり、図において、（１）　、　！２）および（３
）は、各々ゲート電圧−ａｖ、　ｏｖ、および８ｖにお
ける上記特性で、横軸はソース・ドレイン間電圧（至）
、縦軸はソース・ドレイン間電流（μＡ）である。この
変化は絶縁薄膜（３）に近接するポリアセチレン膜（４
）内の空乏層の幅がゲート電極（２）に印加する電圧に
よって変化し実効的なホール（正孔）のチャネル断面積
が変化するためと考えられている。しかし、このＦＥＴ
素子では、素子特性上の問題よりも、ポリアセチレン自
身が空気中で酸素および水分によって急激に劣化するた
めに、素子自身の安定性が極めて乏しいのが実状である
。

第７図は、ポリ（Ｎ−メチルピロール）またはポリチオ
フェンを半導体層とするＦＥＴ素子の断面図を示す。図
において、（３）は絶縁薄膜となる酸化シリコン、（４
）は半導体層として働くポリ（Ｎ−メチルピロール）膜
またはポリチオフェン膜、（５）および（６）は、それ
ぞれソース電極とドレイン電極となる金膜、（７）は基
板兼ゲート電極となるｐ型シリコンである。この場合に
おいても半導体層（４）を通してソース電極（５）とド
レイン電極（６）の間に流れる電流（電導塵）をゲート
電極に印加する電圧で制御できる。

第３図はポリマー　ブリプリンッ　ジャパン（Ｐｏｌｙ
ｍｅｒ　Ｐｒｅｐｒｉｎｔｓ、　Ｊａｐａｎ第３５巻第
３号第６０９頁、１９８６年刊行）に示されている従来
の、半導体層にポリチオフェンを用いたＦＥＴ素子の、
ゲート電圧−５０，−４０，−８０，−２０，−１０オ
よびＯｖにおけるソース・ドレイン間電圧（ト）による
ソース・ドレイン間電流（ｍＡ）変化を示す特性図であ
り、（３）ないしく８）は、各ゲート電圧−５０Ｖ、−
４０Ｖ、−８０Ｖ。

−２０Ｖ、−１０Ｖ、　ＧＶにおける特性で、横軸はソ
ース・Ｆｌ／イン間電圧（至）、縦軸はソース・ドレイ
ン間電流（ｍＡ）である。

〔発明が解決しようとする問題点〕

しかしながら、これらポリアセチレン、ポリ（Ｎ−メチ
ルピロール）およびポリチオフェンを半導体層として用
いたＦＥＴ素子ではソース・ドレイン間の電導塵をゲー
トから印加する電圧によってそれ程大きく変えることは
できず、実用上の観点から、特性の改善が求められてい
た。特に、ゲート電圧がＯｖの時にソース・ドレイン間
電流がソース・ドレイン間電圧の増加と共に増えるとい
った、いわゆるリーフ電流が、これら素子をスイッチン
グ素子として用いる場合には、特に問題となっていた。

すなわち、ゲート電圧を印加した時と、ＯＶの間でのソ
ース・ドレイン間電流の比（スイッチング比）が低くな
り実用上は大きな問題となっていた。

この発明はかかる問題点を解決するためになされたもの
で、安定に作動し、リーク電流を少なくすることができ
、それによりゲート電圧によってソース・ドレイン間電
流を大幅に変えることができる電界効果型トランジスタ
を得ることを目的とする。

〔問題点を解決するための手段〕

この発明の電界効果型トランジスタは、ソース電極とド
レイン電極間の電流通路である半導体層の電導塵を絶縁
薄膜を介してゲート電圧によって制御するものにおいて
、上記半導体層が、π−共役系高分子から成る厚さ１０
００Å以下の有機薄膜であることを特徴とするものであ
る。

〔作用〕

トランジスター動作で必要な箇所は、ソースとドレイン
電極間で、しかも、ゲート絶縁膜近傍の半導体層だけで
あり残りの半導体層は単なる抵抗体として作用している
だけと考えられる。その結果、ゲート電圧によって制御
できる電流に上乗せして、絶えず上記抵抗体を通しての
漏れ電流が流れてしまう。そこでこの発明では、トラン
ジスター動作として余分な部分を半導体層全体の膜厚を
薄くすることによって除去しようとする。

〔実施例〕

第１図に、この発明の一実施例のＦＥＴ素子の断面図を
示す。図中、（１）は基板であり、（２）は基板（１）
上に設けられたゲート［極として働く金属膜、（３）は
絶縁薄膜、（４）は半導体層として働く厚さ１０００八
以下のπ−共役系高分子から成る有機薄膜、（５）およ
び（６）はそれぞれソースおよびドレイン電極として作
用する金属膜である。

ここでこの発明に用いる材料としては以下に述べるもの
がある。

基板（１）は絶縁性の材料であればいずれも使用可能で
あり、具体的には、ガラス、アルミナ焼結体やポリイミ
ドフィルム、ポリエステルフィルムなどの各種絶縁性プ
ラスチック等が使用可能である。

ゲート電極として働く金属膜（２）およびソースとドレ
インとして働く金属膜（５）　、　（６）としては金、
白金。

クロム、パラジウム、アルミニウム、イソジウムなどの
金属や、錫酸化イソジウム、イソジウム・錫酸化物（Ｉ
ＴＯ）等が用いるのが一般的であるが。

勿論これらの材料に限られる訳ではなく、また、これら
の材料を２種以上用いてゲート電極として使用しても差
し支えない。ここで金属膜を設ける方法としては、蒸着
、スパツコリング、めっき。

ＣＶＤ成長等の方法がある。

第１図に示すこの発明の一実施例のＦＥＴ素子において
は、ｐ型シリコンやｎ型シリコンをゲート電極（２）と
基板（１）を兼ねて用いることができる。

この場合には、基板（１）を省略することができる。

また、この場合にはｐ型シリコンやｎ型シリコンの体積
固有抵抗率は半導体層として用いるπ−共役系高分子の
それよりも小さい事が実用上好ましい。更に、ゲー）［
極として導電性の有機系高分子を用いても差し支えない
。また使用目的に応じゲート電極（２）と基板（１）を
兼ね、ステンレス板、銅板等の金属板を用いることも可
能である。

また絶縁薄膜（３）としては絶縁性のものであれば、無
機、有機のいずれの材料でも使用可能であり、一般的に
は酸化シリコン（ＳｉＯｒ）、窒化シリコン。

酸化アルミニウム、ポリエチレン、ポリビニルカルバゾ
ール、ポリフェニレンスルフィド、ポリパラキシレンな
どが用いられる。これら絶縁膜の作製方法としてはＣＶ
Ｄ法、プラズマＣＶＤ法、蒸着法、スピンコーティング
法、クラスターイオンビーム蒸着法等があるがいずれも
使用可能である。

更に、ＬＢ単分子累積法も用いることができる。

また、ｐ型シリコンやｎ型シリコンをゲート電極（２）
と基板（１）を兼ねて用いる場合には、絶縁薄膜（３）
としてはシリコンの熱酸化法等によって得られる酸化シ
リコン膜が好んで用いられる。

この発明で使用するπ−共役系高分子は、π−共役系高
分子ならばいずれも使用可能であり、具体的にはポリピ
ロール、ポリ（Ｎ−置換ピロール）。

ぼり（２，４−二置換ピロール）、ポリチオフェン、ポ
リ（３−置換チオフェン）、ポリ（８，４−二置換チオ
フェン）、ポリアニリン、ポリアズレン、ポリピレン、
ポリカルバゾール、ポリ（Ｎ−ｎ換カルバゾール）、ポ
リセレノフェン、ポリフラン、ポリベンゾチオフェン、
ポリ（フェニレンビニレン）、ポリベンゾフラン、ポリ
（ハラフェニレン）、ポリインドール、ポリイソチオフ
ェン、ポリピリダジン、ポリジアセチレン類、グラファ
イト高分子類等が挙げられるが、勿論これらに限られる
ものではない。しかし、ＦＥＴの特性、成膜性および合
成の容易さから複素五員環を有するπ−共役系高分子が
好んで用いられるが、その中でも一般式 （式中、ＸはＳおよび０原子の内の一種、Ｒ１およびＲ
２は−Ｈ、−ＣＨ，、−０ＣＲ，、−Ｃ２Ｈ，および−
０Ｃ２Ｈ５基の内の一種、ｎは整数である）で示される
もの、および一般式 （式中、ＲＩおよびＲ２は−Ｈ、−ＣＨ，、−０ＣＲ，
、−Ｃ２Ｈ。

および−ＱＣ２Ｈ，基の内の一種、Ｒ３は−Ｈ，−ＣＨ
３゜一種、ｎは整数である。）で示されるものが特に好
まれ、更にポリチオフェンおよびポリ（８−メチルオフ
エン）が実用上の観点から多用される。

尚、これらπ−共役系高分子はＦＥＴ素子の安定性およ
び特性の観点から極めて優れた材料である。

これらπ−共役系高分子から成る有機薄膜の作製方法と
しては、通常の高分子合成法で得られるπ−共役系高分
子を、スピンコーティング、蒸着法。

ディッピング法等で設けるものや、あらかじめ触媒を塗
布したところにモノマーガスを導入して得る方法やＣＶ
Ｄ法、光ＣＶＤ法、更に化学酸化重合法や電気化学的重
合法等があるが、勿論これらに限られるものではない。

又、モノマーを水またはグリセリン等のサブフェイズ上
に展開させて単分子膜や累積膜とし、基板上に堆積させ
るＬＢ法を用いることもできる。この時には、基板上に
堆積させる前に重合させる方法や、堆積後重合させる方
法によりπ−共役系高分子から成る有機薄膜を得ること
ができる。しかし、成膜性、作製の容易さ等の観点から
電気化学的重合法が好んで用いられる。

π−共役系高分子は、ドーピング処理を施さなくても、
電導度は低いものの一般的にはｐ型の半導体としての性
質は有している。しかし、ＦＥＴ素子の特性の向上のた
めに、しばしばドーピング処理が行われる。このドーピ
ングの方法としては化学的方法と物理的方法がある（工
業材料、第３４巻、第４号、第５５頁、　１９８６年刊
行）。前者には（１）気相からのドーピング、 （ｉｆ）液相からのドーピング。

（１）［気化学的ドーピング、および 噌光開始ドーピング 等の方法があり、後者ではイオン注入法があり、いずれ
も使用可能である。しかし、操作性、およびドーピング
量の制御性の観点から電気化学的ドーピング法が好んで
用いられる。しかも、電気化学的ドーピングでは、π−
共役系高分子が電気化学的重合法によって得られる場合
には、重合後、同じ装置でドーピング量をコントロール
することができるという利点を有する。

例えば電解重合法で上記厚さｘｏｏｏＸ以下のπ−共役
系高分子から成る有機薄膜を形成するには、上記π−共
役系高分子に相当するモノマーおよび支持電解質を有機
溶媒または水、または水と有機溶媒との混合溶媒に溶か
し反応溶液とし、上記第１図のこの発明の一実鹿例のＦ
ＥＴ素子の作製ではソース電極（５）およびドレイン電
極（６）の少なくとも片方を作用電極とし、例えば白金
などの対極との間に電流を通じて重合反応を起こさせて
作用電極上およびその近傍上に所望のπ−共役系高分子
を析出させ、ソース電極（５）およびドレイン電極（６
）間をπ−共役系高分子でつなぎ、析出したπ−共役系
高分子から成る有機薄膜をよく洗浄した後、乾燥すると
いう方法を用いる。電気化学的重合法によってπ−共役
系高分子から成る有機薄膜の膜厚を制御するには、合成
時に流す全クーロン量を制御する事によって比較的容易
に達成できる。π−共役系高分子から成る有機薄膜を電
気化学的重合法で得る時には、その殆どが酸化重合であ
るために支持電解質のアニオンがドーピングされている
ので、ＦＥＴ素子として浸れた特性を得る目的で、ドー
ピング量の調整を行っても良く、場合によっては、殆ど
脱ドーピングする場合もある。電気化学的重合法で得ら
れるポリチオフェン、およびポリ（８−メチルチオフェ
ン）の厚さ１０００λ以下の膜は特にＦＥＴ素子の半導
体層としての特性が優れているので、この合成法が好ん
で用いられる。

なお、上記のようにして得られるこの発明の実施例に係
わる半導体層は１ｏｏｏＡ以下でなければならない。即
ち１００　ＧＡ以上ではＦＥＴ素子の特性が低下するた
め良くない。

さて、電気化学的重合法で用いられる有機溶媒としては
、支持９解質および上記モノマーを溶解させるものなら
何でもよく、例えばアセトニトリル、ニトロベンゼン、
ベンゾニトリル、ニトロメタン、Ｎ、Ｎ−ジメチルホル
ムアミド（ＤＭＦ）ジメチルスルホキシド（ＤＭＳＯ）
　、ジクロロメタン。

テトラヒドロフラン、エチルアルコールおよびメチルア
ルコール水等の極性溶媒が単独又は２皿以上の混合溶媒
として用いられる。支持電解質としては酸化電位および
還元電位が高く、電解重合時にそれ自身が酸化又は還元
反応を受けず、かつ溶媒中に溶解させることによって溶
液に電導性を付与することの物質であり、例えば、過塩
素酸テトラアルキルアンモニウム塩、テトラアルキルア
ンモニウムテトラフルオロボレート塩、テトラアルキル
アンモニウムへキサフルオロホスフェート塩。

テトラアルキルアンモニウムパラトルエンスルホネート
塩および水酸化ナトリウム等が用いられるが、勿論２種
以上を併用しても構わない。

以上は、この発明の一実施例である第１図のＦＥＴ素子
において、π−共役系高分子から成る有機薄膜を電気化
学的重合法にて作製する場合について説明したが、ＦＥ
Ｔ素子の構造によっては、電気化学的型合法以外の他の
成膜法を用いてＦＥＴ素子を作製する方が良い場合もあ
る。このようにして得られるこの発明の一実施例のＦＥ
Ｔ素子はスイッチング素子や大面積液晶表示素子の駆動
回路として有用である。

以下、実施例によりこの発明の詳細な説明するが、勿論
、この発明はこれらの実施例に限定されるものではない
。

実施例１ ６Ｓ／ｃ！ｒＬなる電導度を有する厚さ８８０μｍ　の
ｎ型シリコン板（３，０ｃｒｎｘ　８．０ｃＩｒＬ）の
両面に熱酸化法で８０００Ａ厚の酸化シリコン膜を設け
た。次に、片面にポジ型レジストを用いて、ソース電極
とドレイン電極となるべきパターン（各有効面積０．２
ｔｌ’１ＦＬＸ０．４ａ；チャネルとなるべきギャップ
：５μｍ）を描き、その後、真空蒸着法にてクロム膜を
２０ＯＡ設け。

更にその上に金膜３００Ａ設けた後、レジストを除去し
てソース電極とドレイン電極を形成した。このソース電
極とドレイン電極に銀ペーストでリードをとり、接点部
をエポキシ樹脂にて固定した。

ｒ５ｒｎｌのアセトニトリル中に２．２′−ジチオフェ
ン（０，１５，Ｆ）、過塩素酸テトラエテルアンモニウ
ム（ｏ、ｓｓｉを溶解させ、これを反応溶液とした。

上記、シリコン板上のソース電極およびドレイン電極を
作用電極とし、対極として白金板（１ｆｆｉＸ　２（ｍ
）を用い、参照電極として５ＥＣ（飽和カロメルｔ　極
）を使用し、反応溶液中にこれらを浸した。窒素ガス雰
囲気下で作用電極を陽極として対極との間に一定電流Ｃ
１ｏｏμＡ／ｍ　）を８分間流し、作用電極上、すなわ
ち、ソース電極およびドレイン電極上と両電極間の酸化
シリコン上を完全に約５０ＯＡ厚のポリチオフェン薄膜
で被覆した。

次に、作用電極の電位をポテンショスタットで、ＳＥＣ
に対して＋〇、４ｖに４時間設定して、ｐ型ドーピング
状態にあるポリチオフェンを電気化学的に脱ドーピング
を行なった後、アセトニトリルで２度洗浄後、減圧下で
乾燥し、これを試料ｌとする。

このようにして設けたポリチオフェンが被覆していない
シリコン板の他面の酸化シリコンを紙ヤスリで一部（０
，５Ｃｎｔ）除去し、インジウム−ガリウムでｎ型シリ
コンとオーム性接触をとり、ここからリードをとり出し
エポキシ樹脂で接点部固定し、このリード線を通じ、ｎ
型シリコンがゲート電極として作用するようにした。

以上のようにして第１図に示した構造のこの発明の一実
施例のＦＥＴ素子を試作した。この実施例では第１図中
（１）と（２）がｎ型シリコンで構成され、基板兼ゲー
ト電極であり、（３）が絶縁薄膜として働く酸化シリコ
ン、（４）が半導体層であるポリチオフェン膜、（５ン
および（６）がそれぞれ金膜により被覆されたクロム膜
から成るソースｔｇ極とドレイン電極である。

実施例２ 実施例１と同様に膜厚約６００λのポリチオフェン膜を
作製した後に、作用電極の電位をポテンショスタットで
ＳＣＨに対してＯＶに４時間設定してｐ型ドーピング状
態にあるポリチオフェンを電気化学的に脱ドーピングを
行った後、アセトニトリルで２度洗浄後、減圧下で乾燥
しこれを試料２とする。

比較例１ ポリチオフェンを合成する際に、一定電流（１００μＡ
Ａガ）を８分間流し、ポリチオフェン膜の膜厚を約１４
０ＯＡにした以外は実施例１と同様の方法でＦＥＴ素子
を作製しこれを比較試料１とする。

比較例２ ポリチオフェンを合成する際に、一定電流（１００μＡ
／７）を１０分間流し、ポリチオフェン膜の膜厚を約１
８０ＯＡにした以外は実施例２と同様の方法でＦＥＴ素
子を作製しこれを比較試料２とする。

第２図は、この発明と従来とを比較するためのソース・
ドレイン間電圧−５０Ｖにおけるゲート１圧（至）によ
るソース・ドレイン間電流（至）変化を示す特性図であ
る。図中、横軸はゲート電圧閉を、縦軸はソース・ドレ
イン間電流囚を表わす。図中、（ＩＩ−１）　は上記試
料２の特性、（ｌｌ−２＞は比較試料２の特性である。

第２図から明らかなように、半導体層であるがリチオフ
ェンの膜厚が約５００＾である試料２においては、ゲー
ト電圧がＯｖの時に流れるソース・ドレイン間電流（リ
ーク電流）は膜厚が約１４００′Ａであるポリチオフェ
ン膜を有する比較試料２に比べ大幅に減少している。そ
の結果、ゲート電圧によって変調できるソース・ドレイ
ン間電流も約８桁と大きく変化させることができた。

第３図（ａ）および（ｂ）は、各々上記試料１および比
較試料１のソース・ドレイン間電圧によるソース・ドレ
イン間電流変化を示す特性図である。図中、（９）ない
し側は各々試料ｌを用いて、ゲート電圧−６０Ｖ、　−
５０Ｖ、−４０Ｖ、−８０Ｖ、　−２０Ｖ、　−１０Ｖ
　（７）時の特性、αＱないしく財）は各々比較試料１
を用いて、ゲート電圧−５０Ｖ、−４０Ｖ％−［）Ｖ、
−２０Ｖ、−１０Ｖ（７）時の特性である。図において
、横軸はソース・ドレイン間電圧、縦軸はソース・ドレ
イン間電流である。

第４図は、この発明と従来とを比較するためのソース・
ドレイン間電圧が一８０ｖの時のゲート電によるソース
・ドレイン間電流変化を示す特性図である。図中（１−
１’）は試料１の特性、（Ｉ−２）は比較試料１の特性
であり、横軸はソース・ドレイン間電圧（至）、縦軸は
ソース・ドレイン間電流囚である。

上記第３図および第４図から明らかなように、半導体層
として約５０ＯＡ厚のポリチオフェンを有する試料１で
は、約１８０ＯＡ厚のポリチオフェンを半導体層に有す
る比較試料１に比べて大幅にリーク電流を減少させ、か
つまた、ゲート電圧の変化によってソース・ドレイン間
電流を変化させることができた。

また、実施例１および２で得た試料は空気中に１ケ月放
置後も安定に作動した。

〔発明の効果〕

以上説明したとおり、この発明はソース電極とドレイン
電極間の電流通路である半導体層の電導度を絶縁薄膜を
介してゲート電圧によって制御するものにおいて、上記
半導体層が、π−共役系高分子から成る厚さ１０００Å
以下の有機薄膜であることを特徴とするものを用いるこ
とにより、安定に作動し、リーク電流を少なくすること
ができ、それによりゲート電圧によってソース・ドレイ
ン間電流を大幅に変えることができる電界効果型トラン
ジスタを得ることができる。

【図面の簡単な説明】 第１図はこの発明の一実施例のＦＥＴ素子の断面図、第
２図および第４図はこの発明と従来を比較するためのゲ
ート電圧（７）によるソース・ドレイン間ＹＵ流（３）
変可を示す特性図、第３図（ａ）および（ｂ）は各々こ
の発明の一実施例のＦＥＴ素子および比較試料のソース
・ドレイン間電圧によるソース・ドレイン間電流変化を
示す特性図、第５図は従来のＦＥＴ素子の断面図、第６
図は従来のＦＥＴ素子のソース・ドレイン間電圧による
ソース・ドレイン間電流変化を示す特性図、第７図は従
来のＦＥＴ素子の断面図、第３図は、従来のＦＥＴ素子
のソース・ドレイン間ＳｉＪ圧によるソース・ドレイン
間電流変化を示す特性図である。 図において、（２）はゲート［極、（３）は絶縁簿膜、
（４）は半導体層、（５）はソース電極、（６）はドレ
イン電極である。 なお、各図中同一符号は同−又は相当部分を示す。

Claims (7)

【特許請求の範囲】
1. （１）ソース電極とドレイン電極間の電流通路である半
   導体層の電導度を絶縁薄膜を介してゲート電圧によつて
   制御するものにおいて、上記半導体層が、π−共役系高
   分子から成る厚さ１０００Å以下の有機薄膜であること
   を特徴とする電界効果型トランジスタ。
2. （２）π−共役系高分子が複素五員環を有する特許請求
   の範囲第１項記載の電界効果型トランジスタ。
3. （３）複素五員環を有するπ−共役系高分子が、一般式 ▲数式、化学式、表等があります▼ （式中、ＸはＳおよびＯ原子の内の一種、Ｒ＿１および
   Ｒ＿２は−Ｈ、−ＣＨ、−ＯＣＨ、−Ｃ＿２Ｈ＿５およ
   び−ＯＣ＿２Ｈ＿５基の内の一種、ｎは整数で示される
   ものである特許請求の範囲第２項記載の電界型トランジ
   スタ。
4. （４）複素五員環を有するπ−共役系高分子が一般式 ▲数式、化学式、表等があります▼ （式中、Ｒ＿１およびＲ＿２は−Ｈ、−ＣＨ＿■、−Ｏ
   ＣＨ＿■、−Ｃ＿２Ｈ＿５および−ＯＣ＿２Ｈ＿５基の
   内の一種、Ｒ＿■は−Ｈ、−ＣＨ＿■、−Ｃ＿２Ｈ＿５
   、−Ｃ＿■Ｈ＿７、▲数式、化学式、表等があります▼
   および▲数式、化学式、表等があります▼基の内の一種
   、ｎは整数） で示されるものである特許請求の範囲第２項記載の電界
   効果型トランジスタ。
5. （５）複素五員環を有するπ−共役系高分子がポリチオ
   フェンである特許請求の範囲第３項記載の電界効果型ト
   ランジスタ。
6. （６）複素五員環を有するπ−共役系高分子がポリ（３
   −メチルチオフェン）である特許請求の範囲第３項記載
   の電界効果型トランジスタ。
7. （７）有機薄膜を電気化学的重合法によつて得る特許請
   求の範囲第１項ないし第６項の何れかに記載の電界効果
   型トランジスタ。