JPS6376584A - オ−トチユ−ニング方式 - Google Patents

オ−トチユ−ニング方式

Info

Publication number
JPS6376584A
JPS6376584A JP22134486A JP22134486A JPS6376584A JP S6376584 A JPS6376584 A JP S6376584A JP 22134486 A JP22134486 A JP 22134486A JP 22134486 A JP22134486 A JP 22134486A JP S6376584 A JPS6376584 A JP S6376584A
Authority
JP
Japan
Prior art keywords
signal
circuit
tuning
aft
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP22134486A
Other languages
English (en)
Inventor
Masao Kawamura
川村 昌男
Rei Ishikawa
玲 石川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Priority to JP22134486A priority Critical patent/JPS6376584A/ja
Publication of JPS6376584A publication Critical patent/JPS6376584A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [発明の技術分野] 本発明は、テレビジョン受像機におけるオートチューニ
ング方式に関する。
[従来技術とその問題点] 従来、テレビジョン受像機におけるオートチューニング
方式は、第8図に示す受信判断回路で作成したAFT−
H信号、AFT−L信号により受信判定を行ない、その
受信判定信号に従ってチューニング制御を行なっている
。すなわち、第8図に示すようにVCC電源(−)とG
ND (+)との間の電圧を直列接続した抵抗1.2.
3により分圧し、抵抗1.2間の分圧電圧をコンパレー
タ4の一端子に基準電圧として入力し、抵抗2.3間の
分圧電圧をコンパレータ5の子端子に基準電圧として入
力している。また、上記抵抗2に対してアナログスイッ
チ6を並列に接続し、スイッチ制御信号φthによりア
ナログスイッチ6をオン/オフ制御し、コンパレータ4
.5へ供給する基準電圧のレベル制御を行なっている。
そして、コンパレータ4の子端子及びコンパレータ5の
一端子にAFT検波回路から送られてくるAFT信号が
入力され、コンパレータ4.5の出力信号がアンド回路
7.8の一方の入力端にそれぞれ入力される。また、上
記アンド回路7.8の他方の入力端に水平同期検出信号
SIが入力される。そして、アンド回路7からAFT−
H信号が取出され、アンド回路8からAFT−L信号が
取出される。
上記の構成において、チューニングキー例えばダウンキ
ーが操作されると、チューニング電圧を強制的に32ス
テップ分下げてチャンネル抜けを行ない、AFT−Lが
“H”レベルになるまで高速ダウンする。AFT−L信
号が“H″レベルなると、次にAFT−H信号が“H”
レベルになるまで高速ダウンを続け、AFT−H信号が
“H″レベルなると、スイッチ制御信号φthを“H“
レベルにして基準電圧を1 / 2 V c cにする
。これと同時に12ステップ分チューニング電圧を上げ
てステップバックさせる。次いでAFT−L信号が“H
″レベルなるまで低速アップし、AFT−L信号が“H
″レベルなった時点でアップ動作を停止してチューニン
グ動作を終了する。
また、アップチューニングの場合も同様にして行なわれ
る。
上記のようにしてチューニング動作が行なわれるが、従
来ではチューニングキーが操作された際にチューニング
電圧を強制的に32ステップ分ずらすことによりチャン
ネル抜けを行なっている。
このためチャンネルを正確に抜けることができない場合
がある。
[発明の目的] 本発明は上記事情に鑑みてなされたもので、チューニン
グキーが操作されると、チャンネルを正確に抜けて、確
実にチューニング動作を行ない得るオートチューニング
方式を提供することを目的とする。
[発明の要点] 本発明は、チューニングキーが操作された場合に、水平
同期検出信号の有無によりチャンネル抜けを判断し、チ
ャンネルとチャンネルの間でチューニングキーが操作さ
れた場合でも、チューニング動作を確実に行ない得るよ
うにしたものである。
[発明の実施例] 以下、図面を参照して本発明の一実施例を説明する。第
1図は、本発明を電圧ンンセサイザ方式に実施した場合
の例を示したものである。同図において11はチューナ
て、UHF選択端子BU、VHF選択端子BV、共通端
子BMを備え、これらの端子に受信ハント切換え用の切
換えスイッチ12を接続している。このバンド切換えス
イッチ12は、例えばスライドスイッチを用いて構成し
ており、固定接点a、bをチューナ11の端子BU。
BVに接続し、可動接点Cを共通端子B Mに接続する
。このチューナ11の共通端子B Mには、例えば+4
.3Vの電圧か出力されている。この共通端子BMに出
力される電圧は、バンド切換えスイッチ12の接点c、
aを介してチューニング制御回路13及びチューニング
電圧発生回路14へUHF/VHF切換え信号として送
られる。上記チューニング制御回路13には、チューニ
ングアップあるいはチューニングダウンのキー操作によ
るアップ/ダウン信号が入力されると共に、中間周波増
幅回路15からAFT信号及びコンポジット信号C−8
YNCが与えられる。そして、上記チューニング制御回
路13は、キー操作信号が入力されると、アップキー、
ダウンキーに応じてTU端子より、例えばUHF選択時
に15ビツト、VHF選択時に14ビツトの分解能を有
するPWM(パルス幅変調)信号を出力し、また、VL
端子からはUHF選択時に“H” 、VHF選択時には
LOWバンド側で“L″、HIGHバンド側で“H′の
信号をチューニング電圧発生回路14へ出力する。この
チューニング電圧発生回路14は、チューニング制御回
路13のTU端子からの信号に応してチューニング電圧
BTを、また、VL端子からの信号に応してバンド切換
え信号BSをチューナ11・\出力する。
チューナ11は、バンド切換え信号B55BU。
BVと、チューニング電圧BTに応じて選局動作を行な
い、テレビ受信信号を中間周波信号IFに変換して中間
周波増幅回路15へ出力する。この中間周波増幅回路1
5は、この上記中間周波信号IFを増幅して映像検波回
路(図示せず)へ出力すると共に、中間周波信号IFを
AFT検波して得たAFT信号及びコンポジット信号C
−5YNCを上記したようにチューニング制御回路13
へ出力する。
次に上記チューニング制御回路13の詳細を第2図によ
り説明する。第2図において21はキー制御回路で、こ
のキー制御回路21にはチューニングキーの操作に伴う
信号チューニングアップ信号UP。
チューニングダウン信号DOWNが人力されると共に、
前記バンド切換えスイッチ12からのUHF/VHFの
バンドを切換えるバンド切換え信号U/Vが入力される
。また、このキー制御回路21には、タイミング信号φ
Tl、及び水平同期検出信号SIとチャンネルオン信号
ONが入力される。
このキー制御回路21からは、上記入力信号に応じてア
ップ信号UP、キー操作信号KeySUHF/VHF切
換え信号U/Vが出力されるもので、アップ信号UPは
デコード回路22へ送られ、キー操作信号K e yは
、ナンド回路23を介してフリップフロップ24の入力
端子■に人力されると共にフロー制御カウンタ25のリ
セット端子Rに入力され、更にUHF/VHF切換え信
号U/Vは比較用カウンタ26及び比較回路27へ送ら
れる。上記キー制御回路21は、チューニングのアップ
/ダウンキーが操作された際に、水平同期検出信号SI
と、チャンネルオン信号ONに応じてキー操作信号Ke
yを出力するもので、第3図に示すように構成されてい
る。すなわち、チューニングのアップ/ダウンキーの操
作信号は、ノア回路211を介してフリップフロップ2
12のリセット端子Rに入力される。また、外部入力さ
れる水平同期検出信号Slはフリップフロップ213の
データ入力端子I及びノア回路214に入力されると共
にナンド回路215を介してノア回路211に入力され
る。チャンネルオン信号ONが、フリップフロップ21
6にタイミング信号φT1に同期して読込まれ、X端子
より出力された信号が上記ナンド回路215のもう一方
に入力される。上記フリップフロップ213は、水平同
期検出信号SlをタイミングT1に同期して読込み、X
端子よりノア回路214を介してフリップフロップ21
2のセット端子Sへ出力する。そして、このフリップフ
ロップ212のX端子から出力される信号がキー操作信
号Keyとしてナンド回路23へ送られる。
しかして、上記比較用カウンタ26は、パルス発生器2
8から出力される約3MHzの基本クロックパルスφ2
をカウントし、第4図に示すタイミング信号φT1、φ
T2、φM、φKを発生すると共に、カウント値を比較
回路27へ出力する。この場合比較用カウンタ26は、
タイミング信号φにの各周期間にタイミング信号φMを
32個発生するように設定されている。また、上記比較
回路27には、同調電圧カウンタ29のカウント値が比
較信号として与えられる。この同調電圧カウンタ29は
、例えば15ビツト構成で、デコード回路22から送ら
れてくるアップ/ダウン切換え信号U/Dによりアップ
カウント、ダウンカウントのモードが指定され、クロッ
クパルスφckをカウントする。そして、上記比較回路
27の出力信号かTU端子出力となり、また、同調電圧
カウンタ29の最上位ビットの出力信号とUHF/VH
F切換え信号U/Vとのオア回路31出力が端子VLの
出力となる。
しかして、上記フロー制御カウンタ25は、クロックパ
ルスckをカウントし、カウント信号Q1、Q2 、Q
3をデコード回路22へ出力する。また、このデコード
回路22には、高速タイミング信号φM1低速タイミン
グ信号φKが入力される。このデコード回路22は、フ
ロー制御カウンタ25のカウント出力をデコードし、チ
ューニングアップ/ダウン切換え信号U/D、チャンネ
ルオン信号ON、アナログスイッチ制御信号φtbを出
力すると共に、Sl、S2、S4、S5端子からチュー
ニング制御信号を出力する。S、l 、S2 、S4端
子から出力されるチューニング制御信号は、4ビツトの
ラッチ回路32の各入力端子Iに入力され、S5端子の
出力はステップ・バックカウンタ回路33のリセット端
子Rに入力される。上記ラッチ回路32はフリップフロ
ップ32a 、 32b 、 32clにより構成され
てタイミング信号φT2に同期して動作し、フリップフ
ロップ32a、32bの出力がノア回路34a、34b
に入力され、フリップフロップ32dの出力かナンド回
路35に入力される。このナンド回路35には、ステッ
プ・バックカウンタ回路33の出力信号X12か入力さ
れると共にタイミング信号φT1が入力され、その出力
信号がノア回路34a。
34bに入力される。また、このノア回路34a134
bには、フリップフロップ36a、3Gbの出力が入力
される。そして、上記ノア回路34a、34bの出力か
ノア回路37を介して取出され、クロックパルスckと
してフロー制御カウンタ25へ送られる。
また、上記フリップフロップ32dの出力信号は、上記
したナンド回路35の他、フリップフロップ38の入力
端子■に人力される。このフリップフロップ38は、タ
イミング信号φT1に同期して動作するもので、その出
力信号はタイミング信号φT2と共にアンド回路39へ
送られる。このアンド回路39の出力信号は、ステップ
・バックカウンタ回路33へ送られると共にオア回路4
oを介してフリップフロップ36a、3Gbのセット端
子Sへ入力され、更にクロックパルスφckとして同調
電圧カウンタ29へ送られる。また、ステップ・バック
カウンタ回路33には、タイミング信号φK及びUHF
/VHF切換え信号U/Vが入力される。上記ステップ
・バックカウンタ回路33は、上記入力信号に従ってス
テップ−バック信号X12、Xnを発生し、信号X12
をナンド回路35に入力し、信号Xnをナンド回路23
へ入力する。このナンド回路23の出力信号は、上記し
たようにフロー制御カウンタ25及びフリップフロップ
24へ送られる。このフリップフロップ24は、タイミ
ング信号φT2に同期して動作し、出力信号をオア回路
40へ出力する。
また、第2図において41〜43は、Vcc電源(−)
とGND (+)との間の電圧を分圧する分圧抵抗で、
抵抗41.42により分圧された電圧かコンパレータ4
4の一端子へ基I TJ5圧として供給され、抵抗42
.43により分圧された電圧がコンパレータ45の子端
子に基準電圧として供給される。更に、上記抵抗42に
は並列にアナログスイッチ4Gか接続され、デコード回
路22から出力されるスイッチ制御信号φthによりア
ナログスイッチ46のオン/オフ制御か行なイっれる。
また、上記コンパレータ44の子端子及びコンパレータ
45の一端子にA F T 信号が入力される。そして
、コンパレータ44の出力かAFT−H信号としてアン
ド回路47に入力され、コンパレータ45の出力がAF
T−L信号としてアント回路48に入力される。上記ア
ンド回路47.48は、コンパレータ49からインバー
タ51.52を介して取出される水平同期検出信号SI
によりゲート制御される。上記コンパレータ49の子端
子には、Vcc電源電圧を抵抗54.55て分圧した電
圧が基準電圧として人力され、一端子には水平同期検出
回路56て検出された信号がローパスフィルタ57を介
して入力される。上記水平同期検出回路56は、コンポ
ジット信号C−5YNCとクロックパルスφ2を分周し
て作成される内部の同期信号との比較によって水平同期
信号を検出し、上記ローパスフィルタ57へ出力する。
しかして、上記アンド回路47.48の出力信号は、フ
リップフロップ58.59の入力端子Iへ送られる。こ
のフリップフロップ58.59は、タイミング信号φT
2に同期して動作し、出力信号をフリップフロップ36
a、36bのリセント端子Rへ入力する。
次に上記実施例の動作を説明する。第2図に示すチュー
ニング制御回路13において、キー制御回路21は、バ
ンド切換えスイッチ12からの信号に応じてUHF/V
HF切換え信号U / Vを作成する。。
このキー制御回路21から出力されるU/V信号は、U
HF指定時に“H“レベル、VHF指定時ニ“L“レベ
ルとなり、比較用カウンタ26及び比較回路27へ送ら
れ、比較回路27から出力されるP W M信号TUを
UHF時15ビット、VHF14ビットに切換える。し
かして、キー制御回路21は、所定チャンネルの受信状
態において、チューニングアップキーか操作されるとU
P信号を“L”レベルに、ダウンキーが操作されるとU
P信号を“H”レベルにしてデコード回路22へ出力す
る。以下、ダウンキーが操作された場合について、第6
図のフローチャートに従って説明する。
ダウンキーが操作されると、キー制御回路21は、第6
図のステップA1においてそのキー操作を検出し、UP
信号を“Hルーベルにしてデコード回路22へ出力する
。このデコード回路22は、キー制御回路21からのU
P信号とフロー制御カウンタ25の出力信号Ql 、Q
2 、Q3によりアップ/ダウン切換え信号U/Dを作
成し、同調電圧カウンタ29をダウンカウントモードに
切換える。また、上記キー制御回路21は、チューニン
グキーが操作された時に水平同期検出信号SIと、チャ
ンネルオン信号ONが“H”レベルとなっていれば、キ
ーストロークが入り、水平同期検出信号SlがH”レベ
ルの間は、“L”レベルのKey信号を出力する。すな
わち、所定チャンネルの受信中であれば、チャンネルオ
ン信号ONは“H” レベルで、かつ、コンパレータ4
9からインバータ5L 52を介して水平同期検出信号
SIかキー制御回路21に与えられているので、キー制
御回路21は第3図におけるナンド回路215の出力が
“L“レベルとなっている。この状態でチューニングキ
ーが操作されると、キー制御回路2Iにおけるノア回路
211の出力が“H”レベルとなってフリップフロップ
212かりセットされ、キー制御回路21から出力され
るキー操作信号Keyか“L“ レベルとなる。これに
よりナンド回路23の出力が“H”レベルとなり、フロ
ー制御カウンタ25をリセットする。このフロー制御カ
ウンタ25がリセットされると、デコート回路22はS
4端子よりタイミング信号φMを出力する。このタイミ
ング信号φMは、タイミング信号φτ2に同期してフリ
ップフロップ38に読込まれ、アンド回路39のゲート
を開く。この結果、アンド回路39からタイミング信号
φT2がクロックパルスφckとして出力される。この
クロックパルスφckにより、同調電圧カウンタ29か
高速ダウン動作を開始する。この時キー制御回路21は
、ステップA3に示すように水平同期検出信号Slか引
続き人力されているか否かを土11断し、水平同期検出
信号SIが入力されている間はキー操作信号Keyを出
力しているので、上記ステップA2、A3の処理により
高速ダウン動作が継続して行なわれる。なお、この期間
中はフロー制御カウンタ25がリセットされているので
、AFT動作は行なわれない。また、通常、デコード回
路22の85端子の出力は”H″レベルなっているので
、ステップ・バックカウンタ回路33はリセットされて
おり、そのX12、Xn出力は”H”レベルとなってい
る。更に、上記デコード回路22の81端子出力が“H
″レベルS2端子出力が″L″レベルとなり、AFT−
L信号の受入れを準備するが、この時点では、フロー制
御カウンタ25は動作しない。
また、上記キー制御回路21は、水平同期検出信号Sl
をフリップフロップ213に読込んでその出力か“L”
レベルになるか、水平同期検出信号SIか“H”レベル
となっている間はノア回路214の出力が“L“レベル
に保持され、フリップフロップ212はセットされない
。そして、この状態で同調電圧カウンタ29のカウント
値かそれまで受信中のチャンネルを抜けると、水平同期
検出信号Slが“L”レベルになり、ノア回路214の
出力が″H″レベルとなってフリップフロップ212が
セットされる。
上記のようにして受信中のチャンネルを抜けることがで
きる。そして、上記のチャンネル抜けに伴い、キー制御
回路21から出力されるKey信号が“H“レベルに戻
ると、ナンド回路23の出力か“L″ レベルとなり、
フロー制御カウンタ25のリセットか解除される。また
、このときオア回路40から出力されるフリップフロッ
プ36a、3Gbのセット信号も解除され、コンパレー
タ45からアンド回路48及びフリップフロップ59を
介して出力されるAFT−L信号がフロー制御カウンタ
25のクロックパルスとなる。なお、フロー制御カウン
ク25の状態か「0」、「1」のうちはデコード回路2
2の84端子より高速のタイミング信号φMが出力され
る。そして、同調電圧が次のチャンネル近傍に近付くま
では、タイミング信号φMにより同調電圧カウンタ29
をステップA4に示すように高速ダウンする。そして、
この高速ダウン動作を行ないなからステップA5に示す
ようにAFT−L(4号の有無を判断し、AFT−L信
号がなければステップA4に戻る。上記ステップA4 
、A5の動作を繰返すことにより、第7図のAFT特性
中の■に示すようにチューニング周波数を順次ダウンす
る。上記のチューニングダウン動作により、チューニン
グ周波数がチャンネル近傍になると、AFT信号のカー
ブにより作成されるAFT−L信号がアンド回路48を
通ってフリップフロップ59へ送られる。これによりフ
ロー制御カウンタ25にクロックパルスckが1個入力
され、そのカウント値か「1」になる。デコード回路2
2は、フロー制御カウンタ25のカウント値が「1」に
なると、ステップA6に示すように同調電圧カウンタ2
9の高速ダウン動作をそのまま継続すると共に、Sl出
力ヲ“L”レベル、S2出力を“H”レベルにし、AF
T−H信号を検出できるようにする。この場合、コンパ
レータ44からAFT−LH信号が出力されるまでは、
ステップA6に戻って第7図の■に示すようにチューニ
ングダウン動作を継続して、最適チューニング位置を一
旦通り過ぎる。このチューニングダウン動作においてチ
ャンネル近傍では水平同期検出信号Slが“Hルーベル
となり、アンド回路47に入力されている。従っ・て、
この状態でAFT信号のカーブにより作成されるAFT
−H信号がコンパレータ44から出力されると、このA
FT−H信号はアンド回路47を介してフリップフロッ
プ58へ送られ、更にフリップフロップ36a1ノア回
路34a、37を介してフロー制御カウンタ25へ送ら
れ、フロー制御カウンタ25のカウント値が「2」にカ
ウントアツプされる。ここでデコード回路22は、スイ
ッチ制御信号φthを“H#レベルにしてアナログスイ
ッチ4Gをオンさせ、コンパレータ44.45の基準電
圧をステップA8に示すように1 / 2 V c c
に切換える。また、デコード回路22は、S1端子出力
を“H″レベルS2端子出力を“L”レベル、S5端子
出力を”L”レベルにして、S4端子よりタイミング信
号φKを出力する。更に、アップ/ダウン切換え信号U
/Dを“L“レベルにして同調電圧カウンタ29をステ
ップバックさせ、そのカウント値をインクリメントして
いく。ステップ・バックカウンタ回路33は、ステップ
A9に示すように同調電圧カウンタ29が12ステップ
分戻るまでは、X12出力を“L”レベルにしておき、
AFT信号がクロックとしてフロー制御カウンタ25へ
行かないようにする。そして、ステップ・バックカウン
タ回路33は、12ステツプバンク(アップチューニン
グ)するとX12出力を“H”レベルとし、AFT−L
信号がフロー制御カウンタ25へ送られるようにする。
そして、ステップAIOにおいて、UHF時は256ス
テツプ、VHF時は512ステップ進んでないうちは、
ステップAllに進み、デコード回路22の84端子か
ら低速タイミング信号φKを出力して同調電圧カウンタ
29を低速アップすると共に、ステップA12において
AFT−L信号の有無を判断する。このステップAL2
においてAFT−L信号が検出されなければ、ステップ
AIOを経てステップAllに戻り、チューニングアッ
プ動作をそのまま継続する。すなわち、第7図の■に示
すようにAFT−L信号が検出されるまで、低速でチュ
ーニングアップ動作を行なう。但し、UHF時で256
ステツプ、VHF時て512ステップ戻ってもAFT−
L信号が検出されない時はノイズと判断してステップA
13へ進み、デコード回路22からのアナログ制御信号
φthを“L”レベルとしてアナログスイッチ46をオ
フし、基準電圧を最初の値、つまり、1/3Vc c、
2/3Vc cにした後ステップA2に戻り、上記した
チューニング動作を行なう。
そして、上記のチューニングアップ動作により、チュー
ニング位置が適正位置に達するとAFT−L信号かコン
パレータ45から出力され、フロー1制御カウンタ25
のカウント値が「3」にカウントアツプされる。これに
よりデコード回路22は、スイッチ制御信号φthを“
L”レベルに切換えてアナログスイッチ46をオフし、
ステップA14に示すように基準電圧を最初の値に戻す
と共にチャンネルオン信号ONを“H2レベルにし、S
4出力を“L”レベルにする。この結果、フリップフロ
ップ38の出力が“L″レベルなってアンド回路39の
ゲートを閉じ、クロックパルスφckの出力を禁止して
同調電圧カウンタ29をそのままの状態、つまり、最適
チューニング状態に保つ。以上でチューニング動作を終
了する。
また、上記チューニング動作中に、つまり、チャンネル
とチャンネルとの間でチューニングキーが操作された場
合は、チャンネルオン信号ONが“Lルーベルなので、
第3図に示すキー制御回路21はナンド回路215の出
力が“H゛レベル保持されており、チューニングキーの
操作に無関係にノア回路211の出力が“L”レベルと
なっている。
従って、この状態でチューニングキーが操作されてもフ
リップフロップ212はリセットされず、チューニング
キーの操作信号は受付けられない。このため、そのとき
行なわれているチューニング動作が正常に続けられ、次
のチャンネルを正しく受信することかできる。
上記のチューニング動作は、ダウンキーが操作された場
合について説明したか、アップキーが操作された場合も
AFT信号を検出する順番が異なるだけで、ダウンキー
操作時と同様の動作が行なわれる。
[発明の効果] 以上詳記したように本発明によれば、チューニングキー
が操作された場合に、水平同期検出信号の有無によりチ
ャンネル抜けを判断するようにしたので、所定のチュー
ニングキーか操作された後、更にチャンネルとチャンネ
ルの間でキー操作が行なわれるた場合でも、チャンネル
を飛ばすことなく確実にチューニング動作を行ない得る
ものである。
【図面の簡単な説明】
T51図ないし第7図は本発明の一実施例を示すもので
、第1図は全体の回路(14成を示すブロック図、第2
図は第1図におけるチューニング制御回路の詳細を示す
ブロック図、第3図は第2図におけるキー制御回路内の
主要部の構成を示す回路図、第4図は第2図において使
用されるタイミング信号を示す図、第5図は第2図にお
けるデコーダ回路の人出力の関係を示す図、第6図はダ
ウンチューニング動作を示すフローチャート、第7図は
ダウンチューニング動作を説明するためのAFTQ性を
示す図、第8図は従来のオートチューニング方式におけ
る受信判断部の回路構成を示す図である。 11・・・チューナ、12・・バンド切換えスイッチ、
13・・チューニング制御回路、14・・・チューニン
グ電圧発生回路、15・・・中間周波増幅回路、21・
・・キー制御回路、22・・・デコード回路、25・・
・フロー制御カウンタ、26・・・比較用カウンタ、2
7・・・比較回路、29・・・同5[圧カウンタ、33
・・ステップ・バックカウンタ回路、44.45・・・
コンパレータ、46・・・アナログスイッチ、56・・
・水平同期検出回路、57・ローパスフィルタ。 出願人代理人 弁理士 鈴 江 武 彦I 第3図 第5図 第8図

Claims (1)

    【特許請求の範囲】
  1. テレビ映像信号をAFT検波して得たAFT信号を基準
    電圧と比較してAFT−H信号及びAFT−L信号を作
    成し、このAFT−H信号及びAFT−L信号を基にチ
    ューニング動作を行なうオートチューニング方式におい
    て、チューニングキーが操作された際、高速掃引を行な
    い水平同期検出信号の有無によりチャンネル抜けを判断
    する手段と、この手段によりチャンネル抜けが検出され
    た後、引続き高速掃引を行なって上記AFT−H信号あ
    るいはAFT−L信号を検出する手段と、この手段によ
    りAFT−H信号あるいはAFT−L信号が検出された
    後は低速掃引に切換えてステップバックし、AFT−H
    信号あるいはAFT−L信号を検出してチューニング位
    置を決定する手段とを具備したことを特徴とするオート
    チューニング方式。
JP22134486A 1986-09-19 1986-09-19 オ−トチユ−ニング方式 Pending JPS6376584A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP22134486A JPS6376584A (ja) 1986-09-19 1986-09-19 オ−トチユ−ニング方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP22134486A JPS6376584A (ja) 1986-09-19 1986-09-19 オ−トチユ−ニング方式

Publications (1)

Publication Number Publication Date
JPS6376584A true JPS6376584A (ja) 1988-04-06

Family

ID=16765331

Family Applications (1)

Application Number Title Priority Date Filing Date
JP22134486A Pending JPS6376584A (ja) 1986-09-19 1986-09-19 オ−トチユ−ニング方式

Country Status (1)

Country Link
JP (1) JPS6376584A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008087510A (ja) * 2006-09-29 2008-04-17 Mazda Motor Corp 自動車の側部車体構造

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008087510A (ja) * 2006-09-29 2008-04-17 Mazda Motor Corp 自動車の側部車体構造

Similar Documents

Publication Publication Date Title
EP0357080B1 (en) Phase synchronizing circuit in video signal receiver and method of establishing phase synchronization
US5428405A (en) Apparatus for finely adjusting tuning data for a television receiver and the method thereof
US5347365A (en) Device for receiving closed captioned broadcasts
JPS5825773A (ja) 同期回路
JPH0131806B2 (ja)
JPS6376584A (ja) オ−トチユ−ニング方式
JP2684133B2 (ja) 中間周波数信号の周波数測定装置
EP0420275B1 (en) Automatic frequency control method and receiving apparatus using thereof
KR930005185B1 (ko) 동기 주파수 자동 조절장치
US4047227A (en) Auxiliary signal processing circuit
JPS6374315A (ja) オ−トチユ−ニング方式
JP2586022B2 (ja) ビデオ録画装置を備えるテレビ受像機の垂直走査信号出力方法およびそのための回路
US4922344A (en) Circuit arrangement for evaluating a video synchronizing signal
EP0249987B1 (en) Vertical driving pulse generating circuit
JP2508661B2 (ja) オ―トチュ―ニング方法
JPS60235592A (ja) テレビジヨン受像機
JP2569499B2 (ja) オートチューニング方法
US20040179138A1 (en) Controlling on-screen displays
JP3547889B2 (ja) 複合映像信号処理ic用垂直同期信号再生回路
JPH0449709A (ja) オートチューニング方式
US7643099B2 (en) Television system with controlled tuning
JPH0756543Y2 (ja) テレビジョン受像機
US5453965A (en) Reproducing apparatus and reproducing method
JPH02279072A (ja) 水平afc回路
GB2191352A (en) Frequency synthesiser