JPS6378234A - 情報処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、制御記憶と制御記憶へのマイクロプログラム
ローディング機能を有した処理装置を複数台接続した情
報処理装置に係り、特にマイクロプログラムコーディン
グで使用するスキャンイン処理を短時間で行うのに好適
なスキャン方式を持ちマイクロプログラムローディング
を高速に行う情報処理装置に関する。

〔従来の技術〕

スキャンイン、スキャンアウト機能とは、情報処理装置
内圧存在するフリップ７０ツブあるいは、レジスタに対
し、任意の値をセット（スキャンイン）したり、Ｆ、Ｆ
、あるいはレジスタに設定すれている値を読み出しくス
キャンアウト）たりする機能であり、情報処理装置の保
守診断に使用される。

また、本機能は通常の演算処理論理とは別に設けられて
おり、従来次の様な方式で実現されている。

処理装置内の全ての７リツプ７ｏツブは、スキャンアド
レスと呼ばれる特別なアドレスにより、アドレス付けさ
れており、スキャンイン／スキャンアウトはこのスキャ
ンアドレスで指定されたフリップ７０ツブに対し行なわ
れる。通常スキャンアドレスは、上位スキャンアドレス
部と下位スキャンアドレス部に分ける事ができ、上位ス
キャンアドレスは情報処理装置を機能的にいくつかに論
理分割を施した論理ユニットの指定を行うのに使われ、
下位スキャンアドレスは論理ユニット内のフリップフロ
ップを指定するのに使われる。更にスキャンイン／スキ
ャンアウト処理を実行するのに次の様な信号線が用意さ
れているスキャンインを実行する為に必要な、フリップ
フロップへの書き込みデータであるスキャンインデータ
、７リツブフロツブへの書き込み指示を行う、スキャン
イントリガ、スキャンアウトを実行した時に各７リツプ
フロツプからの読み出しデータであるスキャンアウトデ
ータである。第３図にこれらスキャン制御用信号と論理
ユニットの接続関係を示す。本因において、１は情報処
理装置内の上記スキャンイン／スキャンアウト処理用信
号の制御を行うスキャン制御部であり、Ｕｏ、Ｕｌ、Ｕ
２は、論理ユニットを現わす。スキャン制御部１内には
、スキャンアドレスを保持するスキャンアドレスレジス
タ１−１、上位スキャンアドレスデコーダ１−２、スキ
ャンインデータを保持するスキャンインデータレジスタ
１−５、スキャンインデータレジスタ内のスキャンイン
データを下位スキャンアドレスで選択して各論理ユニッ
トに送出するスキャンインデータセレクタ１−７、スキ
ャンイントリガを生成するスキャンイントリガ生成器１
−８、各論理ユニットから送られてくるスキャンアウト
ブータラ格納しておくスキャンアウトデータレジスタ１
−ＩＱ、スキャンアウトデータレジスタ１−１０へスキ
ャンアウトデータなぴみ出したｊ（口に格納するスキャ
ンアウトデータ格納器１−９かある。

スキャンアドレスレジスタ１−１にセットサしたスキャ
ンアドレスのうち、上位スキャンアドレスは上位スキャ
ンアドレス鞭１−３を通って、上位スキャンアドレスデ
コーダ１−２に入カレ、デコードされ、論理ユニットＵ
ｏ、Ｕ１．Ｕ２．そ　　。

れぞれに対するスギャン処理許可信号であるスキャンイ
ネーブルとなってスキャンイネーブル線２−１．２−２
．２−３、を丁−って各論理ユニットのＳＮＥに入力さ
れる。下位スキャンアドレスは、下位スキャンアドレス
線１−４を通って各論理ユニット、Ｕｏ、Ｕｌ、Ｕ２の
ＳＮＡ及びスキャンインデータセレクタ１−７、スキャ
ンアウトデータ格納器１−９に入力される。スキャンイ
ンデータレジスタ１−５にセットされたスキャンインデ
ータはスキャンインデータバス１−６を通してスキャン
インセレクタ１−７に入力され、スキャンアドレス４１
−７では、下位スキャンアドレスに対応するスキャンイ
ンデータを選択し、スキャンインデータ信号ｉ３を通し
て各讐刑ユニットの８ＩＤに入力される。スキャンイン
トリガは、スキャンイントリガ生成器１−８からスキャ
ンイントリガＩｆｓ、ｉを通して各ｆａｄ　Ｆｌユニッ
トのＳＩＴに入力される。スキャンアウトデータは、各
論理ユニットのＳＯＤからそれぞれスキャンアウトデー
タ線５−１．５−２．５−３を通ってスキャンアウトデ
ータ格納器１−９を経てスキャンアウトデータレジスタ
１−１０へ入力される。各論理ユニット内では　ｒ７５
４　ＱＩの様にスキャンイン／スキャンアウト用論理を
構成している。この図は、論理ユニットＵＯ内のフリッ
プフロップＦＦＯに対するスキャンイン／スキャンアウ
ト論理を表わしている。論理ユニット内にＳＮＢより取
り込まれたスキャンイネーブルとＳＮＡより取り込まれ
た下位スキャンアドレスは、下位スキャンアドレスデコ
ーダＵＯ−１に入力され、各フリップフロップに対スる
スキャンイン／スキャンアウト許可信号となり、アンド
ゲートＵＯ−６、ＵＯ−４、ＵＯ−５に入力されろ。ま
た、ＳＩＤより論理ユニット内に取す込まれたスキャン
インデータは、オアゲート・ＵＯ−２に入力され、スキ
ャンインデータアンプ信号とスキャンインデータ反転信
号として出力され、スキャンインデータのアンプ信号は
、アンドゲートＵｎ−３へ、スキャンインデータの反転
信号はＵｏ−４へ入力される。さらにスキャンイントリ
ガはＳＩＴより論理ユニット内に取り込まれ、アンドゲ
ートＵｏ−３、ＵＯ−４へ入力される。フリップフロッ
プＦＦＯの出力値ＵＯ−８は、アンプゲートＵＯ−５で
フリップフロップＦＦ０Ｋ対ｆるスキャン許可信号とＡ
ＮＤを取った後、他フリップフロップ全ての同様な信号
とＯＦＬされ、スキヤンアウトデータとして、ＳＯＤよ
り出力される。

ここで、フリップフロップＦ　Ｆ　ｏに値１１＋をスキ
ャンインしようとすると、先ずフリップ７０ツブＦＦｏ
に対するスキャンアドレスが設定され、それによりフリ
ップ７０ツブＦＦ’Ｏが存在する論理ユニットＵｏに取
り込まれているスキャンイーネブルが１１′となり、下
位スキャンアドレスデコーダＵＯ−１から出力されてい
るフリップフロップＦＦｏに対するスキャン？’ｉ可信
号が１°となる。さらに、スキャンインデータが１１１
とされ、オアゲー）Ｕｎ−２から出力されるスキャンイ
ンデータのアンプ信号か１１′となる。ここでスキャン
イン）　＋７ガが１１１となり、アンドゲートＵｏ−ｓ
に入力されている３信号が全て＋１１になるため、フリ
ップ７０ツ１Ｆ　１；’　ｏのセット信号ＵＯ−６が１
１′となり、フリップフロップＦＦｏには値＋　１１が
セットされる。７リツブ７０ツブＦＦＤに傳１　ｏ　Ｉ
をスキャンインしようとする場合は、上記値１１１のス
キャンイン手順のうち、スキャンインデータを０°とす
るだけで、アンドゲートＵｏ−，ｉの出力信号である７
リンプ７０ツブＦ１２０のリセント信号ＵＯ−７が°１
′となり、クリップフロップＰＦＯの値がＩ　Ｏ＋にな
る。

また、フリップフロップＦＦＯの値をスキャンアウトし
よ５とすると、クリップフロップＦ　ｉ＋″Ｏに対する
スキャンアドレスを設定するだけで、ノリツブフロップ
に’　Ｆ　Ｏに対するスキャン許可信号は＋１１となり
、フリンブフロツフ゛上’ＦＱの一力信号ＵＯ−８と論
理項が成立し、フリップフロ７ブＦＦｏの値がスキャン
アウトされる。

以上の様に７リツプフロツブＦ上１０に対スるスキャン
イン／スキャンアウトが行われるが、上記スキャンイン
／スキャンアウト論理のうち、ＵＯ−３、ＵＯ−４、Ｕ
Ｏ−５のアンドゲートは、論理ユニット内の他フリップ
フロップ全てに対して設けられており、下位スキャンア
ドレスデコーダＬＪｏ−１も論理ユニット内の全てのク
リップフロップに対するスキャン許可信号を生成可能な
ら１に設けられている。また、スキャンインデータのア
ンプ信号や、反転信号及びスキャンイントリガは、全て
のフリップフロップのスキャンイン用アントゲ〜トＣｌ
Ｏ−３、ＵＯ−４に相当するアンドゲートに上記の如く
入力されている。

通常スキャンイン／スキャンイン動作は、複数のフリッ
プフロップに対して連続して行なわれ、上記のスキャン
イン／スキャンアウトの処理が、繰り返し行なわれる。

第５図に、論理ユニットＵＯ内の７リツプフロツプ８ビ
ツトと論理ユニットＵ１内のフリップ７０ノブ８ビツト
に対し、連続してスキャンインを行った場合のタイムチ
ャートを示す。本図において、スキャンイントリガが１
１１となった時に、上位スキャンアドレスの指定する論
理ユニット内の下位スキャンアドレスで指定されるフリ
ップフロップに対し、その時のスキャンインデータｌ　
□　ｌまたは＋１１を順次スキャンインする。

〔発明が解決しようとする問題点〕

上記従来技術において、第５−に示された論理ユニット
のうち、論理ユニツ）ＵＯとＵｌが同−論理で構放され
た場合の論理ユニットＵＯとＵｌに対するスキャンイン
／スキャンアウトについて考える。論理ユニットＵｏ内
に存在するフリップフロップに対するスキャンアドレス
ト、論理ユニットＩＪ１内に存在するフ１）ツブフロッ
プ【対スルスキャンアドレスは、論理ユニットＵＯとＵ
ｌが同−論理である事から必然的に、論理ユニットの指
定を行う上位スキャンアドレスが異なるだけで、論理ユ
ニット内のフリップフロップの指定を行う下位スキャン
アドレスは、全く同一となる。

ここで、論理ユニットＵＯおよびＵ１内の、同−輪罪部
の７リツプフロソブ；（対して、同一のイ１１をスキャ
ンインしようとすると、先ず論理ユニットＵｏを指定す
る上位スキャンアドレスを設定シ、つづいて下位スキャ
ンアドレス及びスキャンインデータをセットし、スキャ
ンイントリガを１１１にして論理ユニットＵ　ｎ内のフ
リップ７０ツフ′に対するスキャンインを行い、次にＳ
理ユニットＵ１を指定する上位スキャンアドレスを設定
１２、つづいて論理ユニットＵＯ内のフリソブフロンプ
にスキャンインする時と等しい下位スキャンアドレスと
スキャンインデータをセットし、スキャンイントリガを
１１１にして論理ユニットＵ１内の、先にスキャンイン
を行った論理ユニントＵＯ内の７リツプフロツブと同一
な論理部のフリップ７０ツブに対するスキャン・インを
行う。

コ”）　悦’ａ、、　、論理ユニットＵＯと０１の同−
処理部に対するスキャンインをそれぞれ８ビツトのフリ
ップフロップに対して行った場合のタイムチャートとし
て前出の第５［メ！のタイムチャートを見るト、論理ユ
ニットＵ１へのスキャンインは、論理ユニットＵｏへの
スキャンイン処理で行った下位スキャンアドレスとスキ
ャンインデータノ変化パターンを、そのまま繰り返す事
になる。

以上の様に、同−処理構成の複数の論理ユニットを持っ
たシステムに対して同−処理ユニット内の同−論理部内
の大量のフリップ７０ツグに対して、同一の甑をスキャ
ンインしようとする時は、それぞれの論理ユニットに対
し、上位スキャンアドレスを変化させるだけで後は稠度
も同じスキャンイン処理を行う事になる。この様なスキ
ャンイン方式では、大量のデータを同−処理構成の複数
の論理ユニットの同−処理部に対しそれぞれスキャンイ
ンレようとすると時間がかかりすぎろという間顆がある
。

例エバマルチプロセッサシステムでは、命令演算処理を
並列に実行する、同一の論理ケ成を持った複数の命令処
理ユニットを持っており、これら命令処理ユニットは内
部に部」御記閑を均「、て」ｄす、シ；ξテムバワーオ
ン時の−ｆニシャライズ処理でそれぞれの命令処理ユニ
ット内にある制御記憶にマイクロプログラム等の命令処
理制御データをスキャンインにて格納している。これら
命令処理制御データは、命令処理ユニツト量では共通の
データであり、しかも大量なデータである。よってイニ
シャライズ処理内での命令処理’ｆｆ１ｌ制御データの
制御記憶への格納は、それぞれの命令処理ニーニットに
対し、同一で大量なデータを同一な下位スキインアドレ
スを使用し、順次スキャンインしていく事になり％　２
）Ａなりの処理時間がたかってしまう。これでは、性能
向上を目指して、命令処理ユニットを増やせば増やすほ
ど、パワーオン時などに行なわれるシステムインシャラ
イズの時間が増大してしまい、情報処理装置が非常に保
守しにくいものとなってしまう。

本発明の目的は、上記に示した、同−処理を持った複数
の論理ユニットに対するスキャンイン時間の短縮を図り
、複数の処理装置へのマイクロプログラムローディング
時間を高速に行う事にある。

〔問題点を解決するための手段〕

上記目的は、Ｉ司−処理を待った複数論理ユニットの同
−処理部に対して同一データをスキャンインする場合、
複数の論理ユニットに対して順次スキャンインするので
はなく、同時に複数の論理ユニット内の同一下位スキャ
ンアドレスを持ったフリップフロップに対しスキャンイ
ンできる様に、同−処理を持つ複数論理ユニット内のど
れか１つの論理ユニットが上位スキャンアドレスで指定
された場合、上位スキャンアドレスで指定された論理ユ
ニットに対するスキャンイネーブルだけでなく他の同−
処理を持った論理ユニット全てに対するスキャンイネー
ブルが１′となる様にする回路（複数論理ユニットスキ
ャンイン許可回路という）と、上記スキャンイネーブル
の動作を行うか行わないかを指定するモード〔同時スキ
ャンインモードという〕とをスキャン制御部に設ける事
により連取される。

〔作用〕

Ｉｉ［スキャンインモードは、同−処理を持つ複数の論
理ユニットの同−処理部に同一データをスキャンインす
る時に１１１とする。ここで、スキャンインを行うと、
これらの論理ユニットのうちひとつの論理ユニットを上
位スキャンアドレスが指定すれば、複数論理ユニットス
キャンイン許可回路の働きによりこれら論理ユニット全
てのスキャンイネーブルが１１１となり、複数の論理ユ
ニット内の同−処理部のフリップフロップに灼し、同時
に同一データをスキャンインする手ができ、従来技術で
述べた様に１１ｈ次上位スキャンアドレスを変え下位ス
キャンアドレスとスキャンインデー夕の変化を繰り返す
必要がなくなり、スキャンイン処理時間の短縮をする事
ができる。

又、同時スキャンインモードを１０１とすれば、従来ど
おりのスキャンインも可能である。

［実施例］ 以下、本発明の一実施例を第１図により説明する。第１
図において、１−１１．１−１２．１−１５、ｊ−Ｉ　
Ａ、１−１５は複数論理ユニットスキャンイン許可回路
及びその構成ゲート、１−１６は同時スキャンインモー
ドフリップフロップであり、本フリップフロップが１１
１の時、同時スキャンインモードは＋１１であり、本フ
リップ７０ツブがｌＯｌの時、同時スキャンインモード
は＋０１を示す。他は、第６図と同じである。本実施例
は、論理ユニットＵＯおよびＵｌが同−論理横取を持つ
場合である。

複数論理ユニットスキャンイン許可回路１−１１内には
、四−論理横取ユニットに対する（本例ではＵｏ、Ｕｌ
　）スキャンイネーブルの全ての論理和をとるオアゲー
）１−１２、そのオア出力と同時スキャンインモードフ
リップフロップ１−１６の出力データと論理積をなるア
ンドゲート１−１３、このアンドゲートのＷ１１信号と
、論理ユニットＵｏ及びＵｌを示すスキャンイネーブル
信号とそれぞれ論理和を取るオアゲート１−１４．１−
１５があり、このオアゲート１−１４，１−１５の出カ
イざ号カ、新たに論理ユニットＵｏＳＵ１にスキャンイ
ネーブルとして接続される。

いマ、同時スキャンインモードフリップフロップ１−１
１の値を１１′として論理ユニットＵ。

に対してスキャンインを行なおうとすると、上位スキャ
ンアドレスデコーダ１−２の出力のうち論理ユニットＵ
Ｏに対する信号が１１１となる。すると、オアゲー）１
−１２の出力信号が１１１となりアントゲ−）１−１５
の論理積が成立し、アンドゲート１−１３の出力信号が
１１１となりオアゲート１−１４．１−１５に送られ、
結局、上位スキャンアドレスで指定した論理ユニットＵ
ｏに対するスキャンイネーブル２−１だけでなく、論理
ユニットＵ１に対するスキャンイネーブル２−２も１１
１となり、論理ユニットＵＯおよびＵｌに対し、同一の
論理部内の７リツプフロツプ（即ち同一の下位スキャン
アドレスを持つフリップ７０ツブ）に対して同一のスキ
ャンインデータを同時にスキャンインする事ができろ。

第２図に、論理ユニットＵＯ％　Ｕｌ内の８ビツトの７
リツプ７０ツブに対し同時スキャンインモード＋１１の
場合のスキャンイン処理のタイムチャートを示す。第５
図のタイムチャートと比べて明らかな様に、本発明によ
るスキャンイン時間は従来と比べて２分の１になってい
る。

また、論理ユニットＵＯ１Ｕ１それぞれ個別にスキャン
インを行なおうとする時は、同時スキャンインモードフ
リップフロップ１−１６の値を１０１にすれば従来通り
のスキャンインが可能となる。

本例では、同−輪理声底を持つ論理ユニットが２つの場
合を示したが、本発明ではこの様な論理ユニット力いく
つであっても、複数論理ユニットスキャンイン許可回路
１−１１を同時にスキャンインを行ないたい論理ユニッ
トの個数に合わせて作成すればよく、また、上記同時ス
キャンインを可能とする論理ユニットの数が多ければ多
い程・本発明によるスキャイン処理時間の短縮率は大き
くなる。

〔発明の効果〕

以上の様に本発明によれば、マルチプロセッサシステム
などの同−論理構成を待った論理ユニットが複数個存在
する情報処理装置の同−論理構成を持った被数論理ユニ
ットに対するスキャンイン処理時間が早くなり複数台の
処理装置に対するマイクロプログラムローディングを高
速化し、パワーオン時等のイニシャライズ処理時間が大
巾に短縮され情報処理装置保守機能の向上に効果がある
。

【図面の簡単な説明】

第１図は本発明の一実施例のスヤヤン制御信号と論理ユ
ニットの接続図、第２図は本発明り効果を表わすスキイ
ンイン処理タイムチャート、第３図は従来例のスキャン
淘惧信号と論理ユニットの接続図、第４囚は論理ユニッ
トｈフリノブフロツブに対するスキャン論理図、第５図
は従来のスキャンイン処理タイムチャートチアル。 １９３．スキャン制御部、１−１・・・スキャンアドレ
スレジスタ、１−２・・・上位スキャンアドレスデコー
ダ、１−３・・・上位スキャンアドレスｉ％１−４・・
・下位スキャンアドレスｉ％１−５・・・スキャンイン
データレジスタ、１−６・・・スキャンインデータバス
、１−７・・・スキャンインデータセレクタ、１−８・
・・スキャンイントリガ生厄器、１−９・・・スキャン
アウトデータ格納器、１−１０・・・スキャンアウトデ
ータレジスタ、２−１〜２−３・・・スキャンイネーブ
ル、６・・・スキャンイネ−ブル、４・・・スキャンイ
ンドリカ線、５−１〜５−３・・・スキャンアウトデー
タ線。 代理人弁理士　小　川　勝　男−身 １−／６　　ＷＩｊ％スキマンイン乞−トフリ噌フ″７
叱フ。 Ｕｏ−１／２１に１ｇユニット 第　２− スキャレイント１ツカ”　　　　　　　　　　　　　　
１絢埋ユニ、トＵｉ）、Ｕｌｌ：司Ｊ”ｌ−１：−ス〒
τンイン８３　図 葛４　図

Claims (1)

【特許請求の範囲】
1. １、制御記憶と制御記憶へのマイクロプログラムのロー
   ディング機能を有し、ローディング機能をスキャンイン
   処理にて実現した処理装置を複数台接続した情報処理装
   置において、上記論理ユニットの複数個に対して同時に
   スキャンイン処理を実行する手段と、上記同時スキャン
   イン処理を許可するか否かを制御するモードとを設けた
   事により複数台の処理装置に対して同時にマイクロプロ
   グラムロードを可能とした事を特徴とする情報処理装置
   。