JPH0250738A - チェック処理回路テスト方式 - Google Patents
チェック処理回路テスト方式Info
- Publication number
- JPH0250738A JPH0250738A JP63201671A JP20167188A JPH0250738A JP H0250738 A JPH0250738 A JP H0250738A JP 63201671 A JP63201671 A JP 63201671A JP 20167188 A JP20167188 A JP 20167188A JP H0250738 A JPH0250738 A JP H0250738A
- Authority
- JP
- Japan
- Prior art keywords
- check processing
- ras
- error data
- scan
- test
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
少なくとも、ＲＡＳ機構を備えた本体装置と。
外部装置とからなり、該外部装置からの制御に基づいて
、該ＲＡＳ機構を制御し、本体装置の保守。
、該ＲＡＳ機構を制御し、本体装置の保守。
運用を行う計算機システムにおける該ＲＡＳ機構のチェ
ック処理回路のテスト方式に関し、該ＲＡＳ機構のチェ
ックに必要な時間を短縮して、保守時間内で確認を完了
し、計算機システムのＲＡＳ機構の正常性を増大させる
ことを目的とし、 該ＲＡＳ機構中の複数個のチェック処理回路に、一時に
複数個のエラーデータを注入する手段と。
ック処理回路のテスト方式に関し、該ＲＡＳ機構のチェ
ックに必要な時間を短縮して、保守時間内で確認を完了
し、計算機システムのＲＡＳ機構の正常性を増大させる
ことを目的とし、 該ＲＡＳ機構中の複数個のチェック処理回路に、一時に
複数個のエラーデータを注入する手段と。
該注入されたエラーデータに基づいて動作した上記ＲＡ
Ｓ機構中の該複数個のチェック処理回路の状態を、一時
に外部に通知する手段とを備え、該エラーデータ注入手
段と、外部通知手段とに基づいて、本体装置に備えられ
ているＲＡＳ機構の複数個のチェック処理回路をテスト
するように構成する。
Ｓ機構中の該複数個のチェック処理回路の状態を、一時
に外部に通知する手段とを備え、該エラーデータ注入手
段と、外部通知手段とに基づいて、本体装置に備えられ
ているＲＡＳ機構の複数個のチェック処理回路をテスト
するように構成する。
本発明は、少なくとも、ＲＡＳ機構を備えた本体装置と
、外部装置とからなり、該外部装置からの制御に基づい
て、該ＲＡＳ機構を制御し、本体装置の保守、運用を行
う計算機システムにおける該ＲＡＳ機構のチェック処理
回路のテスト方式に関する。
、外部装置とからなり、該外部装置からの制御に基づい
て、該ＲＡＳ機構を制御し、本体装置の保守、運用を行
う計算機システムにおける該ＲＡＳ機構のチェック処理
回路のテスト方式に関する。
最近のデータ処理のオンライン化動向に伴い、計算機シ
ステムに備えられている、所謂、ＲＡＳ機構に対する正
常性の確保が益々重要になってきている。
ステムに備えられている、所謂、ＲＡＳ機構に対する正
常性の確保が益々重要になってきている。
従って、オンライン化されている計算機システムでの該
ＲＡ Ｓ機構を構成しているチェック処理回路に対する
テスト処理回路のテストを、例えば、サービスプロセッ
サ（ＳＶＰ）から、ユーザ先での定期的な保守時間内で
完全に完了できることが要求される。
ＲＡ Ｓ機構を構成しているチェック処理回路に対する
テスト処理回路のテストを、例えば、サービスプロセッ
サ（ＳＶＰ）から、ユーザ先での定期的な保守時間内で
完全に完了できることが要求される。
然して、最近のデータ処理の多様化に伴い、計算機シス
テムの本体装置のデータ処理機構も複雑化しており、該
ＲＡＳ機構も多様化、複雑化し、且つその量も増大化し
ており、チェックに必要な時間が飛躍的に増加する動向
にある。
テムの本体装置のデータ処理機構も複雑化しており、該
ＲＡＳ機構も多様化、複雑化し、且つその量も増大化し
ており、チェックに必要な時間が飛躍的に増加する動向
にある。
このような事情から、ユーザでの該サービスプロセッサ
（ＳＶＰ）からの通常の保守、運用期間内において、効
果的に、全てのＲＡＳ機構をチェックできるＲＡＳ機構
に対するテスト方式が必要とされるようになってきた。
（ＳＶＰ）からの通常の保守、運用期間内において、効
果的に、全てのＲＡＳ機構をチェックできるＲＡＳ機構
に対するテスト方式が必要とされるようになってきた。
〔従来の技術と発明が解決しようとする課題〕第３図は
従来のＲＡＳ機構に対するテスト方式を説明する図であ
る。
従来のＲＡＳ機構に対するテスト方式を説明する図であ
る。
従来から、計算機システムの本体装置２に備えられてい
るＲＡＳ機構（−船釣には、チェック処理回路２１０を
含むエラー報告回路２１０ｂや、リトライ回路をいうが
、ここでは、該リトライ回路を含まない）２１の正常性
を確認する為に、該計算機システムの外部装置、例えば
、本図のサービスプロセッサ（ＳＶＰ） １から、本体
装置２に備えられているスキャンイン・アウト機構のス
キャンイン（ＳＣＡＮ ｉＮ）手段を用いて、該ＲＡＳ
機構２１を構成しているチェック処理回路２１０に、エ
ラーデータを注入する。
るＲＡＳ機構（−船釣には、チェック処理回路２１０を
含むエラー報告回路２１０ｂや、リトライ回路をいうが
、ここでは、該リトライ回路を含まない）２１の正常性
を確認する為に、該計算機システムの外部装置、例えば
、本図のサービスプロセッサ（ＳＶＰ） １から、本体
装置２に備えられているスキャンイン・アウト機構のス
キャンイン（ＳＣＡＮ ｉＮ）手段を用いて、該ＲＡＳ
機構２１を構成しているチェック処理回路２１０に、エ
ラーデータを注入する。
具体的には、該エラー処理回路２１０に対応するフリッ
プフロップ（ＦＦ） ２１０ａをスキャンアドレス（Ｓ
ＣＡＮ ＡＤＲＳ）で指示して、エラーデータを注入す
る。
プフロップ（ＦＦ） ２１０ａをスキャンアドレス（Ｓ
ＣＡＮ ＡＤＲＳ）で指示して、エラーデータを注入す
る。
この状態で、該本体装置のクロックを、例えば、クロッ
ク歩進機構で必要数歩進させた後、該チェック処理回路
２１０がエラー報告をしたフリップフロ、プ（ＦＦ）
２１０ｂを、今度はスキャンアウト（ＳＣＡＮ ０ＵＴ
）手段で、該サービスプロセッサ（ＳＶＰ） １に取り
出すことを、当該ＲＡＳ機構２１の全てのチェック処理
回路２１０に対応するフリップフロップ（ＦＦ） ２１
０ａ、ｂに対して繰り返すことで、その正常性を確認し
ていた。
ク歩進機構で必要数歩進させた後、該チェック処理回路
２１０がエラー報告をしたフリップフロ、プ（ＦＦ）
２１０ｂを、今度はスキャンアウト（ＳＣＡＮ ０ＵＴ
）手段で、該サービスプロセッサ（ＳＶＰ） １に取り
出すことを、当該ＲＡＳ機構２１の全てのチェック処理
回路２１０に対応するフリップフロップ（ＦＦ） ２１
０ａ、ｂに対して繰り返すことで、その正常性を確認し
ていた。
一般に、１ポイントのチェック処理回路をテストする為
に、１つのエラーデータを与える必要があるが、該エラ
ーデータによって、当該テストポイント以外にも影響を
与えることがあるので、次のテストポイントをテストす
る際には、当言亥テスト対象の論理グループの初期化処
理（この処理を前処理という）と、該エラーデータの注
入によって破壊された論理回路を元の状態にも戻す処理
（この処理を後処理という）とが必要になる。
に、１つのエラーデータを与える必要があるが、該エラ
ーデータによって、当該テストポイント以外にも影響を
与えることがあるので、次のテストポイントをテストす
る際には、当言亥テスト対象の論理グループの初期化処
理（この処理を前処理という）と、該エラーデータの注
入によって破壊された論理回路を元の状態にも戻す処理
（この処理を後処理という）とが必要になる。
通常、該ＲＡＳ機構２１に対する上記の如きテストは、
本体装置２の特定の論理回路グループ毎に構成されてい
るテストプログラムを起動することにより、上記のよう
な手段で行っていた。
本体装置２の特定の論理回路グループ毎に構成されてい
るテストプログラムを起動することにより、上記のよう
な手段で行っていた。
前述のように、最近の計算機システムの内部機構が複雑
になるに従って、該ＲＡＳ機構２１の割合が増大してお
り、上記１ポイントのテストに要する実行時間も、上記
前処理、及び後処理が複雑になるにつれて増大し、大型
の計算機システムでは、ユーザ先での定期保守時間内に
該ＲＡＳ機構のテストを完了することができなるなると
いう問題が生じるようになってきた。
になるに従って、該ＲＡＳ機構２１の割合が増大してお
り、上記１ポイントのテストに要する実行時間も、上記
前処理、及び後処理が複雑になるにつれて増大し、大型
の計算機システムでは、ユーザ先での定期保守時間内に
該ＲＡＳ機構のテストを完了することができなるなると
いう問題が生じるようになってきた。
本発明は上記従来の欠点に鑑み、少なくとも。
ＲＡＳ機構を備えた本体装置と、外部装置とからなり、
該外部装置からの制御に基づいて、該ＲＡＳ機構を制御
し、本体装置の保守、運用を行う計算機システムにおけ
る該ＲＡＳ機構のチェック処理回路をテストする際の、
該ＲＡＳ機構のチェックに必要な時間を短縮して、ユー
ザ先での保守時間内でテストを完了し、計算機システム
のＲＡＳ機構の正常性を増大させるＲＡＳ機構のテスト
方式を提供することを目的とするものである。
該外部装置からの制御に基づいて、該ＲＡＳ機構を制御
し、本体装置の保守、運用を行う計算機システムにおけ
る該ＲＡＳ機構のチェック処理回路をテストする際の、
該ＲＡＳ機構のチェックに必要な時間を短縮して、ユー
ザ先での保守時間内でテストを完了し、計算機システム
のＲＡＳ機構の正常性を増大させるＲＡＳ機構のテスト
方式を提供することを目的とするものである。
上記の問題点は下記の如くに構成されたＲＡＳ機構に対
するテスト方式によって解決される。
するテスト方式によって解決される。
少なくとも、ＲＡＳ機構を備えた本体装置と。
外部装置とからなり、該外部装置からの制御に基づいて
、該ＲＡＳ機構を制御し、本体装置の保守。
、該ＲＡＳ機構を制御し、本体装置の保守。
運用を行う計算機システムにおいて、
該ＲＡＳ機構中の複数個のチェック処理回路に、一時に
複数個のエラーデータを注入する手段と。
複数個のエラーデータを注入する手段と。
該注入されたエラーデータに基づいて動作した上記ＲＡ
Ｓ機構中の該複数個のチェック処理回路の状態を、一時
に外部に通知する手段とを備え、該エラーデータ注入手
段と、外部通知手段とに基づいて、本体装置に備えられ
ているＲＡＳ機構の複数個のチェック処理回路をテスト
するように構成する。
Ｓ機構中の該複数個のチェック処理回路の状態を、一時
に外部に通知する手段とを備え、該エラーデータ注入手
段と、外部通知手段とに基づいて、本体装置に備えられ
ているＲＡＳ機構の複数個のチェック処理回路をテスト
するように構成する。
即ち、本発明によれば、少なくとも、ＲＡＳ機構を備え
た本体装置と、外部装置、例えば、サービスプロセッサ
（ＳＶＰ）とからなり、該外部装置からの制御に基づい
て、該ＲＡＳ機構を制御し、本体装置の保守、運用を行
う計算機システムにおいて、一般に、該ＲＡＳ機構は、
特定の論理回路グループを単位として構成されているこ
とに着目し、該特定の論理回路グループに対するＲＡＳ
機構を構成している複数個のフリップフロップ（ＦＦ）
に、例えば、上記サービスプロセッサ（ＳＶＰ）から同
時にエラーデータを注入し、該論理回路グループを動作
させるのに必要な数のクロックを歩進させて、その結果
によって報告される複数個の報告フリップフロップ（Ｆ
Ｆ）の状態を該サービスプロセッサ（ＳＶＰ）に取り出
す。
た本体装置と、外部装置、例えば、サービスプロセッサ
（ＳＶＰ）とからなり、該外部装置からの制御に基づい
て、該ＲＡＳ機構を制御し、本体装置の保守、運用を行
う計算機システムにおいて、一般に、該ＲＡＳ機構は、
特定の論理回路グループを単位として構成されているこ
とに着目し、該特定の論理回路グループに対するＲＡＳ
機構を構成している複数個のフリップフロップ（ＦＦ）
に、例えば、上記サービスプロセッサ（ＳＶＰ）から同
時にエラーデータを注入し、該論理回路グループを動作
させるのに必要な数のクロックを歩進させて、その結果
によって報告される複数個の報告フリップフロップ（Ｆ
Ｆ）の状態を該サービスプロセッサ（ＳＶＰ）に取り出
す。
上記のエラーデータの注入、エラー報告の取り出しは、
例えば、通常の計算機システムに備えられているスキャ
ンイン・アウト機構を用いるが、本発明においては、予
め、複数個のスキャンインアドレスと、エラーデータ、
スキャンアウトアドレスを、例えば、テーブルとして用
意しておき、該論理回路グループのＲＡＳ機構をテスト
する際、該複数個のスキャンインポイントに対して、上
記テーブルを用いて各スキャンインアドレスに、対応す
るエラーデータを注入した後、当該論理回路グループを
動作させるのに必要な数のクロックを。
例えば、通常の計算機システムに備えられているスキャ
ンイン・アウト機構を用いるが、本発明においては、予
め、複数個のスキャンインアドレスと、エラーデータ、
スキャンアウトアドレスを、例えば、テーブルとして用
意しておき、該論理回路グループのＲＡＳ機構をテスト
する際、該複数個のスキャンインポイントに対して、上
記テーブルを用いて各スキャンインアドレスに、対応す
るエラーデータを注入した後、当該論理回路グループを
動作させるのに必要な数のクロックを。
前述のクロック歩進機構で歩進させた後、報告されたエ
ラー情報を、上記テーブルのスキャンアウトアドレスに
従って、順次取り出すようにすることで実現できる。
ラー情報を、上記テーブルのスキャンアウトアドレスに
従って、順次取り出すようにすることで実現できる。
このように、互いに論理的な結合の少ない各論理回路グ
ループ単位で、複数個のチェック処理回路をテストする
ことにより、従来、１ポイントのチェック処理回路のテ
ストを行う毎に必要であった前処理、後処理が、当該論
理回路グループに対して一度だけ行えばよく、且つ、該
前処理、後処理も短時間で済むので、該ＲＡＳ機構のテ
スト時間を、大幅に短縮することができる効果が得られ
る。
ループ単位で、複数個のチェック処理回路をテストする
ことにより、従来、１ポイントのチェック処理回路のテ
ストを行う毎に必要であった前処理、後処理が、当該論
理回路グループに対して一度だけ行えばよく、且つ、該
前処理、後処理も短時間で済むので、該ＲＡＳ機構のテ
スト時間を、大幅に短縮することができる効果が得られ
る。
以下本発明の実施例を図面によって詳述する。
第１図は本発明の一実施例を模式的に示した図であり、
第２図は本発明の他の実施例を模式的に示した図であっ
て、ＲＡＳ機構２１を構成している複数個のチェック処
理回路２１０に、一時にエラデータを注入し、動作結果
を取り出す為の手段１２、１３が本発明を実施するのに
必要な手段である。
第２図は本発明の他の実施例を模式的に示した図であっ
て、ＲＡＳ機構２１を構成している複数個のチェック処
理回路２１０に、一時にエラデータを注入し、動作結果
を取り出す為の手段１２、１３が本発明を実施するのに
必要な手段である。
尚、企図を通して同じ符号は同じ対象物を示している。
以下、第１図、第２図によって、本発明のチェンク処理
回路テスト方式を説明する。
回路テスト方式を説明する。
本発明を実施しても、例えば、サービスプロセッサ（Ｓ
ＶＰ） １からの本体装置２内のスキャンイン・アウト
機構２１に対する基本的な動作は、従来方式と特に変わ
ることはないので省略し、ここでは、ＲＡＳ機構２１を
構成している複数個のスキャンポイントに対して同時に
スキャンイン・アウトして、複数個のテストポイントを
テストする動作を中心にして説明する。
ＶＰ） １からの本体装置２内のスキャンイン・アウト
機構２１に対する基本的な動作は、従来方式と特に変わ
ることはないので省略し、ここでは、ＲＡＳ機構２１を
構成している複数個のスキャンポイントに対して同時に
スキャンイン・アウトして、複数個のテストポイントを
テストする動作を中心にして説明する。
前述のように、計算機システムの、例えば、本体装置は
、比較的に論理的な結合が少ない複数個の論理回路グル
ープで構成されているものである。
、比較的に論理的な結合が少ない複数個の論理回路グル
ープで構成されているものである。
本発明は、計算機システムの論理回路がこのような形で
構成されていることに着目して、互いに論理的結合の少
ない各論理回路グループを単位として、該論理回路グル
ープのＲＡＳ機構２１の複数個のチェック処理回路２１
０に対応するチェック対象のフリップフロップ（ＦＦ）
２１０ａと、各チェック処理回路２１０からの報告結
果を記憶する報告フリ、ブフロップ（ＦＦ） ２１０ｂ
に割り当てられているスキャンインアドレス（ＳＣＡＮ
ＩＮＡＤＲＳ）、スキャンアウトアドレス（ＳＣＡＮ
ＯＵＴ ＡＤＲＳ）と、上記スキャンインアドレス（
ＳＣＡＮ ＩＮＡＤＲＳ）が指示する上記フリップフロ
ップ（ＦＦ） ２１０ａに注入したいエラーデータとを
“対゛にして、例えば、テーブル１２．１３として登録
する。
構成されていることに着目して、互いに論理的結合の少
ない各論理回路グループを単位として、該論理回路グル
ープのＲＡＳ機構２１の複数個のチェック処理回路２１
０に対応するチェック対象のフリップフロップ（ＦＦ）
２１０ａと、各チェック処理回路２１０からの報告結
果を記憶する報告フリ、ブフロップ（ＦＦ） ２１０ｂ
に割り当てられているスキャンインアドレス（ＳＣＡＮ
ＩＮＡＤＲＳ）、スキャンアウトアドレス（ＳＣＡＮ
ＯＵＴ ＡＤＲＳ）と、上記スキャンインアドレス（
ＳＣＡＮ ＩＮＡＤＲＳ）が指示する上記フリップフロ
ップ（ＦＦ） ２１０ａに注入したいエラーデータとを
“対゛にして、例えば、テーブル１２．１３として登録
する。
該テーブル１２．１３を、サービスプロセッサ（ＳＶＰ
） １内に設けて、サービスプロセッサ（ＳＶＰ） １
自身が登録する例が、第１図に示したものであり、該テ
ーブル１２．１３を本体装置２内に設けて、サービスプ
ロセッサ（ＳＶＰ） １から登録する例が第２図にしめ
したものであって、基本的には、何れの例でも同じもの
である。
） １内に設けて、サービスプロセッサ（ＳＶＰ） １
自身が登録する例が、第１図に示したものであり、該テ
ーブル１２．１３を本体装置２内に設けて、サービスプ
ロセッサ（ＳＶＰ） １から登録する例が第２図にしめ
したものであって、基本的には、何れの例でも同じもの
である。
上記のテーブル１２．１３に登録されているスキャンイ
ンアドレス、スキャンアウトアドレスが、例えば、順序
性を持っているのであれば、テーブル形式にすることな
く、例えば、カウンタで構成してもよいことはいう迄も
ないことである。
ンアドレス、スキャンアウトアドレスが、例えば、順序
性を持っているのであれば、テーブル形式にすることな
く、例えば、カウンタで構成してもよいことはいう迄も
ないことである。
このようにして構成されたスキャンインアドレス発生手
段１２ａに基づいて、エラーデータ１２ｂを、該スキャ
ンインアドレスが指示するフリップフロップ（ＦＦ）
２１０ａに一時に設定する。
段１２ａに基づいて、エラーデータ１２ｂを、該スキャ
ンインアドレスが指示するフリップフロップ（ＦＦ）
２１０ａに一時に設定する。
この後、該論理回路グループが動作するのに必要な数の
クロックを、公知の、例えば、クロック歩進機構で歩進
させる。
クロックを、公知の、例えば、クロック歩進機構で歩進
させる。
この結果、各チェック処理回路２１０から報告されるテ
スト結果を記憶している報告フリップフロップ（ＦＦ）
２１０ｂを指定するスキャンアウトアドレス発生手段
１３により、同時にサービスプロセッサ（ＳＶＰ）に読
み出し、その正常性を確認する。
スト結果を記憶している報告フリップフロップ（ＦＦ）
２１０ｂを指定するスキャンアウトアドレス発生手段
１３により、同時にサービスプロセッサ（ＳＶＰ）に読
み出し、その正常性を確認する。
前述のように、上記チェック処理回路２１０の確認処理
に先だって、当該論理回路グループ、及び関連する論理
回路グループの初期化処理、即ち、前処理と、エラーデ
ータに対して数クロック歩進された結果の該論理回路グ
ループ、及び、該エラーデータを設定したことによって
悪影響の与えられた関連論理回路グループの状態を元に
戻す、後処理があるが、該複数個のエラーデータの設定
に対して、唯の１回であること、及び、該テスト対象の
論理回路グループが他の論理回路グループに対して論理
的に比較的閉じているグループ単位で実施することによ
り、他の論理回路グループへの影響も少なくなるので、
例えば、Ｎ個のエラーブタを同時設定してテスト動作を
行った場合には、従来方式に比較して、その所要時間は
実質的に１７Ｎとなる。
に先だって、当該論理回路グループ、及び関連する論理
回路グループの初期化処理、即ち、前処理と、エラーデ
ータに対して数クロック歩進された結果の該論理回路グ
ループ、及び、該エラーデータを設定したことによって
悪影響の与えられた関連論理回路グループの状態を元に
戻す、後処理があるが、該複数個のエラーデータの設定
に対して、唯の１回であること、及び、該テスト対象の
論理回路グループが他の論理回路グループに対して論理
的に比較的閉じているグループ単位で実施することによ
り、他の論理回路グループへの影響も少なくなるので、
例えば、Ｎ個のエラーブタを同時設定してテスト動作を
行った場合には、従来方式に比較して、その所要時間は
実質的に１７Ｎとなる。
このように、本発明は、少なくとも、ＲＡＳ機構を備え
た本体装置と、外部装置とからなり、該外部装置からの
制御に基づいて、該ＲＡＳ機構を制御し、本体装置の保
守、運用を行う計算機システムにおける該ＲＡＳ機構の
チェック処理回路をテストするのに、該本体装置を構成
する論理回路を、互いに論理的な結合の少ない複数個の
グループに分割して、それぞれの論理回路グループを単
位として、該論理回路グループ内のＲＡＳ機構を構成し
ている複数個のチェック処理回路に対して、例えば、ス
キャンイン・アウト機構を用いて、チェック対象のフリ
ップフロップ（ＦＦ）を指定するスキャンインアドレス
を発生し、それぞれに一時にエラーデータをスキャンイ
ンした後、該論理回路グループを動作させるのに必要な
数のクロックだけ歩進させた後、それぞれのチェック処
理回路から報告されるチェック結果を記憶する報告フリ
ップフロップ（ＦＦ）を指示するスキャンアウトアドレ
スを発生して同時に読み取り、そのチェック処理回路の
正常性を確認するようにした所に特徴がある。
た本体装置と、外部装置とからなり、該外部装置からの
制御に基づいて、該ＲＡＳ機構を制御し、本体装置の保
守、運用を行う計算機システムにおける該ＲＡＳ機構の
チェック処理回路をテストするのに、該本体装置を構成
する論理回路を、互いに論理的な結合の少ない複数個の
グループに分割して、それぞれの論理回路グループを単
位として、該論理回路グループ内のＲＡＳ機構を構成し
ている複数個のチェック処理回路に対して、例えば、ス
キャンイン・アウト機構を用いて、チェック対象のフリ
ップフロップ（ＦＦ）を指定するスキャンインアドレス
を発生し、それぞれに一時にエラーデータをスキャンイ
ンした後、該論理回路グループを動作させるのに必要な
数のクロックだけ歩進させた後、それぞれのチェック処
理回路から報告されるチェック結果を記憶する報告フリ
ップフロップ（ＦＦ）を指示するスキャンアウトアドレ
スを発生して同時に読み取り、そのチェック処理回路の
正常性を確認するようにした所に特徴がある。
以上、詳細に説明したように、本発明のチェック処理回
路のテスト方式は、少なくとも、ＲＡＳ機構を備えた本
体装置と、外部装置とからなり、該外部装置からの制御
に基づいて、該ＲＡＳ機構を制御し、本体装置の保守、
運用を行う計算機システムにおいて、該ＲＡＳ機構中の
複数個のチェック処理回路に、一時に複数個のエラーデ
ータを注入する手段と、該注入されたエラーデータに基
づいて動作した上記ＲＡＳ機構中の該複数個のチェック
処理回路の状態を、一時に外部に通知する手段とを備え
、該エラーデータ注入手段と、外部通知手段とに基づい
て、本体装置に備えられているＲＡＳ機構の複数個・の
チェック処理回路をテストするようにしたものであるの
で、例えば、互いに論理的な結合のすくない各論理回路
グループ単位で、複数個のチェック処理回路をテストす
ることにより、従来、１ポイントのチェック処理回路の
テストを行う毎に必要であった前処理、後処理が、当該
論理回路グループに対して一度だけ行えばよく、且つ、
該前処理、後処理も短時間に済むので、該ＲＡＳ機構の
テスト時間を、大幅に短縮することができる効果が得ら
れる。
路のテスト方式は、少なくとも、ＲＡＳ機構を備えた本
体装置と、外部装置とからなり、該外部装置からの制御
に基づいて、該ＲＡＳ機構を制御し、本体装置の保守、
運用を行う計算機システムにおいて、該ＲＡＳ機構中の
複数個のチェック処理回路に、一時に複数個のエラーデ
ータを注入する手段と、該注入されたエラーデータに基
づいて動作した上記ＲＡＳ機構中の該複数個のチェック
処理回路の状態を、一時に外部に通知する手段とを備え
、該エラーデータ注入手段と、外部通知手段とに基づい
て、本体装置に備えられているＲＡＳ機構の複数個・の
チェック処理回路をテストするようにしたものであるの
で、例えば、互いに論理的な結合のすくない各論理回路
グループ単位で、複数個のチェック処理回路をテストす
ることにより、従来、１ポイントのチェック処理回路の
テストを行う毎に必要であった前処理、後処理が、当該
論理回路グループに対して一度だけ行えばよく、且つ、
該前処理、後処理も短時間に済むので、該ＲＡＳ機構の
テスト時間を、大幅に短縮することができる効果が得ら
れる。
第１図は本発明の一実施例を模式的に示した図。
第２図は本発明の他の実施例を模式的に示した図。
第３図は従来のＲＡＳ機構に対するテスト方式を説明す
る図。 である。 図面において、 １はサービスプロセッサ（ＳＶＰ） １２はテーブル。 １２ａはスキャンインアドレス、又は、スキャンインア
ドレス発生手段。 １２ｂはエラーデータ。 １３はスキャンアウトアドレス、又は、スキャンアウト
アドレス発生手段。 ２は本体装置、２１はＲＡＳ機構。 ２１０はチェック処理回路。 ２１０ａはエラーデータを注入するフリップフロップ（
ＦＦ）、 （ＲＡＳ機構のフリップフロップ（ＦＦ）
）２１０ｂは報告フリップフロップ（ＦＦ） 。 をそれぞれ示す。
る図。 である。 図面において、 １はサービスプロセッサ（ＳＶＰ） １２はテーブル。 １２ａはスキャンインアドレス、又は、スキャンインア
ドレス発生手段。 １２ｂはエラーデータ。 １３はスキャンアウトアドレス、又は、スキャンアウト
アドレス発生手段。 ２は本体装置、２１はＲＡＳ機構。 ２１０はチェック処理回路。 ２１０ａはエラーデータを注入するフリップフロップ（
ＦＦ）、 （ＲＡＳ機構のフリップフロップ（ＦＦ）
）２１０ｂは報告フリップフロップ（ＦＦ） 。 をそれぞれ示す。
Claims (1)
- 【特許請求の範囲】 少なくとも、ＲＡＳ機構（２１）を備えた本体装置（２
）と、外部装置（１）とからなり、該外部装置（１）か
らの制御に基づいて、該ＲＡＳ機構（２１）を制御し、
本体装置（２）の保守、運用を行う計算機システムにお
いて、 該ＲＡＳ機構（２１）中の複数個のチェック処理回路（
２１０）に、一時に複数個のエラーデータを注入する手
段（１２）と、 該注入されたエラーデータに基づいて動作した上記ＲＡ
Ｓ機構（２１）中の該複数個のチェック処理回路（２１
０）の状態を、一時に外部に通知する手段（１３）とを
備え、 該エラーデータ注入手段（１２）と、外部通知手段（１
３）とに基づいて、本体装置（２）に備えられているＲ
ＡＳ機構（２１）の複数個のチェック処理回路（２１０
）をテストすることを特徴とするチェック処理回路テス
ト方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63201671A JPH0250738A (ja) | 1988-08-12 | 1988-08-12 | チェック処理回路テスト方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63201671A JPH0250738A (ja) | 1988-08-12 | 1988-08-12 | チェック処理回路テスト方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0250738A true JPH0250738A (ja) | 1990-02-20 |
Family
ID=16444970
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63201671A Pending JPH0250738A (ja) | 1988-08-12 | 1988-08-12 | チェック処理回路テスト方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0250738A (ja) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5690270A (en) * | 1979-12-25 | 1981-07-22 | Fujitsu Ltd | Scan-in scan-out method |
| JPS60254247A (ja) * | 1984-05-30 | 1985-12-14 | Nec Corp | 擬以故障発生方式 |
| JPS6378234A (ja) * | 1986-09-22 | 1988-04-08 | Hitachi Ltd | 情報処理装置 |
-
1988
- 1988-08-12 JP JP63201671A patent/JPH0250738A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5690270A (en) * | 1979-12-25 | 1981-07-22 | Fujitsu Ltd | Scan-in scan-out method |
| JPS60254247A (ja) * | 1984-05-30 | 1985-12-14 | Nec Corp | 擬以故障発生方式 |
| JPS6378234A (ja) * | 1986-09-22 | 1988-04-08 | Hitachi Ltd | 情報処理装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1315409C (en) | Memory diagnostic apparatus and method | |
| US7627843B2 (en) | Dynamically interleaving randomly generated test-cases for functional verification | |
| US6321320B1 (en) | Flexible and programmable BIST engine for on-chip memory array testing and characterization | |
| US5844917A (en) | Method for testing adapter card ASIC using reconfigurable logic | |
| JPS6229827B2 (ja) | ||
| JPH04271445A (ja) | メモリ・テスト装置 | |
| GB2381875A (en) | Test system or method for integrated circuits | |
| US5841790A (en) | Apparatus for testing an adapter card ASIC with reconfigurable logic | |
| JPS6068624A (ja) | Ｌｓｉの自己検査装置 | |
| US7257751B2 (en) | Apparatus and method for random pattern built in self-test | |
| CA2057340C (en) | Arrangement for testing digital circuit devices having tri-state outputs | |
| JP2591825B2 (ja) | 圧縮データを用いた論理回路試験方法及びその装置 | |
| EP0428465A2 (en) | Method and apparatus for detecting oscillator stuck faults in a level sensitive scan design (LSSD) system | |
| JPH0735816A (ja) | 集積回路試験装置のパターンメモリ回路 | |
| US6704894B1 (en) | Fault insertion using on-card reprogrammable devices | |
| JPH0250738A (ja) | チェック処理回路テスト方式 | |
| CA2057363C (en) | Arrangement for testing digital circuit devices having bidirectional outputs | |
| CA2057339C (en) | Test interface for a digital circuit | |
| JP2837703B2 (ja) | 故障診断装置 | |
| JPH05101697A (ja) | Ｌｓｉ用故障診断回路 | |
| DE69018365T2 (de) | Speicherbankparitätsfehleranzeiger für Personalrechner. | |
| JPH06300814A (ja) | 集積回路及びそのテスト方法 | |
| US5075843A (en) | Method and apparatus for processing graphical information | |
| JPH0997194A (ja) | フェイルメモリのデータ取得装置 | |
| JPH0766030B2 (ja) | 論理パッケージの診断方法 |