JPS6380604A - カレントミラ−回路 - Google Patents
カレントミラ−回路Info
- Publication number
- JPS6380604A JPS6380604A JP61225125A JP22512586A JPS6380604A JP S6380604 A JPS6380604 A JP S6380604A JP 61225125 A JP61225125 A JP 61225125A JP 22512586 A JP22512586 A JP 22512586A JP S6380604 A JPS6380604 A JP S6380604A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- current
- base
- current mirror
- collector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/34—DC amplifiers in which all stages are DC-coupled
- H03F3/343—DC amplifiers in which all stages are DC-coupled with semiconductor devices only
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、半導体集積回路においてよく用いられる、
カレントミラー回路の改良に関するものである。
カレントミラー回路の改良に関するものである。
第５図は、アーリ効果を防止できる従来のカレントミラ
ーの回路図である０図において、１は電圧源、２はカレ
ントミラーの基準となる定電流源、４は電源電位（電圧
値Ｖｃｅ） 、５はＧＮＤ、１０及び１１はカレントミ
ラーを構成するＮＰＮトランジスタ、１２はカレントミ
ラーのベース電流補償層ＮＰＮトランジスタ、１４はア
ーリ効果防止用ＮＰＮ トランジスタである。また６は
定電流源２による電流、８はカレントミラーの出力電流
、９は出力端子を示す。
ーの回路図である０図において、１は電圧源、２はカレ
ントミラーの基準となる定電流源、４は電源電位（電圧
値Ｖｃｅ） 、５はＧＮＤ、１０及び１１はカレントミ
ラーを構成するＮＰＮトランジスタ、１２はカレントミ
ラーのベース電流補償層ＮＰＮトランジスタ、１４はア
ーリ効果防止用ＮＰＮ トランジスタである。また６は
定電流源２による電流、８はカレントミラーの出力電流
、９は出力端子を示す。
次に動作について説明する。定電流源２より流れ出る電
流６は、ベース電流補償用トランジスタ１２のベースに
流れ込み、そのエミッタより電圧源１からの電流がカレ
ントミラーを構成するトランジスタ対１０．１１のベー
スに供給される。ここでトランジスタ１２のｈＦ！が十
分大きいとすると、そのベース電流は無視できる。従っ
て、１を流６は殆んどトランジスタ１０のコレクタに流
れ込み、このため、トランジスタ１１にもトランジスタ
１０と同一もしくはその面積比に応じた電流が流れる。
流６は、ベース電流補償用トランジスタ１２のベースに
流れ込み、そのエミッタより電圧源１からの電流がカレ
ントミラーを構成するトランジスタ対１０．１１のベー
スに供給される。ここでトランジスタ１２のｈＦ！が十
分大きいとすると、そのベース電流は無視できる。従っ
て、１を流６は殆んどトランジスタ１０のコレクタに流
れ込み、このため、トランジスタ１１にもトランジスタ
１０と同一もしくはその面積比に応じた電流が流れる。
この電流はトランジスタ１４のエミッタより供給され、
この電流を流すのに必要なトランジスタ１４のベース電
流は、定電流源２の電流６より供給される。ここでもト
ランジスタ１４のｈ□が十分大きいとすると、そのベー
ス電流は無視できるため、トランジスタ１１のコレクタ
電流は、出力端子９からの電流８と等しくなる。ここで
トランジスタ１０のコレクタ電位は■□１０＋ｖ□１２
となっており、２ＸＶ。で固定されている。
この電流を流すのに必要なトランジスタ１４のベース電
流は、定電流源２の電流６より供給される。ここでもト
ランジスタ１４のｈ□が十分大きいとすると、そのベー
ス電流は無視できるため、トランジスタ１１のコレクタ
電流は、出力端子９からの電流８と等しくなる。ここで
トランジスタ１０のコレクタ電位は■□１０＋ｖ□１２
となっており、２ＸＶ。で固定されている。
またトランジスタ１１のコレクタ電位は、■１！１０＋
ｖＢ１２−Ｖｌ！１４となッテおり、Ｖ’ＢテＪｌ定さ
れている。従って出力端子９の電位が変化してもトラン
ジスタ１１のコレクターエミッタ間電圧ｖ４は１×ｖ□
で固定されており、変化しないため、アーリ効果による
出力電流８の変動がない。
ｖＢ１２−Ｖｌ！１４となッテおり、Ｖ’ＢテＪｌ定さ
れている。従って出力端子９の電位が変化してもトラン
ジスタ１１のコレクターエミッタ間電圧ｖ４は１×ｖ□
で固定されており、変化しないため、アーリ効果による
出力電流８の変動がない。
従来のカレントミラー回路は以上のように構成されてい
るので、カレントミラーを構成するそれぞれのトランジ
スタのコレクタ・エミッタ関電圧ＶＣｔが異なるため、
十分なベアリングが得られないという問題点があった。
るので、カレントミラーを構成するそれぞれのトランジ
スタのコレクタ・エミッタ関電圧ＶＣｔが異なるため、
十分なベアリングが得られないという問題点があった。
また、出力端子９の電位としては■□十ＶＨ！ｓａｔ以
上の電位が必要で、出力端子の低電圧特性が悪いという
欠点があった。
上の電位が必要で、出力端子の低電圧特性が悪いという
欠点があった。
この発明は、上記のような問題点を解消するためになさ
れたもので、カレントミラーのベアリングを十分に得ら
れるとともに、アーリ効果による変動がなく、しかも出
力端子の低電圧特性を良（−することができるカレント
ミラー回路を得ることを目的とする。
れたもので、カレントミラーのベアリングを十分に得ら
れるとともに、アーリ効果による変動がなく、しかも出
力端子の低電圧特性を良（−することができるカレント
ミラー回路を得ることを目的とする。
この発明に係るカレントミラー回路は、カレントミラー
の基準側トランジスタのコレクタとベース電流補償用ト
ランジスタのベース間にダイオードのみまたはダイオー
ドと抵抗とを挿入し、かつカレントミラーの出力側のト
ランジスタのコレクタ側に、同一の構成からなる基準電
圧源とアーリ効果防止用トランジスタとを付加し、基準
側トランジスタと出力側トランジスタのコレクタ・エミ
ッタ間電圧を同一にするようにしたものである。
の基準側トランジスタのコレクタとベース電流補償用ト
ランジスタのベース間にダイオードのみまたはダイオー
ドと抵抗とを挿入し、かつカレントミラーの出力側のト
ランジスタのコレクタ側に、同一の構成からなる基準電
圧源とアーリ効果防止用トランジスタとを付加し、基準
側トランジスタと出力側トランジスタのコレクタ・エミ
ッタ間電圧を同一にするようにしたものである。
この発明においては、コレクタ・エミッタ間電圧同一化
手段のダイオードは、カレントミラーを構成する基準側
、出力側トランジスタのコレクタ・エミッタ間電圧■、
を同一に保つからカレントミラーのベアリングが十分に
得られる。
手段のダイオードは、カレントミラーを構成する基準側
、出力側トランジスタのコレクタ・エミッタ間電圧■、
を同一に保つからカレントミラーのベアリングが十分に
得られる。
また抵抗はコレクタ・エミッタ間電圧を低電圧に設定す
るから出力端子の低電圧動作を可能にする。
るから出力端子の低電圧動作を可能にする。
以下、この発明の一実施例を図について説明する。第１
図は本発明の一実施例によるカレントミラー回路を示し
、特にそれぞれのトランジスタのコレクタ・エミッタ間
電圧（ｖ４）を同一にする原理的構成を示す、また第２
図は出力端子の低電圧特性を改善した他の実施例を示す
、第３図はカレントミラーを構成するトランジスタのｖ
ｃ！を設定する抵抗を共用し、カレントミラーの基準の
定電流が変化した場合にも、正常にカレントミラーが動
作するようにした他の実施例で、第４図はカレントミラ
ーの基準電流とアーリ効果防止用電流を共用した更に他
の実施例を示す。
図は本発明の一実施例によるカレントミラー回路を示し
、特にそれぞれのトランジスタのコレクタ・エミッタ間
電圧（ｖ４）を同一にする原理的構成を示す、また第２
図は出力端子の低電圧特性を改善した他の実施例を示す
、第３図はカレントミラーを構成するトランジスタのｖ
ｃ！を設定する抵抗を共用し、カレントミラーの基準の
定電流が変化した場合にも、正常にカレントミラーが動
作するようにした他の実施例で、第４図はカレントミラ
ーの基準電流とアーリ効果防止用電流を共用した更に他
の実施例を示す。
図において、１は電圧源、２はカレントミラーの基準と
なる定電流源、３はアーリ効果防止用トランジスタ１４
のバイアスとなる定電流源、４は電源電位（電圧値Ｖｃ
ｃ） 、５はＧＮＤ、６は定電流源２より流れ出る電流
、７は定電流源３より流れ出る電流、８は出力端子９か
ら流れ込む電流を示す。また１０．１１はカレントミラ
ーを構成するＮＰＮ ）ランジスタ対、１２はベース電
流補償用ＮＰＮ トランジスタ、１３はトランジスタ１
０のコレクタ電位を設定するダイオード、１４はアーリ
効果補正用トランジスタ、１５．１６はトランジスタ１
４のベース電位を設定するダイオード、１７．１８はそ
れぞれカレントミラーを構成する、トランジスタ１０及
び１１のコレクタ電位を設定するための抵抗、１９はベ
ース電流補償用のＰＮＰトランジスタを示す。
なる定電流源、３はアーリ効果防止用トランジスタ１４
のバイアスとなる定電流源、４は電源電位（電圧値Ｖｃ
ｃ） 、５はＧＮＤ、６は定電流源２より流れ出る電流
、７は定電流源３より流れ出る電流、８は出力端子９か
ら流れ込む電流を示す。また１０．１１はカレントミラ
ーを構成するＮＰＮ ）ランジスタ対、１２はベース電
流補償用ＮＰＮ トランジスタ、１３はトランジスタ１
０のコレクタ電位を設定するダイオード、１４はアーリ
効果補正用トランジスタ、１５．１６はトランジスタ１
４のベース電位を設定するダイオード、１７．１８はそ
れぞれカレントミラーを構成する、トランジスタ１０及
び１１のコレクタ電位を設定するための抵抗、１９はベ
ース電流補償用のＰＮＰトランジスタを示す。
次に動作について説明する。第１図において、定電流源
２より流れ出る電流６はベース電流補償用トランジスタ
１２のベースに流れ込み、これによりｈ□倍されて、そ
のエミッタよりカレントミラートランジスタ１０．１１
のベースに供給される。ここでトランジスタ１２のｈ□
が十分大きいとすると、そのベース電流は無視できるた
め−、電流６は殆んどダイオード１３を通ってトランジ
スタ１０のコレクタに流れ込む、このだめ、トランジス
タ１１にもトランジスタ１０と同一もしくはその面積比
に応じた電流が流れる。一方定電流源３から流れ出る電
流７はダイオード１５．１６を流れ、アーリ効果防止用
トランジスタ１４にベース電位を与える。ここでもトラ
ンジスタ１４のｈＦ！が十分大きいとするとそのベース
電流は無視できるため、出力端子９を流れる電流８はほ
ぼトランジスタ１１のコレクタ電流と等しくなる。
２より流れ出る電流６はベース電流補償用トランジスタ
１２のベースに流れ込み、これによりｈ□倍されて、そ
のエミッタよりカレントミラートランジスタ１０．１１
のベースに供給される。ここでトランジスタ１２のｈ□
が十分大きいとすると、そのベース電流は無視できるた
め−、電流６は殆んどダイオード１３を通ってトランジ
スタ１０のコレクタに流れ込む、このだめ、トランジス
タ１１にもトランジスタ１０と同一もしくはその面積比
に応じた電流が流れる。一方定電流源３から流れ出る電
流７はダイオード１５．１６を流れ、アーリ効果防止用
トランジスタ１４にベース電位を与える。ここでもトラ
ンジスタ１４のｈＦ！が十分大きいとするとそのベース
電流は無視できるため、出力端子９を流れる電流８はほ
ぼトランジスタ１１のコレクタ電流と等しくなる。
ここでトランジスタ１０のコレクタ電位はＶｍｚ１０
＋ｖＢ１２−Ｖｉａｌ ３となってｖｏで固定されてい
る。一方、トランジスタ１１のコレクタ電位はＶａｔ
１５ ＋ Ｖａｔ １６− Ｖｍｚ １４となッテコれ
も■。で固定されているため、カレントミラーを構成す
る両トランジスタのｖｃｔは一致し、出力端子９の電位
によって変化しないため、出力電流８は電流６とほぼ同
一もしくは一定比で変動のないものになる、またこの回
路における出力端子９の低電圧特性はＶｌ！＋ＶＣ！。
＋ｖＢ１２−Ｖｉａｌ ３となってｖｏで固定されてい
る。一方、トランジスタ１１のコレクタ電位はＶａｔ
１５ ＋ Ｖａｔ １６− Ｖｍｚ １４となッテコれ
も■。で固定されているため、カレントミラーを構成す
る両トランジスタのｖｃｔは一致し、出力端子９の電位
によって変化しないため、出力電流８は電流６とほぼ同
一もしくは一定比で変動のないものになる、またこの回
路における出力端子９の低電圧特性はＶｌ！＋ＶＣ！。
ｔ１４以上で正常に動作する。
第２図は、出力端子９の低電圧特性を改善するために第
１図の回路に対し抵抗１７を追加するとともに、ダイオ
ード１６の代わりに抵抗１８を挿入したものである。こ
の回路において、トランジスタ１０のコレクタ電位は、
（Ｖｍｔｌ Ｏ＋Ｖｍｔ１２ Ｖｍｔｌ３−Ｒ１’７
’１６）−Ｖａｔ Ｒ１７・Ｉ６で決まり、一方トラ
ンジスタ１１のコレクタ電位は、ＲｌＢ・Ｉ７＋Ｖ＋＋
ｔ１５ Ｖｍｔｌ４−Ｒ１８・Ｉ７で決まる。従って
Ｖ□−Ｒ１７・ｌ６−ＲｌＢ−Ｉ？となり、かつＲ１Ｂ
・Ｉ ７ ＞Ｖ（！！１□ １１となるようにＲ１７
，Ｒ１８，１６，１７の値を設定すれば、ベアリングの
とれたカレントミラーとして第１図の回路と同様に動作
する。
１図の回路に対し抵抗１７を追加するとともに、ダイオ
ード１６の代わりに抵抗１８を挿入したものである。こ
の回路において、トランジスタ１０のコレクタ電位は、
（Ｖｍｔｌ Ｏ＋Ｖｍｔ１２ Ｖｍｔｌ３−Ｒ１’７
’１６）−Ｖａｔ Ｒ１７・Ｉ６で決まり、一方トラ
ンジスタ１１のコレクタ電位は、ＲｌＢ・Ｉ７＋Ｖ＋＋
ｔ１５ Ｖｍｔｌ４−Ｒ１８・Ｉ７で決まる。従って
Ｖ□−Ｒ１７・ｌ６−ＲｌＢ−Ｉ？となり、かつＲ１Ｂ
・Ｉ ７ ＞Ｖ（！！１□ １１となるようにＲ１７
，Ｒ１８，１６，１７の値を設定すれば、ベアリングの
とれたカレントミラーとして第１図の回路と同様に動作
する。
この時出力端子９の低電圧特性はＲ１８・１７＋Ｖｅｘ
−ａｚ １４以上で正常に動作する。
−ａｚ １４以上で正常に動作する。
第３図はＰＮＰ トランジスタ１９と定電流源３とＮＰ
Ｎトランジスタ１２との組合せによってカレントミラー
トランジスタ１０．１１のベース電流を補償する回路で
あり、抵抗１８と定電流源３の電流７とによってカレン
トミラートランジスタ１０．１１のコレクタ電位を低く
設定する。定電流７はトランジスタ１２のベースに流れ
込み、これによりり、え倍されてそのエミッタよりカレ
ントミラートランジスタ１０．１１のベースに供給され
る。これにより、トランジスタ１０にコレクタ電流が流
れ定電流６とともにトランジスタ１９のベース電流も引
き込む、このため、ＰＮＰ トランジスタ１９はベース
電流のｈ□倍された電流を抵抗１８を介して引き込むよ
うに帰還がかかる。
Ｎトランジスタ１２との組合せによってカレントミラー
トランジスタ１０．１１のベース電流を補償する回路で
あり、抵抗１８と定電流源３の電流７とによってカレン
トミラートランジスタ１０．１１のコレクタ電位を低く
設定する。定電流７はトランジスタ１２のベースに流れ
込み、これによりり、え倍されてそのエミッタよりカレ
ントミラートランジスタ１０．１１のベースに供給され
る。これにより、トランジスタ１０にコレクタ電流が流
れ定電流６とともにトランジスタ１９のベース電流も引
き込む、このため、ＰＮＰ トランジスタ１９はベース
電流のｈ□倍された電流を抵抗１８を介して引き込むよ
うに帰還がかかる。
ここで各トランジスタのｈＦｌが十分大きいとすると、
定電流６はトランジスタ１０に、定電流７はトランジス
タ１９にその殆んどが流れることになる。またトランジ
スタ１４は先に述べたようにアーリ効果補正用のトラン
ジスタであり、その出力電流８は電流６と同一もしくは
トランジスタ１０．１１の面積比に比例した値となる。
定電流６はトランジスタ１０に、定電流７はトランジス
タ１９にその殆んどが流れることになる。またトランジ
スタ１４は先に述べたようにアーリ効果補正用のトラン
ジスタであり、その出力電流８は電流６と同一もしくは
トランジスタ１０．１１の面積比に比例した値となる。
ここで、トランジスタ１０のｖｃアは、
Ｖａｔ１０＋Ｖｍｔ１２ Ｒ１８・ Ｉ７ Ｖ
ｍｔｌ９−Ｖ□−ＲｌＢ・Ｉ７となり、トランジスタ１
１のＶＣｔはＶｔｔｌＯ＋ＶｔｔＬ２−ＲｌＢ・Ｉ７
Ｖｌ１１４−■。−Ｒ１８・Ｉ７となって一致する。
ｍｔｌ９−Ｖ□−ＲｌＢ・Ｉ７となり、トランジスタ１
１のＶＣｔはＶｔｔｌＯ＋ＶｔｔＬ２−ＲｌＢ・Ｉ７
Ｖｌ１１４−■。−Ｒ１８・Ｉ７となって一致する。
こコテＶｃｉｌ Ｏ＜Ｒ１８・Ｉ ７となるようにＲ１
８・Ｉ７を設定すると、出力端子９の低電圧特性はＶｃ
ｘｌ ４＋Ｖｍｔ Ｒ１８・１７以上で７−＋Ｊ効果
の影響のない出力電流８を得ることができる。また、こ
の回路では、基準側のトランジスタ１０のコレクタ電位
も■□−Ｒ１８・Ｉ７と低くすることができ、また基準
電流Ｉ６が変化しても、トランジスタ１０．１１のコレ
クタ電位は変化せず安定に動作する。
８・Ｉ７を設定すると、出力端子９の低電圧特性はＶｃ
ｘｌ ４＋Ｖｍｔ Ｒ１８・１７以上で７−＋Ｊ効果
の影響のない出力電流８を得ることができる。また、こ
の回路では、基準側のトランジスタ１０のコレクタ電位
も■□−Ｒ１８・Ｉ７と低くすることができ、また基準
電流Ｉ６が変化しても、トランジスタ１０．１１のコレ
クタ電位は変化せず安定に動作する。
第４図はカレントミラーの基準となる定電流源とアーリ
効果補正用の定電流源とを共用した例で、カレントミラ
ートランジスタ１０．１１のコレクタ電位及び出力端子
９の低電圧特性は第３図と同様である。
効果補正用の定電流源とを共用した例で、カレントミラ
ートランジスタ１０．１１のコレクタ電位及び出力端子
９の低電圧特性は第３図と同様である。
なお、上記実施例では、ＮＰＮトランジスタによるカレ
ントミラーについて述べたが、ＰＮＰ トランジスタに
よるカレントミラーであってもよく、上記実施例と同様
の効果を奏する。
ントミラーについて述べたが、ＰＮＰ トランジスタに
よるカレントミラーであってもよく、上記実施例と同様
の効果を奏する。
また、上記実施例では１つの基準電流に対して１つの出
力をもつカレントミラーについて述べたが、複数の出力
を持つカレントミラーであってもよく、上記実施例と同
様の効果を奏する。
力をもつカレントミラーについて述べたが、複数の出力
を持つカレントミラーであってもよく、上記実施例と同
様の効果を奏する。
以上のように、この発明に係るカレントミラー回路によ
れば、カレントミラーを構成する基準側及び出力側の各
トランジスタのコレクタ、エミッタ間電圧が同一になる
ように構成したので、アーリ効果による影響を受けず、
ベアリング精度のよいカレントミラー回路が得られると
いう効果がある。
れば、カレントミラーを構成する基準側及び出力側の各
トランジスタのコレクタ、エミッタ間電圧が同一になる
ように構成したので、アーリ効果による影響を受けず、
ベアリング精度のよいカレントミラー回路が得られると
いう効果がある。
第１図はこの発明の一実施例によるカレントミラー回路
の動作原理を示す図、第２図ないし第４図は出力端子の
低電圧特性を改善する本発明の他の実施例を示す図、第
５図は従来例を示す図である。 図において、３０はカレントミラー回路本体、２０はカ
レントミラー、１０は基準側トランジスタ、１１は出力
側トランジスタ、１２はベース電流補償用トランジスタ
、１４はアーリ効果防止用トランジスタ、４０はコレク
タ・エミッタ間電圧同一化手段、１３．１５．１６は第
１．第２．第３のダイオード、１７．１８は抵抗、１９
はＰＮＰトランジスタである。
の動作原理を示す図、第２図ないし第４図は出力端子の
低電圧特性を改善する本発明の他の実施例を示す図、第
５図は従来例を示す図である。 図において、３０はカレントミラー回路本体、２０はカ
レントミラー、１０は基準側トランジスタ、１１は出力
側トランジスタ、１２はベース電流補償用トランジスタ
、１４はアーリ効果防止用トランジスタ、４０はコレク
タ・エミッタ間電圧同一化手段、１３．１５．１６は第
１．第２．第３のダイオード、１７．１８は抵抗、１９
はＰＮＰトランジスタである。
Claims (5)
- （１）カレントミラーの基準となる第１の定電流源と、 該第１の定電流源より基準電流が流しこまれる基準側の
トランジスタと、 該基準側のトランジスタとともにカレントミラーを構成
する出力側のトランジスタと、 該出力側トランジスタと本カレントミラー回路の出力端
子間に設けられたアーリ効果防止用トランジスタと、 上記カレントミラーのベースに接続されたベース電流補
償用トランジスタとを備えたカレントミラー回路本体と
、 上記基準側トランジスタと出力側トランジスタのコレク
タ・エミッタ間電圧を同一化するコレクタ・エミッタ間
電圧同一化手段とを備えたことを特徴とするカレントミ
ラー回路。 - （２）上記コレクタ・エミッタ間電圧同一化手段は、 上記第１の定電流源及び上記基準側トランジスタ間に設
けられ、アノードが上記ベース電流補償用トランジスタ
のベースに接続された第１のダイオードと、 相互に直列接続されアーリ効果補正用の第２の定電流源
より定電流が流しこまれる第２、第３のダイオードとを
備え、 上記第２のダイオードのアノードには上記アーリ効果防
止用トランジスタのベースが接続され、上記第３のダイ
オードのカソードは接地されていることを特徴とする特
許請求の範囲第１項記載のカレントミラー回路。 - （３）上記コレクタ・エミッタ間電圧同一化手段は、 上記第１の定電流源及び上記基準側トランジスタ間に設
けられ、相互に直列接続された第１のダイオード及び抵
抗と、 相互に直列接続されアーリ効果防止用の第２の定電流源
より定電流が流しこまれる第２のダイオードおよび抵抗
とを備え、 上記第１及び第２のダイオードのアノードはそれぞれ上
記ベース電流補償用及びアーリ効果防止用トランジスタ
のベースにそれぞれ接地されていることを特徴とする特
許請求の範囲第１項記載のカレントミラー回路。 - （４）上記コレクタ・エミッタ間電圧同一化手段は、 相互に直列接続されアーリ効果防止用の第２の定電流源
より定電流が流しこまれる抵抗及びＰＮＰトランジスタ
を備え、 該ＰＮＰトランジスタのベースは上記第１の定電流源と
上記基準側トランジスタのコレクタとの接続点に接続さ
れ、 上記ベース電流補償用トランジスタのベースは上記第２
の定電流源と抵抗との接続点に接続されていることを特
徴とする特許請求の範囲第１項記載のカレントミラー回
路。 - （５）上記コレクタ・エミッタ間電圧同一化手段は、 上記第１の定電流源と基準側トランジスタとの間に設け
られ相互に直列接続された抵抗およびダイオードを備え
、 上記ベース電流補償用トランジスタのベースは上記第１
の定電流源と上記抵抗との接続点に接続され、 上記アーリ効果防止用トランジスタのベースは上記ダイ
オードのアノードに接続されていることを特徴とする特
許請求の範囲第１項記載のカレントミラー回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61225125A JPS6380604A (ja) | 1986-09-24 | 1986-09-24 | カレントミラ−回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61225125A JPS6380604A (ja) | 1986-09-24 | 1986-09-24 | カレントミラ−回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6380604A true JPS6380604A (ja) | 1988-04-11 |
Family
ID=16824354
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61225125A Pending JPS6380604A (ja) | 1986-09-24 | 1986-09-24 | カレントミラ−回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6380604A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015035683A (ja) * | 2013-08-08 | 2015-02-19 | 新日本無線株式会社 | 演算増幅器 |
-
1986
- 1986-09-24 JP JP61225125A patent/JPS6380604A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015035683A (ja) * | 2013-08-08 | 2015-02-19 | 新日本無線株式会社 | 演算増幅器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4349778A (en) | Band-gap voltage reference having an improved current mirror circuit | |
| US4362985A (en) | Integrated circuit for generating a reference voltage | |
| US4587478A (en) | Temperature-compensated current source having current and voltage stabilizing circuits | |
| JPH0770935B2 (ja) | 差動電流増幅回路 | |
| JP2542605B2 (ja) | 電流ミラ−回路配置 | |
| EP0291345B1 (en) | A temperature stabilized RF detector | |
| JPS6380604A (ja) | カレントミラ−回路 | |
| JP3347896B2 (ja) | 定電圧源回路 | |
| JPH04127703A (ja) | 演算増幅回路 | |
| EP1076925B1 (en) | Rectifier circuit | |
| GB2240442A (en) | Threshold voltage generating circuit for integrated circuit | |
| JP2754824B2 (ja) | 定電圧回路 | |
| JP2528838Y2 (ja) | 直流電源回路 | |
| JP2609749B2 (ja) | 電流供給回路 | |
| JP2848330B2 (ja) | カレントミラー回路 | |
| JPH0113452Y2 (ja) | ||
| JP2566941B2 (ja) | 集積回路の直流オフセツト電圧補償回路 | |
| JP2568690B2 (ja) | 定電流回路 | |
| JPS62173808A (ja) | バツフアアンプ | |
| JP2828836B2 (ja) | 帰還型増幅器のバイアス回路 | |
| JPH067375Y2 (ja) | 出力電圧温度補償型安定化直流電源 | |
| JPH0476715A (ja) | 基準電圧発生回路 | |
| JPH05343933A (ja) | 電圧電流変換回路 | |
| JP3036084B2 (ja) | 定電圧回路 | |
| JPH05300745A (ja) | 整流回路 |