JPS6380776A - Ｐｗｍインバ−タの電流制御装置 - Google Patents
Ｐｗｍインバ−タの電流制御装置Info
- Publication number
- JPS6380776A JPS6380776A JP61222165A JP22216586A JPS6380776A JP S6380776 A JPS6380776 A JP S6380776A JP 61222165 A JP61222165 A JP 61222165A JP 22216586 A JP22216586 A JP 22216586A JP S6380776 A JPS6380776 A JP S6380776A
- Authority
- JP
- Japan
- Prior art keywords
- phase
- current control
- signal
- current
- pwm
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Inverter Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、電流制御装置に係り、特に、離散的な演算手
段を用いて応答のよい電流制御を実行するのに好適なＰ
ＷＭインバータの電流制御装置に関する。
段を用いて応答のよい電流制御を実行するのに好適なＰ
ＷＭインバータの電流制御装置に関する。
従来、ＰＷＭインバータの電流制御を、マイクロプロセ
ッサやディジタルシグナルプロセッサなどの離散的な演
算手段を用いて実行する方法として、特開昭５８−１９
８１６５号公報に記載のように、ＰＷＭ信号を生成する
ための特定のタイミングに同期して電流検出を実行し制
御する方法が知られている。この方法は、ＰＷＭインバ
ータのスイッチング動作に同期して電流を検出するので
、そのスイッチング動作により住した電流脈動成分を除
去した電流検出が可能となる。離散的な演算手段を用い
て制御処理を実行する場合には、その演算処理時間によ
りサンプリング周波数の上限が規定される。したがって
、上記従来例のように制御タイミングをうまく設定する
ことで、アナログ制御に劣らない電流制御が可能となる
。
ッサやディジタルシグナルプロセッサなどの離散的な演
算手段を用いて実行する方法として、特開昭５８−１９
８１６５号公報に記載のように、ＰＷＭ信号を生成する
ための特定のタイミングに同期して電流検出を実行し制
御する方法が知られている。この方法は、ＰＷＭインバ
ータのスイッチング動作に同期して電流を検出するので
、そのスイッチング動作により住した電流脈動成分を除
去した電流検出が可能となる。離散的な演算手段を用い
て制御処理を実行する場合には、その演算処理時間によ
りサンプリング周波数の上限が規定される。したがって
、上記従来例のように制御タイミングをうまく設定する
ことで、アナログ制御に劣らない電流制御が可能となる
。
ＰＷＭインバータでは、その構成に応じて多相（通常３
相）の出力電流を制御しなければならない。上記従来技
術では、搬送波に同期した特定のタイミングで全相分の
電流を検出し制御する。このため、最初に制御演算に取
りかかった相の電流制御は完了しているにもかかわらず
、その制御処理の結果をＰＷＭ信号に反映できない。
相）の出力電流を制御しなければならない。上記従来技
術では、搬送波に同期した特定のタイミングで全相分の
電流を検出し制御する。このため、最初に制御演算に取
りかかった相の電流制御は完了しているにもかかわらず
、その制御処理の結果をＰＷＭ信号に反映できない。
これら制御演算に要する時間は電流制御系における無駄
時間となるため、従来の方法では応答のよい電流制御系
を構成できないという問題点があった。
時間となるため、従来の方法では応答のよい電流制御系
を構成できないという問題点があった。
本発明は、マイクロプロセッサなどの離散的な演算手段
を用いて、電流制御特性が良好なＰＷＭインバータの電
流制御装置を提供することを目的とする。
を用いて、電流制御特性が良好なＰＷＭインバータの電
流制御装置を提供することを目的とする。
上記目的は、１相分の制御演算を完了するのに十分な時
間だけ位相をずらした搬送波信号を各相毎に用意し、こ
れに同期して各相毎に順次、電流制御を実行することに
より達成される。
間だけ位相をずらした搬送波信号を各相毎に用意し、こ
れに同期して各相毎に順次、電流制御を実行することに
より達成される。
ＰＷＭインバータ各相の電流制御演算は、各相毎に位相
をずらした搬送波信号の特定のタイミングに同期して実
行される。１つの相の電流制御処理はこの位相差の間に
十分終了する。このため、各搬送波信号の同位相時点毎
に、対応する相の電流制御処理を各相毎に実行できる。
をずらした搬送波信号の特定のタイミングに同期して実
行される。１つの相の電流制御処理はこの位相差の間に
十分終了する。このため、各搬送波信号の同位相時点毎
に、対応する相の電流制御処理を各相毎に実行できる。
ここで、ＰＷＭインバータの出力電流は、この搬送波信
号に基ずくスイッチング動作に対応して脈動する。本発
明では、その搬送波信号の位相をあらかじめずらしてお
く。このため、各相毎に電流制御を実行しても、各相と
も脈動の影響を受けない電流検出が可能となる。この電
流検出値を用いて、１相分の電流制御を完了後、ただち
に対応する相のＰＷＭ信号を更新できるので、応答のよ
い電流制御系を構成できる。
号に基ずくスイッチング動作に対応して脈動する。本発
明では、その搬送波信号の位相をあらかじめずらしてお
く。このため、各相毎に電流制御を実行しても、各相と
も脈動の影響を受けない電流検出が可能となる。この電
流検出値を用いて、１相分の電流制御を完了後、ただち
に対応する相のＰＷＭ信号を更新できるので、応答のよ
い電流制御系を構成できる。
［実施例〕
以下、本発明の実施例を図面を用いて説明する。
第１図は本発明の一実施例を示す構成図であって、１は
直流電源、２はインバータ主回路、３は交流電動機、４
は電流検出器、５はマイクロプロセッサ、６はＰＷＭ信
号発生器、７はゲートパルス分配器、８はマルチプレク
サ、９はＡ／Ｄ変換器である。同図において、制御対象
となるＰＷＭインバータは直流電源１とインバータ主回
路２とから構成され、その３相出力電流を交流電動機３
に供給する。インバータの出力電流は電流検出器４によ
り検出信号に変換され制御回路に取込まれる。
直流電源、２はインバータ主回路、３は交流電動機、４
は電流検出器、５はマイクロプロセッサ、６はＰＷＭ信
号発生器、７はゲートパルス分配器、８はマルチプレク
サ、９はＡ／Ｄ変換器である。同図において、制御対象
となるＰＷＭインバータは直流電源１とインバータ主回
路２とから構成され、その３相出力電流を交流電動機３
に供給する。インバータの出力電流は電流検出器４によ
り検出信号に変換され制御回路に取込まれる。
電流制御演算を実行するマイクロプロセッサ５は、ＰＷ
Ｍ信号発生器６より出力されるパルス信号Ｚｕ、ＺＶ、
ＺＷの立上がり時点に同期して、割込み処理が起動され
、対応する相（ｕ、 ｖ、 ｗ各相）の電流制御処理
を開始する。各相の電流制御処理が起動されると、マイ
クロプロセッサ５は対応する相の電流検出値をマルチプ
レクサ８で選択し、Ａ／Ｄ （Ａｎａｌｏｇ ｔｏ Ｄ
ｉｇｉｔａｌ）変換器９でディジタルデータに変換して
取込む。この検出値と電流指令値とから制御演算を実行
して、各相の瞬時電圧指令値に対応したデータをＰＷＭ
信号発生器６に設定する。
Ｍ信号発生器６より出力されるパルス信号Ｚｕ、ＺＶ、
ＺＷの立上がり時点に同期して、割込み処理が起動され
、対応する相（ｕ、 ｖ、 ｗ各相）の電流制御処理
を開始する。各相の電流制御処理が起動されると、マイ
クロプロセッサ５は対応する相の電流検出値をマルチプ
レクサ８で選択し、Ａ／Ｄ （Ａｎａｌｏｇ ｔｏ Ｄ
ｉｇｉｔａｌ）変換器９でディジタルデータに変換して
取込む。この検出値と電流指令値とから制御演算を実行
して、各相の瞬時電圧指令値に対応したデータをＰＷＭ
信号発生器６に設定する。
ＰＷＭ信号発生器６は、設定されたデータをホールドす
る機能を持ち、ホールドされた３相の瞬時電圧指令値に
対応した３相のＰＷＭ信号、Ｓｕ。
る機能を持ち、ホールドされた３相の瞬時電圧指令値に
対応した３相のＰＷＭ信号、Ｓｕ。
Ｓｖ、ＳＷを連続的に発生する。このため、マイクロプ
ロセッサ５によるデータ設定で、対応する相のみのＰＷ
Ｍ信号が更新され、他の相は以前に設定されたデータに
基づ＜ＰＷＭ信号を出力し続ける。
ロセッサ５によるデータ設定で、対応する相のみのＰＷ
Ｍ信号が更新され、他の相は以前に設定されたデータに
基づ＜ＰＷＭ信号を出力し続ける。
以上のように生成された３相のＰＷＭ信号Ｓｕ。
Ｓｖ、Ｓｗはゲートパルス分配器７でインバータ主回路
２のスイッチング素子Ｑｕｐ＋ Ｑｕｎ、・旧・・Ｑｗ
ｎをＯＮ、ＯＦＦする信号Ｇｕｐ Ｇｕｎ、 ＝。
２のスイッチング素子Ｑｕｐ＋ Ｑｕｎ、・旧・・Ｑｗ
ｎをＯＮ、ＯＦＦする信号Ｇｕｐ Ｇｕｎ、 ＝。
Ｇ１１ｎとなり、ＰＷＮインバータの電流制御が実行さ
れる。
れる。
次に、マイクロプロセッサ５に対して、各相の電流制御
演算の起動を指令する割込パルスＺｕ。
演算の起動を指令する割込パルスＺｕ。
Ｚｖ、Ｚｗの生成について説明する。この割込みパルス
はＰＷＭ信号発生器６により生成される。
はＰＷＭ信号発生器６により生成される。
この構成を第２図に示す。
第２図はＰＷＭ信号発生器の詳細構成図であって、５は
マイクロプロセッサ、６はＰＷＭ信号発生器、６０１〜
６０３はレジスタ、６０４〜６０６゜６２０〜６２２ば
Ｄ／Ａ変換器、６０７〜６０９はアナログ比較器、６１
０はクロックパルス発生器、６１１〜６１２，６１７〜
６１９はカウンタ、６１３はデコーダ、６１４〜６１６
はフリップフロップである。上記したように、マイクロ
プロセッサ５は、割込みパルスにより起動された相の電
流制御を終了後、そのデータをＰＷＭ信号発生器６に設
定する。このデータは、各相毎に用意されたレジスタ６
０１．６０２ ６０３のうち対応するものに格納される
。３つのレジスタにホールドされたデータは、それぞれ
Ｄ／Ａ （Ｄｉｇｉｔａｌ ｔ。
マイクロプロセッサ、６はＰＷＭ信号発生器、６０１〜
６０３はレジスタ、６０４〜６０６゜６２０〜６２２ば
Ｄ／Ａ変換器、６０７〜６０９はアナログ比較器、６１
０はクロックパルス発生器、６１１〜６１２，６１７〜
６１９はカウンタ、６１３はデコーダ、６１４〜６１６
はフリップフロップである。上記したように、マイクロ
プロセッサ５は、割込みパルスにより起動された相の電
流制御を終了後、そのデータをＰＷＭ信号発生器６に設
定する。このデータは、各相毎に用意されたレジスタ６
０１．６０２ ６０３のうち対応するものに格納される
。３つのレジスタにホールドされたデータは、それぞれ
Ｄ／Ａ （Ｄｉｇｉｔａｌ ｔ。
Ａｎａｌｏｇ ）変換器６０４，６０５，６０６によっ
て連続的にアナログ量に変換され、ｕ、ｖ、ｗ各相の瞬
時電圧指令信号Ｍｕ、Ｍｙ、 Ｍｗとなる。
て連続的にアナログ量に変換され、ｕ、ｖ、ｗ各相の瞬
時電圧指令信号Ｍｕ、Ｍｙ、 Ｍｗとなる。
この信号はＰＷＭ信号を生成するのに用いられるので変
調波信号と呼ばれる。
調波信号と呼ばれる。
次に、それぞれ位相のずれた３つの搬送波信号Ｃｕ＋
Ｃｖ 、 Ｃｗおよびそれに同期した割込パルスＺ
ｕ、ＺＶ、ＺＷの発生回路とその動作を、第２図および
第３図により説明する。
Ｃｖ 、 Ｃｗおよびそれに同期した割込パルスＺ
ｕ、ＺＶ、ＺＷの発生回路とその動作を、第２図および
第３図により説明する。
第３図はＰＷＭ信号発生器の動作波形図である。
まず、第２図のクロックパルス発生器６１０により、Ｐ
ＷＭ信号の分解能に相当する周期のクロックパルスＣＬ
Ｋを発生する。カウンタ６１１ではこのクロッパルスＣ
ＬＫを計数することにより、その周期Ｔ、が隣り合う相
の搬送波の位相差に等しいパルス信号ＣＫＩを発生する
。これは、カウンタ６１１の計数値ＤＴＩがＤ Ｍ ＋
になったときのキャリー信号を用いてカウント値をリセ
ットすることにより達成される。このとき、 Ｄ Ｍｌ ＝ Ｔ Ｉ／ Ｔ ｃＬｘ・・・・・・・・
・・・・・・・・・・（１）のように設定する。ここで
、ＴＣＬにはクロックパルスＣＬＫの周期である。次に
、このパルス信号ＣＫ、をカウンタ６１２により計数す
る。カウンタ６１２には、カウンタ６１１と同様にデー
タＤＭ２を設定しておき、計数値ＤＴ２がＤ Ｍ ｔに
一致した時点のキャリー信号でカウント値をリセットす
る。ここで、データＤ Ｍ ｔはインバータの相数から
１を引いた値とする。本実施例では３相インバータであ
るのでＤＭ！＝２とする。このとき、カウンタ６１２の
計数値Ｄ’ｒｚは０，１．２，０゜１．２．・・・・・
・のように変化する。この計数値ＤＴ。
ＷＭ信号の分解能に相当する周期のクロックパルスＣＬ
Ｋを発生する。カウンタ６１１ではこのクロッパルスＣ
ＬＫを計数することにより、その周期Ｔ、が隣り合う相
の搬送波の位相差に等しいパルス信号ＣＫＩを発生する
。これは、カウンタ６１１の計数値ＤＴＩがＤ Ｍ ＋
になったときのキャリー信号を用いてカウント値をリセ
ットすることにより達成される。このとき、 Ｄ Ｍｌ ＝ Ｔ Ｉ／ Ｔ ｃＬｘ・・・・・・・・
・・・・・・・・・・（１）のように設定する。ここで
、ＴＣＬにはクロックパルスＣＬＫの周期である。次に
、このパルス信号ＣＫ、をカウンタ６１２により計数す
る。カウンタ６１２には、カウンタ６１１と同様にデー
タＤＭ２を設定しておき、計数値ＤＴ２がＤ Ｍ ｔに
一致した時点のキャリー信号でカウント値をリセットす
る。ここで、データＤ Ｍ ｔはインバータの相数から
１を引いた値とする。本実施例では３相インバータであ
るのでＤＭ！＝２とする。このとき、カウンタ６１２の
計数値Ｄ’ｒｚは０，１．２，０゜１．２．・・・・・
・のように変化する。この計数値ＤＴ。
をデコーダ６１３で弁別することにより、ＤＴ２がＯの
とき１となるパルス信号Ｚｕ、ＤＴｚが１のときｌとな
る信号Ｚｕ、およびＤＴ２が２のとき１となる信号ＺＷ
とが得られる。この３つの信号はカウンタ６１１で設定
した時間Ｔ、たけ位相がずれており、この信号の立上が
り時点でマイクロプロセッサ５に割込みをかけて各相の
電流制御処理を実行する。
とき１となるパルス信号Ｚｕ、ＤＴｚが１のときｌとな
る信号Ｚｕ、およびＤＴ２が２のとき１となる信号ＺＷ
とが得られる。この３つの信号はカウンタ６１１で設定
した時間Ｔ、たけ位相がずれており、この信号の立上が
り時点でマイクロプロセッサ５に割込みをかけて各相の
電流制御処理を実行する。
更に、ＰＷＭ信号を生成するための各相の搬送波信号も
、この位相のずれたパルス信号Ｚｕ。
、この位相のずれたパルス信号Ｚｕ。
Ｚｖ、Ｚｗに同期して生成する。
まずパルス信号Ｚｕ、Ｚｖ、Ｚｗをそれぞれに対応した
フリップフロップ６１４，６１５，６１６に入力し、そ
の２倍の同期を持つ信号Ｆｕ、Ｆｖ。
フリップフロップ６１４，６１５，６１６に入力し、そ
の２倍の同期を持つ信号Ｆｕ、Ｆｖ。
Ｆｗにそれぞれ変換する。一方、三角波状の搬送波信号
を生成するため、前述したクロックパルス発生器より出
力されるクロックパルスＣＬＫをアップダウンカウンタ
６１７，６１８．６１９で計数する。この３つのカウン
タはそれぞれｕ、 ｖ。
を生成するため、前述したクロックパルス発生器より出
力されるクロックパルスＣＬＫをアップダウンカウンタ
６１７，６１８．６１９で計数する。この３つのカウン
タはそれぞれｕ、 ｖ。
Ｗ相の搬送波信号のために用いられる。各カウンタはＴ
、づつ位相のずれた信号Ｆｕ、 Ｆｖ、 Ｆｗの値
が１のときアップカウントし、０のときダウンカウント
する。このとき、各カウンタの計数値を基準信号Ｆｕ、
Ｆｖ、Ｆｗの立上がり時点で零クリアすることにより、
３つのカウンタの計数値Ｄ ｃ ｕ、 Ｄ ｃ ｖ、
Ｄ ｃ ｗはＴ１づつ位相のずれた三角波状に変化
する。このような機能を持つアップダウンカウンタは、
通常のＴＴＬ素子を用いて容易に構成できる。これら３
つのカウンタの計数値Ｄｃｕ、Ｄｃｖ、Ｄｃｗを、それ
ぞれＤ／Ａ変換器６２０，６２１，６２２でアナログ量
に変換する。このとき、カウンタ６１７の計数値Ｄｃｕ
が零のとき負の最大値、Ｄｃｕが最大値（ＤＭｕ）のと
き正の最大値となるよう、Ｄ／Ａ変換して、その値が正
負に変化する三角波状のアナログ信号Ｃｕを得る。この
ような機能は通常のＤ／Ａ変換器に内蔵されており容易
に実現できる。他のＶ相、Ｗ相についても同様にアナロ
グ信号に変換して、ＣＶ、ＣＷを得る。このようにして
生成した搬送波信号Ｃｕ、Ｃｖ、Ｃｗと、前述した動作
で得られた変調波信号Ｍｕ、Ｍｖ、Ｍｗとをアナログ比
較器６０７，６０８．６０９でそれぞれ比較することに
より、各相のスイッチング素子を０Ｎ１０ＦＦする基準
となるＰＷＭ信号Ｓｕ、 Ｓｖ、 Ｓｗが得られる
。
、づつ位相のずれた信号Ｆｕ、 Ｆｖ、 Ｆｗの値
が１のときアップカウントし、０のときダウンカウント
する。このとき、各カウンタの計数値を基準信号Ｆｕ、
Ｆｖ、Ｆｗの立上がり時点で零クリアすることにより、
３つのカウンタの計数値Ｄ ｃ ｕ、 Ｄ ｃ ｖ、
Ｄ ｃ ｗはＴ１づつ位相のずれた三角波状に変化
する。このような機能を持つアップダウンカウンタは、
通常のＴＴＬ素子を用いて容易に構成できる。これら３
つのカウンタの計数値Ｄｃｕ、Ｄｃｖ、Ｄｃｗを、それ
ぞれＤ／Ａ変換器６２０，６２１，６２２でアナログ量
に変換する。このとき、カウンタ６１７の計数値Ｄｃｕ
が零のとき負の最大値、Ｄｃｕが最大値（ＤＭｕ）のと
き正の最大値となるよう、Ｄ／Ａ変換して、その値が正
負に変化する三角波状のアナログ信号Ｃｕを得る。この
ような機能は通常のＤ／Ａ変換器に内蔵されており容易
に実現できる。他のＶ相、Ｗ相についても同様にアナロ
グ信号に変換して、ＣＶ、ＣＷを得る。このようにして
生成した搬送波信号Ｃｕ、Ｃｖ、Ｃｗと、前述した動作
で得られた変調波信号Ｍｕ、Ｍｖ、Ｍｗとをアナログ比
較器６０７，６０８．６０９でそれぞれ比較することに
より、各相のスイッチング素子を０Ｎ１０ＦＦする基準
となるＰＷＭ信号Ｓｕ、 Ｓｖ、 Ｓｗが得られる
。
以上述べたような動作で生成された割込みパルスとＰＷ
Ｍ信号との関係を第４図に示す。
Ｍ信号との関係を第４図に示す。
第４図は割込みパルスとＰＷＭ信号との関係を示す波形
図である。同図において、マイクロプロセッサ５ （第
１図）は位相のずれた割込みパルスにより、Ｕ相、■相
、Ｗ相の順にそれぞれの電流制御を実行する。
図である。同図において、マイクロプロセッサ５ （第
１図）は位相のずれた割込みパルスにより、Ｕ相、■相
、Ｗ相の順にそれぞれの電流制御を実行する。
いまＵ相について動作タイミングを説明する。
割込みパルスＺｕの立上がり時点は前述したように搬送
波信号Ｃｕの正のピーク時（あるいは負のピーク時）に
一致する。この時点はＵ相の、ＰＷＭ信号Ｓｕの０／１
の切換え時点のほぼ中点に相当するので、ここでＵ相電
流を検出することにより脈動成分の影響を除去した検出
値が得られる。
波信号Ｃｕの正のピーク時（あるいは負のピーク時）に
一致する。この時点はＵ相の、ＰＷＭ信号Ｓｕの０／１
の切換え時点のほぼ中点に相当するので、ここでＵ相電
流を検出することにより脈動成分の影響を除去した検出
値が得られる。
マイクロプロセッサは取込んだ検出値と指令値とから電
流制御を実行し、その結果によりＵ相の変調波信号Ｍｕ
の値を更新する。
流制御を実行し、その結果によりＵ相の変調波信号Ｍｕ
の値を更新する。
これらの処理を完了後、マイクロプロセッサはＶ相の割
込みパルスの立上がりで、■相の電流制御を実行する。
込みパルスの立上がりで、■相の電流制御を実行する。
このとき、■相の搬送波信号ＣＶはＵ相に対して位相を
ずらしているので、この時点で取込んだＶ相の電流検出
値も、Ｕ相の場合と同様に脈動の影響を受けない。この
関係は、■相の制御演算終了後に起動されるＷ相の割込
み処理についても同様である。このように、位相をずら
した搬送波信号に同期してｕ、 ｖ、 ｗ相の順に制
御演算を実行することにより、ｌ相分の制御演算毎に各
相のＰＷＭ信号を更新できるので、３相ＰＷＭインバー
タの電流制御を応答よく実行できる。
ずらしているので、この時点で取込んだＶ相の電流検出
値も、Ｕ相の場合と同様に脈動の影響を受けない。この
関係は、■相の制御演算終了後に起動されるＷ相の割込
み処理についても同様である。このように、位相をずら
した搬送波信号に同期してｕ、 ｖ、 ｗ相の順に制
御演算を実行することにより、ｌ相分の制御演算毎に各
相のＰＷＭ信号を更新できるので、３相ＰＷＭインバー
タの電流制御を応答よく実行できる。
このとき、マイクロプロセッサの１相分の処理時間に合
せて設定する各搬送波信号の位相差Ｔ＋は、たかだか搬
送波周期Ｔｃの１／６である。通常のＰＷＭインバータ
では、搬送波の周波数を交流電流指令の周波数に対して
十分高く設定するので、搬送波に位相差を設けることに
よる３相の電流制御特性に及ぼす影響は無視できる。
せて設定する各搬送波信号の位相差Ｔ＋は、たかだか搬
送波周期Ｔｃの１／６である。通常のＰＷＭインバータ
では、搬送波の周波数を交流電流指令の周波数に対して
十分高く設定するので、搬送波に位相差を設けることに
よる３相の電流制御特性に及ぼす影響は無視できる。
以上説明したように、本実施例によれば、位相のずれた
各相の搬送波信号の正のピーク時あるいは負のピーク時
に同期した割込みパルスでマイクロプロセッサの制御処
理を起動するので、各相の検出時点は位相差を持つにも
かかわらず、各相とも脈動の影響の少ない電流検出値を
用いて電流制御を実行できる。
各相の搬送波信号の正のピーク時あるいは負のピーク時
に同期した割込みパルスでマイクロプロセッサの制御処
理を起動するので、各相の検出時点は位相差を持つにも
かかわらず、各相とも脈動の影響の少ない電流検出値を
用いて電流制御を実行できる。
次に、本発明による他の実施例を説明する。
第５図は本発明の他の実施例を説明するＰＷＭ信号発生
器の動作波形図である。
器の動作波形図である。
前述した実施例では、搬送波の位相差Ｔ、をＴ。
＝Ｔｃ／６ （ここでＴｃは搬送波の位相差）に設定
した。しかし、位相差Ｔ１はマイクロプロセッサの処理
能力により設定するものに対して、搬送波周波数Ｔｃは
Ｔ、≦Ｔ ｃ ／ ６を満す範囲でこれとは独立に決め
られる。そこで、以下に説明する実施例は、スイッチン
グ速度の遅いパワー素子の場合（すなわち、搬送波周波
数を遅く設定した場合）でも、電流制御系の無駄時間を
少なくして応答のよい制御特性を得るため、Ｔ ＋ ＜
Ｔ ｃ ／ ６としたときの実施例を示す。これは、
第２図に示したＰＷＭ発生器の回路構成のうち、カウン
タ６１２の設定値を更新することにより達成される。前
記説明した実施例ではこの設定値ＤＭ、を、相数３から
１を引いた値２に選んだが、これを２以上に選ぶことに
よりＴ ＋ ＜ Ｔ ｃ ／ ６の条件が実現できる。
した。しかし、位相差Ｔ１はマイクロプロセッサの処理
能力により設定するものに対して、搬送波周波数Ｔｃは
Ｔ、≦Ｔ ｃ ／ ６を満す範囲でこれとは独立に決め
られる。そこで、以下に説明する実施例は、スイッチン
グ速度の遅いパワー素子の場合（すなわち、搬送波周波
数を遅く設定した場合）でも、電流制御系の無駄時間を
少なくして応答のよい制御特性を得るため、Ｔ ＋ ＜
Ｔ ｃ ／ ６としたときの実施例を示す。これは、
第２図に示したＰＷＭ発生器の回路構成のうち、カウン
タ６１２の設定値を更新することにより達成される。前
記説明した実施例ではこの設定値ＤＭ、を、相数３から
１を引いた値２に選んだが、これを２以上に選ぶことに
よりＴ ＋ ＜ Ｔ ｃ ／ ６の条件が実現できる。
第５図はＤＭ！＝５としたときの動作波形を示す。この
場合第２図のカウンタ６１２はＯから５までの計数を繰
返して実行し、その計数値を前記説明した実施例と同様
にデコーダ６１３でデコードすることにより、Ｚｕ、Ｚ
ｖ、Ｚｗの割込み信号が得られる。これらの割込み信号
は周期Ｔ２が６ Ｔ Ｉでそれぞれの位相差がＴ、の信
号となっており、この信号に基づき生成される計数値Ｄ
Ｃｕ、ＤＣｖ、ＤＣｗも同様の性質を持つ。以上のこと
から明らかなように、カウンタ６１２の設定値ＤＭ、を
ＤＭｚ＞２とすることにより、Ｔ。
場合第２図のカウンタ６１２はＯから５までの計数を繰
返して実行し、その計数値を前記説明した実施例と同様
にデコーダ６１３でデコードすることにより、Ｚｕ、Ｚ
ｖ、Ｚｗの割込み信号が得られる。これらの割込み信号
は周期Ｔ２が６ Ｔ Ｉでそれぞれの位相差がＴ、の信
号となっており、この信号に基づき生成される計数値Ｄ
Ｃｕ、ＤＣｖ、ＤＣｗも同様の性質を持つ。以上のこと
から明らかなように、カウンタ６１２の設定値ＤＭ、を
ＤＭｚ＞２とすることにより、Ｔ。
＜ Ｔ ｃ ／ ５の場合の搬送波信号と割込みパルス
がそれぞれ得られる。この実施例によれば、マイクロプ
ロセッサの処理速度に対して搬送波周波数が比較的遅い
条件でも、制御系の無駄時間を少なくでき、応答のよい
電流制御系を構成できる。
がそれぞれ得られる。この実施例によれば、マイクロプ
ロセッサの処理速度に対して搬送波周波数が比較的遅い
条件でも、制御系の無駄時間を少なくでき、応答のよい
電流制御系を構成できる。
以上説明したように、本発明によれば、各相毎に、電流
脈動を除去した電流検出値を用いて制御演算を実行し、
該制御演算の終了した相から順にその結果をＰＷＭ信号
に反映できるので、離散的な演算手段を用いた制御系に
固有なむだ時間が短縮され、上記従来技術の欠点を除い
て応答のよい優れたＰＷＭインバータの電流制御装置を
提供することができる。
脈動を除去した電流検出値を用いて制御演算を実行し、
該制御演算の終了した相から順にその結果をＰＷＭ信号
に反映できるので、離散的な演算手段を用いた制御系に
固有なむだ時間が短縮され、上記従来技術の欠点を除い
て応答のよい優れたＰＷＭインバータの電流制御装置を
提供することができる。
第１図は本発明の一実施例を示す構成図、第２図はＰＷ
Ｍ信号発生器の詳細構成図、第３図はＰＷＭ信号発生器
の動作波形図、第４図は割込みパルスとＰＷＭ信号との
関係を示す波形図、第５図は本発明の他の実施例を説明
するＰＷＭ信号発生、器の動作波形図である。 １・・・・・・直流電源、２・・・・・・インバータ主
回路、３・・・・・・交流電動機、４・・・・・・電流
検出器、５・・・・・・マイクロプロセッサ、６・・・
・・・ＰＷＭ信号発生器、７・・・・・・ゲートパルス
分配器、８・・・・・・マルチプレクサ、９・・・Ａ／
Ｄ変換器。 第１図 ／ ｌ！！５廐？Ｊ４’ｌ流験を器 ８ マル壬
ブｔクサ２ インノ（−９主回路 ５ マイクロ
フｂセッ＋ｊ ９ Ａ／ＤＢ−’ｔは３ 交；ｆ’？
！７１ａ ６ ＰＷＭ信％−１３Ｌ：、、、
、−一、、、＝、、Ｊ第２図 Ｌ−−−−、−−−一一一一一一畳一一、−一一轡−−
第３図 Ｚｗ Ｚ 第４図
Ｍ信号発生器の詳細構成図、第３図はＰＷＭ信号発生器
の動作波形図、第４図は割込みパルスとＰＷＭ信号との
関係を示す波形図、第５図は本発明の他の実施例を説明
するＰＷＭ信号発生、器の動作波形図である。 １・・・・・・直流電源、２・・・・・・インバータ主
回路、３・・・・・・交流電動機、４・・・・・・電流
検出器、５・・・・・・マイクロプロセッサ、６・・・
・・・ＰＷＭ信号発生器、７・・・・・・ゲートパルス
分配器、８・・・・・・マルチプレクサ、９・・・Ａ／
Ｄ変換器。 第１図 ／ ｌ！！５廐？Ｊ４’ｌ流験を器 ８ マル壬
ブｔクサ２ インノ（−９主回路 ５ マイクロ
フｂセッ＋ｊ ９ Ａ／ＤＢ−’ｔは３ 交；ｆ’？
！７１ａ ６ ＰＷＭ信％−１３Ｌ：、、、
、−一、、、＝、、Ｊ第２図 Ｌ−−−−、−−−一一一一一一畳一一、−一一轡−−
第３図 Ｚｗ Ｚ 第４図
Claims (1)
- １、ＰＷＭインバータの出力電流を検出する手段と、電
流指令値を取込むとともに上記出力電流の検出値と該指
令値とからその差が零になるよう制御演算を実行してイ
ンバータのスイッチング素子のオン／オフを決定する手
段とを備えたＰＷＭインバータの電流制御装置において
、各相毎に位相をずらした基準信号に同期して前記各相
毎に前記出力電流の検出値の取込みおよび制御演算を実
行し、その結果を、前記基準信号に同期した、対応する
相のＰＷＭ信号に変換して、各相のスイッチング素子の
オン／オフを決定する様に構成したことを特徴とするＰ
ＷＭインバータの電流制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61222165A JPS6380776A (ja) | 1986-09-22 | 1986-09-22 | Ｐｗｍインバ−タの電流制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61222165A JPS6380776A (ja) | 1986-09-22 | 1986-09-22 | Ｐｗｍインバ−タの電流制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6380776A true JPS6380776A (ja) | 1988-04-11 |
Family
ID=16778194
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61222165A Pending JPS6380776A (ja) | 1986-09-22 | 1986-09-22 | Ｐｗｍインバ−タの電流制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6380776A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002027763A (ja) * | 2000-06-30 | 2002-01-25 | Toyota Motor Corp | 動力出力装置およびインバータ装置 |
| JP2005218170A (ja) * | 2004-01-27 | 2005-08-11 | Nippon Yusoki Co Ltd | 多相キャリア発生装置および多相キャリア発生方法 |
| JP2005224070A (ja) * | 2004-02-09 | 2005-08-18 | Nippon Yusoki Co Ltd | インバータ制御装置およびインバータ制御方法 |
| JP2005229760A (ja) * | 2004-02-13 | 2005-08-25 | Nippon Yusoki Co Ltd | インバータ制御装置およびインバータ制御方法 |
| JP2005318775A (ja) * | 2004-04-30 | 2005-11-10 | Nippon Yusoki Co Ltd | インバータ制御装置およびインバータ制御方法 |
| JP2008271617A (ja) * | 2007-04-16 | 2008-11-06 | Hitachi Ltd | 電力変換装置とその制御方法 |
-
1986
- 1986-09-22 JP JP61222165A patent/JPS6380776A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002027763A (ja) * | 2000-06-30 | 2002-01-25 | Toyota Motor Corp | 動力出力装置およびインバータ装置 |
| JP2005218170A (ja) * | 2004-01-27 | 2005-08-11 | Nippon Yusoki Co Ltd | 多相キャリア発生装置および多相キャリア発生方法 |
| JP2005224070A (ja) * | 2004-02-09 | 2005-08-18 | Nippon Yusoki Co Ltd | インバータ制御装置およびインバータ制御方法 |
| JP2005229760A (ja) * | 2004-02-13 | 2005-08-25 | Nippon Yusoki Co Ltd | インバータ制御装置およびインバータ制御方法 |
| JP2005318775A (ja) * | 2004-04-30 | 2005-11-10 | Nippon Yusoki Co Ltd | インバータ制御装置およびインバータ制御方法 |
| JP2008271617A (ja) * | 2007-04-16 | 2008-11-06 | Hitachi Ltd | 電力変換装置とその制御方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH07108095B2 (ja) | インバータ装置及びその制御方法 | |
| US7049771B2 (en) | Multi-phase carrier signal generator and multi-phase carrier signal generation method | |
| JPH05292753A (ja) | Ｐｗｍインバータの電流検出方法 | |
| JP4824316B2 (ja) | オシレータとカウンタとを利用する遅延同期回路及びクロック同期方法 | |
| EP1959551B1 (en) | Method and related device for estimating the currents flowing in windings of a poly-phase electrical load at a certain instant | |
| CN101019317A (zh) | 带有具动态可调相位偏移能力、高速运行及同时更新多个脉宽调制工作循环寄存器的脉宽调制模块的数字处理器 | |
| CN112769335B (zh) | 一种多相交错并联型dc-dc变换器输出电流控制方法及其系统 | |
| US6940736B2 (en) | Multiple switch circuit with limited switch frequency | |
| JP4135132B2 (ja) | Ｐｗｍ制御装置 | |
| CN110488911A (zh) | 数字频率生成器及其状态切换方法 | |
| JPH06189578A (ja) | 電圧形多相ｐｗｍインバータの制御装置 | |
| JP2003102131A (ja) | 系統連系用電力変換装置及びその制御方法 | |
| JPH09117152A (ja) | 電圧型ｐｗｍインバータの電流制御装置 | |
| JPH07163189A (ja) | モータのｐｗｍ制御装置 | |
| CN114598164B (zh) | 高压变频器及其输出电压检测方法、装置及存储介质 | |
| JPH0219021A (ja) | ディジタルパルス幅変調回路 | |
| JP4509535B2 (ja) | 半導体装置および制御方法 | |
| JP2943323B2 (ja) | Ｐｗｍインバータの出力電流検出方法 | |
| JPS58198165A (ja) | Ｐｗｍ変換器の電流検出方法 | |
| JP3404230B2 (ja) | 三相ｐｗｍ波形発生装置 | |
| JP2635609B2 (ja) | インバータ装置の三相ｐｗｍ信号発生回路 | |
| JP3797009B2 (ja) | Ｐｗｍインバータの出力電圧補償回路 | |
| JP2005229760A (ja) | インバータ制御装置およびインバータ制御方法 | |
| JP5931543B2 (ja) | モータシステム、モータ制御装置及びモータ制御方法 | |
| JPS618678A (ja) | 直流値検出装置 |