JPS6382005A - 増幅回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、増幅回路のオフセット電圧を補償する際に適
用して好適な補償回路に関するものであって、特に半導
体集積回路（以下においてＩＣという）に用いて有効な
回路技術に関する、〔従来の技術〕 増幅器を形成する場合、オフセット電圧の発生とその補
償は重要な課題である。

オフセット電圧は、増幅器の入力信号がゼロのとき出力
端に表れる電圧であって、これがゼロであることが望ま
しい。しかし一般にゼロにすることは困難であり、これ
が温度や時間とともに変化することをゼロ点変動、或い
はゼロドリフト等と呼んでいる。

上記オフセット電圧の補償については種々の提案がなさ
れていて、例えば米国特許第４５２０２８２号公報にそ
の一例が示されている。

その概要は、一対のトランジスタを差動対に接続して増
幅器を構成し、上記一対のトランジスタのベースにペー
ス電流を補正する電流を供給し、両者のバランスをとる
ものである。

本発明者等は、増幅器のオフセット電圧の補償について
検討した。以下は、公知とされた技術ではないが、本発
明者等によって開発された技術であり、その概要は次の
とおりである。

〔発明が解決しようとする問題点〕

すなわち、上記回路構成に代えて、増幅器を構成するト
ランジスタのバイアス電圧を制御しても上記オフセット
電圧を補償し得るのではないかと考えた。

特に、一対のトランジスタな差動対に接続し、入力側に
入力抵抗を用いた場合、この入力抵抗に電流が流れると
、電圧降下によって一対のトランジスタのバイアス電圧
が変動し、オフセット電圧が発生することが明らかにな
った。

上記の場合、入力抵抗が大であれば、電流が一定であっ
てもオフセット電圧が大になる、また入力抵抗が一定で
ありても電流がトランジスタの特性、温度変化等に対応
して変動すれば、オフセット電圧も変動する。

ＩＣ化した場合、入力抵抗の抵抗値は固定される。しか
し、入力抵抗を流れる電流を制御すれば、オフセット電
圧を低減できることに気づき本発明を提案するに至りた
。

本発明の目的は、増幅器のオフセット電圧を低減するこ
とのでき、ＩＣ化に適した回路構成の補償回路を提供す
ることにある。

本発明の前記ならびにその他の目的と新規な特徴は、本
明細書および添付図面から明らかになるであろう。

〔問題点を解決するための手段〕

本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、下記のとおりである。

すなわち、一対の能動素子、例えばトランジスタからな
る演算増幅器、或いはエミッタ接地に形成されたトラン
ジスタからなる増幅器に電流供給回路から駆動電流を供
給する。そして、この駆動電流に対応した電流を基準電
流となし、上記増幅器を形成するトランジスタの制御端
子、例えばペースから出力電流としてベース電流を吸い
込むカレントミラー回路を設けたものである。

〔作用〕

上記した手段によれば、トランジスタの特性変化等によ
り駆動Ｍ流が増大すると、これに対応１−てカレントミ
ラー回路の基準電流も増大する。そしてカレントミラー
回路の出力電流として、上記トランジスタのベース電流
の増大分を基準電流の増大、換言すれば駆動電流の増大
に対応して吸いこむようＫなる。この結果、トランジス
タの入力抵抗に流れるベース電流が一定になされ、トラ
ンジスタのバイアス電圧が安定化されてオフセット電圧
を低減する、という本発明の目的を達成することかでき
る。

〔実施例−１〕 以下、第１図および第２図を参照して本発明を適用した
補償回路の一実施例を説明する。なお、第１図は本発明
の基本的概念を説明するための回路図、第２図は具体例
を示す回路図である。

本実施例の特徴は、演算増幅器のオフセット電圧を低減
するように構成したことにある。

先ず、第１図について本発明の基本的概念を説明する。

１は演算増幅器であり、定電流回路２はオフセット電圧
を低減するためのものである。Ｒｏは入力抵抗、Ｒｓ−
Ｒｔは増幅度を決定するものである。

いま仮りに、演算増幅器１からベース電流量が流れたと
する。上記定電流回路２が上記ペース電流量を吸い込む
ように動作する。この結果、入力抵抗Ｒ０に上記ベース
電流量が流れず、演算増幅器ｌのバイアス電圧が安定化
される。そして演算増幅器ｌの出力側に表れるオフセッ
ト電圧Δ■が低減される。

次に、第２図について具体的回路動作を説明する。

入力増幅器１１は、入力コンデンサＣ１を介して供給さ
れる入力信号Ｖｉｎを増幅するものであり、差動対に接
続された一対のトランジスタＱ＋　＋　Ｑｔｓ更に負荷
回路として動作するトランジスタＱ、＋Ｑ４によって構
成されている。

１２は本発明でいう電流供給回路に相当し、トランジス
タＱ、〜Ｑ、はカレントミラー動作を行う。トランジス
タＱｓ　　（ダイオード接続されている）を流れる基準
電流量・は、定電流回路Ｃ８１によって所望の電流量に
規定されている。

トランジスタＱｙを介して上記入力増幅器１１に駆動電
流が供給される。トランジスタＱ、の工ミッタ面積は、
上記トランジスタＱｓ＝Ｑ・に対し２倍になされている
。したがって駆動電流の電流量は２１．となり、トラン
ジスタＱ−−Ｑｔには１／２に分流された電流量０が流
れる。

トランジスタＱ＝−Ｑａのエミッタ比は同一であるから
、トランジスタＱ、の出力電流は、上記基準電流と同様
に工・になされる。上記出力電流は、本発明でいうカレ
ントミラー回路１３の基準電流となる。

カレントミラー回路１３は、２個のＮＰＮ　）ランジス
タＱｓｔ　ｍ　Ｑｔ＊と１個のＰＮＰ　）ランジスタＱ
＋ｍとによって構成されている。トランジスタＱ　ｓ　
ｓのベース電流Ｉｂは、Ｉｏ／ｈｆｅＱｔａとなる。

上記ベース電流Ｉｂは、トランジスタＱＩ！を流れるこ
とになり、トランジスタＱ　ｓ　ｌの出力電流、換言す
れば吸い込み電流なＩｂに設定する。

ここで注目すべきは、トランジスタＱ＋５ＱｔｓＱｓ　
　＝　Ｑｓ　　−Ｑ丁　、Ｑｌが同一デバイスプロセス
にて形成され、温度変化等があったときトランジスタＱ
、のベース電流とトランジスタＱｌｌの吸い込み電流と
がほぼ同一に変化することである。

トランジスタＱ、のベース電流Ｉｂ、は、カレントミラ
ー回路１３に吸い込まれることによって入力抵抗Ｒ０に
流れない。従って、Ｉｂ、・Ｒｏの電圧降下が発生せず
、トランジスタＱ＋−Ｑｔのバイアス電圧は、基準電圧
Ｖｒｅｆによって安定化される。

そしてトランジスタＱＩ　−Ｑ−−Ｑｓ　　、Ｑ・　。

Ｑｔ　　ｅ　ＱＨはそれぞれＰＮＰ　）ランジスタであ
るから、ｈｆｅ　　、温度特性等はほぼ同一になすこと
ができる。したがって、所定の増幅動作を行っている間
、ベース電流Ｉｂ、が変動しても、これに対応してトラ
ンジスタＱ　Ｉｔによる吸い込み量が変動することにな
り、上記オフセット電圧ΔＶの補償動作が行われる。

上記の如く構成された補償回路は、下記の効果を奏する
。

（１１増幅作用を行うトランジスタのベース電流をカレ
ントミラー回路によって吸い込むととくより、上記ベー
ス電流が入力抵抗へ流れることがなく、入力抵抗の電圧
降下によりて上記トランジスタのバイアス電圧の変動が
低減されるので、増幅器のオフセクト電圧を低減する、
という効果が得られる。

（２）上記＋１１により、増幅器の利得を高利得にする
ことができる。

（３）上記（１）により、増幅される信号の基準レベル
の変動が小になり、電源電圧が低電圧であってもダイナ
ミックレンジを大にできる、という効果が得られる。

（４）上記（１）により、上記増幅器を含む信号伝達系
に直流をカットするためのコンデンサを設ける必要がな
く、上記信号伝達系のＩＣ化が容易になる、という効果
が得られる。

（５）上記（２）により、外付は部品が削減され、ＩＣ
の実装が容易になるので、電子機器の大幅なコストダウ
ンが可能になる、という効果が得られる。

〔実施例−２〕 次に、第３図を参照して本発明のｗｃ２実施例を説明す
る。

なお、本実施例と上記第１実施例との主な相違点は、増
幅器１１を構成するトランジスタＱ、。

Ｑｌ等をＮ１’Ｎ）ランジスタに代えたことにある。

そして本実施例に示した補償回路は、上記第１実施例と
同様の効果を奏する。

電流供給回路１２の抵抗Ｒｓｔ、）ランジスタＱ６とに
よって電流量０が決定される。トランジスタＱ、のエミ
ッタ面積は、他のトランジスタＱＩ。

Ｑ６に対し２倍になされているので、増幅器１１の駆動
電流は上記同様に２工。になる。

そしてトランジスタＱＩ　−Ｑｔを流れる電流は工。と
なり、トランジスタＱ、のベース電流よりＩは、工。／
ｈｆｅＱＩで決定される。

トランジスタＱｓの出力電流もＩｏであり、トランジス
タＱＩｍのベース電流Ｉｂは、Ｉｏ／ｈｆｅＱｔｓによ
って決定される。そしてトランジスタＱ　Ｉｔの出力電
流、換言すればベース電流Ｉｂ、の吸い込み電流もＩｂ
となる。トランジスタＱ１〜Ｑ　ｔ　ａは同一のデバイ
スプロセスで形成されるので、温度変化等によってＩｂ
、が変動すると、トランジスタＱｔｔの吸い込み電流も
これに対応して変化する。

したがって、入力抵抗Ｒ０による電圧降下が低減され、
トランジスタＱ、、Ｑ、のバイアス電圧の変動も低減さ
れて、オフセット電圧Δ■の補償が行われることになる
。

本実施例に示した補償回路は、上記第１実施例同様のオ
フセット電圧補償効果を奏するものである。

以上に、本発明者等によってなされた発明を実施例にも
とづぎ具体的に説明したが、本発明は上記実施例に限定
されるものではなく、その要旨を逸脱しない範囲で種々
変形可能であることはいうまでもない。例えば、入力増
幅器１１は差動対に接続されたトランジスタからなって
いるが、エミッタ接地和なされた１個のトランジスタか
ら構成されたものであってよい。この場合トランジスタ
を流れる電流に対応してペース電流を吸い込むためのカ
レントミラー回路を設け、上記トランジスタのバイアス
電圧を安定化せしめる。

更Ｋ、上記カレントミラー回路１３．電源供給回路１２
は、バイポーラトランジスタに限定されず、Ｐチャネル
、ＮチャネルのＭＯＳ）ランジスタであってもよい。

以上の説明では、主として本発明者等によってなされた
発明をその背景となった利用分野である入力増幅器のオ
フセット電圧の補償に適用した場合について説明したが
、それに限定されるものではなく、例えばＤＣ直結の各
種増幅器に利用することができる。

〔発明の効果〕

本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば、下記のとおりであ
る。

すなわち、増幅作用を行うトランジスタのペース電流を
、このトランジスタを流れる電流に対応して１！流吸い
込みを行うカレントミラー回路によって吸い込むように
構成したので、上記ペース電流が上記トランジスタの入
力抵抗に流れてバイアス電圧を変動させることがなく、
増幅器のオフセット電圧が低減されるものである。

【図面の簡単な説明】

第１図〜第２図は本発明を適用した補償回路の第１実施
例を示すものであり、 第１図は基本的概念を示す補償回路の回路図、第２図は
一具体例を示す補償回路の回路図、３ｇ３図は本発明の
第２実施例を示す補償回路の回路図を示すものである。 １・・・増幅器、１１・・・入力増幅器、１２・・・電
源供給回路、１３・・・カレントミラー回路、１４・・
・出力回路、Ｑ１〜Ｑ□・・・トランジスタ、Ｉ、Ｉ。 。 Ｌ　　、Ｌ　　、Ｌ・・・電流、ΔＶ・・・オフセット
電圧。 代理人　弁理士　　小　川　勝　男・、第　　３　　図

Claims (1)

【特許請求の範囲】
1. １、増幅作用を行う能動素子と、上記能動素子に駆動電
   流を供給する電流供給回路と、基準電流が上記駆動電流
   に対応して制御され、上記基準電流に対応した出力電流
   によって上記能動素子の制御端子のバイアス電圧を補償
   するカレントミラー回路と、をそれぞれ具備したことを
   特徴とする増幅回路。