JPS6382168A - 画像データの変倍制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （技術分野） 本発明は画像データの変倍方式に関し、より詳細には、
デジタル化された画像データをデジタル論理処理によっ
て変倍するデジタル複写機、ファクシミリ、イメージス
キャナ、画像編集システム等に適用し得る画像データの
変倍方式に関するものである。

（従来技術） デジタル画像処理装置等における画像データの変倍方式
には従来、光学的変倍法、２値画像の間引き、挿入によ
る変倍法、補間関数を用いた変倍法（テーブル方式によ
る演算）等が採用されている。しかしながら、これらの
変倍法のうち、光学的変倍法は機械的な構造上の理由、
すなわち装置の大きさ等および光学的な理由、すなわち
光源の明るさ、結像のボケ等のため広範囲の変倍率が困
難である。また、２値画像の間引き、挿入による変倍法
においては画像データの歪みが大きい、変倍の精度が良
くない等の欠点がある。さらに、補間関数を用いた変倍
法では、何種類かの固定変倍には対応できるが、任意倍
率で広範囲の変倍に対応するのは困難である。

（目的） 本発明は上記従来技術の欠点に鑑みてなされたもので、
その目的とするところは、デジタル画像データの電気的
な変倍を簡単なハードウェア構成により任意の倍率で、
広範囲にかつ精度良くそして入力装置または出力装置に
同期したリアルタイム処理による変倍を可能とする画像
データの変倍方式を提供することにある。

（構成） 本発明は上記の目的を達成させるため、少なくとも１主
走査ライン分の容量を有するラインメモリおよび変倍制
御情報が格納される変倍コントロールメモリを備えた画
像データの変倍方式において、画像データの主走査方向
への拡大および縮小を行う場合に、拡大時前記ラインメ
モリからのデータ読出し時に前記変倍コントロールメモ
リからの変倍情報に基づいて前記ラインメモリのアドレ
スを制御し、そして縮小時前記ラインメモリへのデータ
の書込み時に前記変倍コントロールメモリからの変倍情
報に基づいて前記ラインメモリのアドレスを制御するこ
とを特徴としたものである。

また、本発明は、少なくとも１主走査ライン分の容量を
有するラインメモリおよび変倍制御情報が格納される変
倍コントロールメモリ、および変倍動作時にデータの補
正を行うデータ補正部とを備えた画像データ変倍方式に
おいて、画像データの拡大時、前記変倍コントロールメ
モリからの変倍情報に基づいて前記ラインメモリからの
読出しアドレスを制御しかつ同時に前記ラインメモリか
らの読出しデータを前記データ補正部に入力させ、そし
て画像データの縮小時、前記データ補正部からの出力デ
ータを前記ラインメモリに書き込むようにしかつこの書
込みアドレスを前記変倍コントロールメモリからの変倍
情報に基づいて制御することを特徴としたものである。

さらに、本発明は、少な（とも１主走査ライン分の容量
を存するラインメモリおよび変倍制御情報が格納される
変倍コントロールメモリを備え、前記変倍コントロール
メモリとを備え、前記変倍コントロールメモリからの変
倍情報に基ツいて、拡大時には前記ラインメモリからの
データの読出し時に、一方縮小時には前記ラインメモリ
へのデータの書込み時に前記ラインメモリのアドレスを
制御する画像データの変倍方式において、前記ラインメ
モリが２個設けられ、これらのラインメモリが主走査毎
に交互にその動作モードを切り換えて、一方が読出しモ
ードのとき、他方が書込みモードとすることを特徴とし
たものである。

以下、本発明の一実施例に基づいて具体的に説明する。

本発明はデジタル化された画像データをデジタ小論理処
理によって２次元的に変倍する方式に関する。主走査方
向および副走査方向にそれぞれ画素単位に分割された画
像データが１主走査内では画素単位に時系列的に配置さ
れる。さらに副走査方向に対しては、第１の主走査デー
タ、第２の主走査データ、第３の主走査データという具
合に主走査ライン単位に時系列的に配置された画像デー
タとして入力され、主走査方向画素数に関して、所望の
倍率で変倍処理され、新たな画像データとして出力され
るものである。このとき、入力と出力とは一定の同期関
係を持ち、いわゆるリアルタイム処理である。

ここで、第１図および第２図によって画素、画像データ
、主走査、副走査等の概念について説明する。第１図に
おいて、１枚の画像が画素Ｐｉｊ（ｉ　＝０．１，２．
−−−−ｎ、ｊ　＝０．１，２．−−　ｎ　）に分割さ
れ、ｐＨｌｌ〜Ｐａ１ｌの集合Ｐｏ、Ｐ＋。

〜Ｐ１．の集合Ｐ＋、Ｐｔｏ〜Ｉ）２、の集合Ｐ　Ｚ　
、　”−”’−がそれぞれ１主走査内の画像データであ
る。以下、便宜上、副走査方向に順に各主走査ラインを
第１図に示すごと＜　０　、　１　、　２、−−ｍ−−
−ｎと付し、第０ライン、第１ライン、第２ラインーー
−−一−一と呼ぶことにする。

第２図は第１図に対応する信号のタイムチャートであり
、ＬＳＹＮＣは主走査同期信号（またはライン同期信号
または単に同期信号と呼ぶ）、Ｐは主走査ラインが偶数
番目のラインか奇数番目のラインかを示す信号（偶数ラ
インでＰ−Ｉ、″）、ａは第１図を読み取った画像デー
タ信号である。

画像データ信号ａ中のＰｅｔＰＩ、Ｐ２は第１図のＰａ
　、Ｐ＋　、Ｐｇに対応し、さらに詳細には、信号ａは
Ｐｅｔ　　ｐ、、Ｐｇのそれぞれの内部で画素単位に区
切られた信号である。

次に本発明による画像データの変倍方式の一実施例につ
いて第３図のブロック図を参照して説明する。図中１は
第１セレクタ、２はデータ補正部、３は第３セレクタ、
４は第２セレクタ、５は第１ラインメモリ、６は第２ラ
インメモリ、７は第４セレクタ、８は変倍コントロール
メモリ、９はメモリコントローラである。また、第３図
中の信号ａは入力画像データで、６ビツト−６４階調の
濃度情報を有する。信号ｄは出力画像データであり、や
はり６ビット−６４階調の濃度情報を有する。

信号ｉは変倍が拡大か縮小かを示す信号で、拡大（含等
倍）時ｉ　＝’Ｈ“ 縮小時　　　　　ｉ　＝”Ｌ“ である。

信号ｊは変倍処理を行うために必要な情報あり、図示し
ない中央処理ユニッ）　（ＣＰＵ）により変倍コントロ
ールメモリ８にセットされる。このＣＰＵによる変倍情
報のセットは画像データの変倍動作に先立って予めセッ
トされる。

信号に、βはセットされた信号ｊに基づいて変倍動作時
にデータ補正部２、メモリコントローラ９に供給される
変倍制御用の信号である。

信号ｍ、ｎはそれぞれ第１および第２ラインメモリ５，
６の制御信号であり、アドレス信号、読出し、書込み制
御信号である。

信号Ｐは第２図と同じく主走査ラインが偶数番目か奇数
番目かを示す信号である。信号ＣＬ　Ｋは画素単位のク
ロック信号である。

また、信号す、　　ｃ、　　ｅ、　　ｆ、　　ｇ、　　
ｈはそれぞれ第１セレクタ１、データ補正部２、第２セ
レクタ４、第４セレクタ７、第１ラインメモリ５、第２
ラインメモリ６の出力であり、かつそれらは画像データ
である。これらもすべて６ビツト−６４階調の濃度情報
を有することは勿論である。

変倍コントロールメモリ８への予めの変倍情報のセット
については後述するが、ここで変倍動作時の第３図に示
した構成の動作の概要を第４図を参照して説明する。第
４図に示すごとく、この動作は拡大時の偶数ライン時と
奇数ライン時、また縮小時の偶数ライン時と奇数ライン
時との４つの動作モードに大別される。図中、第１、第
２ラインメモリ５．６の欄におけるＲＤモードおよびＷ
Ｔモードはそれぞれ読出しモードおよび書込みモードを
表す。

例えば、拡大時の偶数ライン時は、第１ラインメモリ５
がＲＤモード、第２ラインメモリ６がＷＴモードであり
、そして第３図への入力信号ａは、ａ→第２セレクタ４
→ｆ→第２ラインメモリ６の経路で第２ラインメモリ６
に書き込まれる。この動作と平行して第１ラインメモリ
５がらの読出しデータは、第１ラインメモリ５→ｇ→第
４セレクタ７−第１セレクタ１−ｂ→データ補正部２−
ｈ　Ｃ−第３セレクタ３→ｄの経路で出力される。

次の走査では、今度は奇数ラインになるので、第１およ
び第２ラインメモリ５．６のＲＤおよびＷＴモードが逆
転し、入力信号ａは、ａ−第２セレクタ４→ｆ→第１ラ
インメモリ５で書込まれ、一方、この動作と平行して、
第２ラインメモリ６の読出しデータは、第２ラインメモ
リ６−ｈ→第４セレクタ７−ｅ→第１セレクタｌ−ｂ→
データ補正部２→Ｃ→第３セレクタ３→ｄの経路で出力
される。このとき、第２ラインメモリ６から読み出され
るデータは前回の偶数ライン時に第２ラインメモリ６に
書き込まれたデータである。同様にして、今回のライン
で第１ラインメモリ５に書き込まれたデータは次の偶数
う・１７時に読み出されて、各経路を通った後信号ｄと
して出力される。

以上が拡大時の動作であるが、第３図および第４図によ
り縮小時の動作も当番者には同様に理解されよう。

以上の動作を換言すれば以下のようにも表現できる。す
なわち、 （１）拡大時はラインメモリからの読出し時にデータ補
正し、縮小時はラインメモリへの書込み時にデータ補正
をする。

（２）第１および第２ラインメモリとは走査ライン毎に
交互に読出し、書込み動作を行い、一方が読出しモード
の時は他方が書込みモードである。

（３）拡大／縮小信号ｉおよび偶数／奇数ライン信号ｐ
により、前記（１１，＋２１の制御をする。

上記により画像データの流れを中心として第３図の構成
の動作の概要を説明した。上記説明には変倍がどこでど
のようにして行われるかについては殆ど触れてないので
、以下の説明は変倍を中心として第３図の各ブロックの
構成および動作について詳細に行う。

第５図は成る主走査ライン上での成る位置付近に対応す
る第３図の入力信号ａを模型的に示すタイムチャートで
ある。このチャートにおいてＴ。

は画素の単位を示し、第３図での信号ＣＬＫの１周期に
対応する。縦軸は６ビツト−６４階調の濃度レベルに対
応する。

今、入力画像データが第５図のように○印で示す画素ピ
ッチがＴ、で、濃度レベルがＡ、、Ａ２＋Ａ３＋”−・
−・Ａｈであるとする。この第５図の画像を主走査方向
に拡大し、しかも画素ピッチはＴ、であるような拡大を
考える。簡単のため、例えば２５０％の拡大を例とする
と、第６図のように表される。

すなわち、第６図でＯ印およびＡ２　、　Ａｚ　、　Ａ
４・−ｍ−−−−は第５図のＡ２　、　Ａ３　、　Ａａ
　−”−であり、走査方向に２．５倍に引き伸ばされて
いる。

一方、Δ印はピッチＴ１であり、Ｂ２１＋　　Ｂ　ｔｔ
＋Ｂ２１　　Ｂ２１・・−は各点での濃度レベルである
。このとき、Ｂ２１．　　Ｂ２□、Ｂ２ｓ、Ｂｘ□・−
・−はＡ２．Ａ３、Ａ４−−−−’−に対する変倍画像
データであり、ＡとＢ、すなわち、Ｏ印とΔ印との位置
関係およびＡとＢとの濃度レベルはそれぞれ一定の関係
がある。

例えば、第６図で、Ａは２．５Ｔ、周期、ＢはＴ１周期
で、かつＡ２と１３ｇ＋とが一致していれば、以降のＡ
、Ｂの位置は一義的に決まる。

また、Ｂの濃度レベルは、例えば前後に近接する２つの
ＡのレベルおよびＡまでの距離によって決定する、いわ
ゆる「近接画素間距離線型配分法」等によって算出され
る。

第６図の例では、例えばＢ２□は前後のＡ２．Ａ、から
、 によって求められる。

第７図は第５図の縮小例であり、変倍率が７０％の例を
示す。第７図においてＡのピッチはＯ印のごと（０，７
Ｔ＋であり、変倍されたＢのピッチはΔ印のごとく、変
倍前（第５図）のＡと同じくＴ１である。この場合も、
拡大の場合と同じく、Ｏ印とΔ印との位置関係およびＡ
とＢとの濃度しベルはそれぞれ一定の関係で決まる。

例えば、第７図でＢ２のレベルは ｒ、＋ｒ。

によって求められる。

以上のように、変倍率が与えられれば、変倍前のデータ
Ａと変倍後のデータＢとの位置関係を決めることが可能
であり、またその位置関係と変倍前のデータＡとから変
倍後のデータＢの濃度レベルを決めることが可能である
。

このことを第３図と関連づけて説明すると、ＡとＢとの
位置関係の情報が格納され、必要に応じてこの情報を送
出するのが変倍コントロールメモリ８であり、上式のＢ
２２．およびＢ２のような演算によりＢのレベルを決定
するのがデータ補正部２である。

さらに、第６図および第７図から明らかなように、変倍
率と画素位置によって○印とＯ印との１ピツチの間にΔ
印が全くない場合、１個だけ存る場合、２個だけ有る場
合等のように各種の場合がある。勿論、この関係も位置
関係であり、変倍率が与えられれば決まるものである。

このようにΔ印が全くないか、或いは幾つ有るかは第３
図の動作上極めて重要な事項であり、信号βとしてメモ
リコントローラ９に与えられ、第１よｔよび第２のライ
ンメモリ５．６のアドレス制御に利用される。

次に、変倍前と変倍後との位置関係の１ｙ軸の具体例に
ついて説明する。

変倍率α（％）に対し なるＸｆｉは変倍前のデータに対する変倍後のデータの
位置を示す。換言すれば、変倍前のデータ号ンプリング
ピッチを１としたときの変倍のための新しいサンプリン
グ点を示す。ここで定数にはサンプリングの新旧の位相
差または初期値に対応し、ＮＩＬのために＝Ｏとする。

ずなわち変倍前と変倍後とで最初のデータの位置を一致
させるものとする。ここで、 α　　　　　　　　　　　　　　　　　　　　　　　α
により、変倍率αが与えられれば、計算または読出し専
用メモリ　（ＲＯＭ）テーブルによりＣＰＵにおいて簡
単に１００／α、したがってＸｌ、が求められる。

さらに、変倍率α（％）が、例えば５０％〜１０００％
の範囲内で１％刻みで設定されるような場合においては
、 と表すことができる。

すなわち、αは変倍前サンプリング点１００個に対する
変倍後のサンプリング点の個数を示し、ＸＩ、はその中
での変倍前後のサンプリング点の個数関係および位置関
係の情報を有し、変倍前サンプリング点１００個以上の
部分については、１００個毎に同様な繰り返しを考えれ
ば十分である。

したがって上記の場合、ｎの数はα−１０００％のとき
が最も多く、ｎ＝１０００である。

次に、Ｘ１１の性質に付いてさらに詳細に説明する。Ｘ
ゎを整数部■。、小数部、Ｉ７によつ０表ずと、 ｘ、＝ｒイ＋Ｊ。

ここで■。は変倍前後のサンプリング点の個数情報を、
またＪ９は変倍前後のサンプリング点の位置情報を示す
。

例えば拡大時（７２１００％）において、△Ｔ、−１．
−１．１　　（ただし、△Ｉｎ−＋−０）なる△■７は
変倍後サンプリング点ｎ−１とｎとの間に変倍前サンプ
リング点が有るか無いかを示し、 △■７−０ならば無し △Ｉ、＝１ならば有り を示す。

例えば、第６図において、Ｂ２□と８２３との間にはＡ
はないので△ｌ１ｌ＝０、またｌ３ｚｓとＢ３１との間
にはＡ３が有るので△ｌ７−１に対応する。

一方、Ｊ、、は第６図における、例えばＢ２□とＡ２、
Ａ、との位置関係ｒ１　（したがってｒｚ）に関する情
報を有する。

縮小時（α〈１００％）においても、 △１．＝１．．　　Ｔ、、−＋　　（但し、ΔＩ、、−
＋＝１）なる△Ｉｌ、は変倍前後でのサンプリング点の
有無を表すが、縮小の場合は、 ｔ＜１００／α≦２　（但し５０％≦α〈１００％）な
る１００／αでＸ。が増加するので、△Ｉｌｌの値も△
Ｉ、−１または２となり、変倍後サンプリング点ｎ−１
とｎとの間に変倍前サンプリング点が１個有するか、２
個督するかを示し、△ｒｌｌ−ｉならば１個有り、 △１．＝２ならば２個有り、 を示す。

例えば、第７図において、Ｂ２とＢ、との間にはＡ３が
１個有るのでΔｉ、＝ｉに対応し、またＢ３とＢ、との
間にはＡ４とＡｓの２個のサンプリング点が有るので△
Ｉ、ｌ＝２に対応する。

一方、Ｊ、については縮小時においても位置関係を示し
、例えば第７図において「１　（したがってｒｚ）に関
する情報を有する。

△ｌＩ、は拡大、縮小時ともにサンプリング点の個数関
係の情報であるが、ハードウェアの簡略化のために、特
に縮小時におい−こは、△ｌｎ＝２を２つに分解変形し
、△Ｉｆｉ、＝＝０、△Ｉｎｚ−１とする。

この変形により、拡大、縮小共通に、 △Ｉ、ｌ＝０ならば無し、 △ｌ１ｌ＝１ならば有り、 として扱える。

△Ｉ、、＝Ｏまたは１によって第３図の第１および第２
のラインメモリ５，６のアドレスの歩進を制御するため
、上記の変形がハードウェアの簡略化につながっている
。

以上のことから、拡大の場合はｎ−α個、縮小の場合は
ｎ＝１００個の△Ｉ、ｌ　（＝０または１）によって、
α−５０％〜１０００％に対する１％刻みの変倍に対す
るサンプリング点の個数データが得られる。

次に、Ｘ、ｌ＝Ｉゎ＋Ｊ、の小数部Ｊｌｌについて説明
する。Ｊ７はその定義から、第６図および第７図におい
て、 Ｊｎ　＝ｒＩ／　（ｒ＋　＋ｊ、） を意味する。

ここで、ハードウェアの簡略化のために、Ｊｌｌをその
値によって４つのランクに分割し、その４つのランクを
に、、　Ｋｇの２ビツトで区別し、さ？０ らに、各ランクに対応させて変倍後のサンプリング点の
濃度Ｂ２を、変倍前の両隣りのサンプリング点Ａｔ　、
Ａｓと下表のように対応させる。

Ｊｌｌ　　　　ランクに＋Ｋｇ　　　　　Ｂ＊０　≦Ｊ
ｌｌ＜０．２５　１　０　０　　Ａｘｏ、２５≦ＪＩｌ
＜０．５　２　０　１　　Ａｔ（３／４）＋Ａｓ（１／
４）０．５≦Ｊｌｌ＜　０．７５　３　１　　ＯＡ、（
１／２）＋Ａ３（１／２）０．７５≦Ｊｌｌ＜１　　　
４　１　１　７ｈ（１／４）＋＾３（３／４）以上によ
って、Ｘｎ＝Ｉゎ＋Ｊ、ｌなる変倍情報が△Ｉ、ｌ、に
＋　、Ｋｚの３ビツトのデジタル論理データで表現され
る。

尚、上表でのＢの値の計算は第３図のデータ補正部２に
よって行われるものである。

各△１．毎にそれぞれＫｌ　、　Ｋｉが付随して３ビツ
トでα個（拡大時）または１００個（縮小時）の変倍デ
ータ列が得られるが、α個または１００個毎に繰り返し
データであるために、ｎ＝α＋１またはｎ−１００＋１
の場合はｎ−１から再スタートさせる必要があり、これ
を示すために１ビツトを割り当て、Ｋ４とする。すなわ
ち、Ｋ４はｎ＝１〜α−１（拡大時）またはｎ＝ｌ〜９
９（縮小時）ではＫｇ　−０，ｎ−α−１またはｎ−１
００の時のみに４＝１である。

以上の△［−、ＫＩ、Ｋｇ　、に４の４ビツトが第３図
において外部から変倍コントロールメモリ８に付与され
る変倍データｊの中身である。

これまでの説明により変倍の原理および変倍データの内
容が明らかにされたが、以下に第３図の構成の各ブロッ
クについて詳細に説明する。

第８図は第３図の変倍コントロールメモリ８の内部ロジ
ックを示す回路図である。図中、１０〜１３はラッチ、
１４はランダムアクセスメモリ（ＲＡＭ）　、１５〜１
７はゲート、１Ｂはセレクタ、１９はアドレスカウンタ
、２０〜２５はゲートである。

ＲＡＭ１４は外部から信号ｊとして与えられる変倍デー
タが格納されるメモリであり、データの個数はｃｘ−１
０００％（ｎ＝α＝　１０００）のときに最も多く、そ
の容量は４ｘｌＯＯＯビツトである。したがって、４０
００ビット以上のＲＡＭなら５０％〜１０００％で１％
刻みの変倍データの格納に十分である。例えば、２００
％の場合４×２００ビツトだけが有効に使用される。

第８図において信号ＤＬＴは変倍データｊを取り込むた
めのクロック信号であり、外部からの信号ｊの送出に同
期して信号ＤＬＴも送出される。

信号ｊには４ビツトの変形データとは別に、さらに１ビ
ツトのデータがある。これは変倍データの最初のデータ
、すなわちｎ−１のタイミングを示すデータであり、こ
の信号によりＲＡＭ１４のアドレスをＯ番地に設定する
。より具体的には、このビットデータはｎ＝１の時のみ
論理−＃１“であり、他のｎに対しては０である。そし
て＃１“のときに、ＲＡＭ１４のためのアドレスカウン
タ１９をリセットする。

ラッチ１０に取り込まれた変倍データＪのうち、このス
タートビットは信号ｊ２としてゲート２０゜２２を介し
てアドレスカウンタ１９をクリアする。

信号ＤＳＴは変倍データＪを受けてＲＡＭ１４に格納す
るモード中であることを示す。格納が終終了すると、■
Ｙ下はレベル＃Ｈ“になる。

信号ＤＷＴはＲＡＭ１４への書込み動作のための信号で
あり、そしてクロック信号ＣＬＫはＲＡＭ１４から変倍
データを読み出す場合、すなわち実際に変倍動作を行う
場合のクロック信号である。

セレクタ１８により信号ＤＬＴまたはクロック信号ＣＬ
Ｋが選択され、アドレスカウンタ１９が歩進される。

すなわち、信号ｊをＲＡＭ１４に格納する場合は、信号
ｊ、によりアドレスカウンタ１９がクリヤされ、その後
信号ＤＬＴによりカウントアツプされる。アドレス歩道
に伴って信号ｊは信号ｊ、。

ｊ３としてラッチ１０．１１を介してＲＡＭ１４に入力
されかつ書き込まれる。ｎ−αまたはｎ”１００に対応
する分だけ書き込まれると、信号１１了−Ｈ＃になり、
ＲＡＭ１４への書込みは終了する。この書込み動作は第
９図のタイムチャートによって説明される。また、第１
０図は変倍動作のためにＲＡＭ１４から変倍データを読
み出すモードでの第８図の動作を説明するタイムチャー
トである。

第１０図において、読出し時、アドレスカウンタ１９は
セレクタ１８１４より信号ＣＬＫによって歩進される。

信号ＣＬＫは変倍される画像データの画素クロックでも
ある。

読出し時、ＤＳＴ＝’Ｈ“でＲＡＭ１４が読み出しモー
ドになる。また、ＤＷＴ＝’Ｈ“になり、ラッチ１１の
出力はハイインピーダンス状態になる。したがって、信
号ｊ、はＲＡＭ１４からの出力信号が現れる。

アドレスが次々と歩進し、信号ＡＤＲ−α−１（ｎ＝α
に対応）に至り、再び信号ＡＤＨ＝０から歩進する近辺
のタイミングを第１０図に示しである。信号ｊ、の内容
（α−４）、　（α−３）−一はそれぞれアドレスα−
４，α−３−−−−−に対応する変倍データの意味であ
る。

特に、信号ＡＤＲ−α−１においては信号ｊ３の中のｊ
４−“１＃になる。この信号ｊ４は変倍データのエンド
ビットであり、この信号ｊ４はゲ−ト２１，２２を介し
てアドレスカウンタ１９をクリヤする。このアドレスカ
ウンタ１９がクリヤされると、信号ＡＤＨ＝Ｏになり、
再びＡＤＨ＝０．１．２−・−と歩進される。

信号ｌは信号ｊ３の中の１ビツトでラッチ１２より出力
されるが、この信号ｌが変倍データｊの中の△Ｉｎのビ
ットに対応する。△Ｉ、ｌは元来はサンプリング個数情
報であったが、信号βにおいてはむしろ変倍のためのカ
ウント制御信号と考えた方が理解が容易である。すなわ
ち、この信号ｌに基づいて変倍のためのラインメモリの
アドレスのカウントをオン、オフ制御するからである。

ラッチ１３の出力のうち、信号Ｋｚ、に３は変倍データ
ｊの中のサンプリング位置データのランクを示す２ビツ
トのに、、に、にそれぞれ対応する。すなわち、書込み
時と読出し時の時間差や信号形態の差を無視して論理の
みを考えれば、である。

信号に、は信号ｌとＣＬＫとがら作成される信号で、カ
ウントオン、オフ制御信号ｌに同期してデータ補正部２
（第３図）でのデータの流れを制御するための信号であ
る。

第１１図は信号ＣＬＫ、　　１２．　Ｋ＋　、　Ｋｔ　
、　Ｋｚのタイミングを示すタイミングチャートである
。

第１２図は第３図のデータ補正部２の内部ロジックの回
路図である。図中、２６はラッチ、２７はセレクタ、２
８，２９．３０はアダー、３１はセレクタである。

画像データｂはラッチ２６により信号に、のタイミング
でシフトされ、ｂ１〜ｂ、とｂ７〜ｂ１゜に分離される
。例えばす、が第６図のＡ、であり、ｂ７がＡ３である
。ここでセレクタ２７．３１に入力される信号はそれぞ
れ す、＝ｂ、。

ｂ□−１／２　ｂ、ｌ−。

ｂ３＝１／４　ｔ）ｌｌ−＋ ｂｂ　−ｂａ　十ｂｓ　＝１／２　ｂ　＋１／４　ｂ　
＝３／４　ｂＩ、。

また、 ｂｔ　　−１／２　　ｂｌｌ ｂａ　　−１／４　　ｂ、ｌ ｂ、、−ｂ、十す、。＝１／２　ｂＩ１／４　ｂ＝３／
４　ｂ、ｌである。

さらに、セレクタ２７．３１の真理値表は第１３図のよ
うになっているので、信号Ｋｔ、Ｋｚによって画像デー
タｂ、ｔ、ｂ１１．ｃは以下のようになる。

すなわち、入力データｂＩ変倍データに、、に２、に、
に対応して補正データＣが得られる。

尚、画像データｂ、したがってｂ１〜ｂ１１は信号に１
のタイミングで変化するが、選択条件に２、に、はクロ
ック信号ＣＬＫのタイミングで得られる。

第１４図は第３図の第１および第２ラインメモリ５，６
およびメモリコントローラ９の内部ロジックを示す回路
で、第１５図は第１４図の回路の動作を説明するタイム
チャートである。図において、３２．３３はゲート、５
，６は第１および第２ラインメモリ、３４．３５はラッ
チ、９はメモリコントローラ、３６．３７，３８．４２
はゲート、３９．４０はカウンタ、４１はセレクタであ
る。

第１４図および第１５図を参照して、カウンタ３９．４
０はそれぞれ第１および第２ラインメモリ５．６用のア
ドレスカウンタであり、カウントオン、オフ制御信号ｌ
に基づいてセレクタ４１により信号１．、Ｉｔ！が発生
し、カウンタ３９，４０の進歩が制御される。セレクタ
４１はｊ！、　＝ｎ（ｔｔｚ　＝’Ｈ’）またｌオーＪ
　（Ｊ、−“Ｈ“）に選択するのに用いられるが、選択
条件は信号ｌ。

ｐ、したがって信号１．に依存する。すなわち、第４図
のように、変倍モード（１）や走査ラインの偶数／奇数
（ｐ）により選択条件が異なる。

例えば拡大モードでは、読出しモードのラインメモリ側
のカウンタは信号ｌにより制御され、一方のラインメモ
リ側のカウンタは端子ＥＮ＝　”　Ｈ“で常にカウント
アツプモードである。しかも、走査ライン毎に書込みと
読出しのモードが交互に逆転する。

また、縮小モードでは、読出しモードのラインメモリ側
のカウンタはＥＮ−＃Ｈ＃で常にカウントアツプであり
、他方のラインメモリ側は書込みモードであって、信号
ｌによりカウントがオン、オフ制御される。

セレクタ４１の周辺の真理値表は下表で示される。

また、信号Ｗ下はラインメモリ　（実際はＲＡＭ）への
書込み制御信号で、信号Ｐにしたがって第１および第２
ラインメモリ５，６に交互に書込み動作を行う。すなわ
ち、ｐ−０“の偶数ラインでは第２ラインメモリ６が書
込みモード、ｐ−＃１“で第２う・インメモリ６が読出
しモードのときはその逆である。

第１５図はｉ、−”ｌ’、特にｉ−“１＃（−拡大モー
ド）、ｐ＝０（−偶数ライン）の場合の例である。

信号ｉは変倍データｊの中の△１１に対応する信号で、
ｌ−１“は△Ｉイー＃１“に対応し、このときアドレス
カウンタ３９．４０はカウントオンである。逆に、ｌ−
“０＃は△ｒ、＝”ｏ”に対応し、このときアドレスカ
ウンタ３９．４０はカウントオフである。

したがって、カウンタ３９，４０の出力、すなわち第１
および第２ラインメモリ５．６のアドレス信号ｍｌ、ｎ
、は第１５図のように歩進する。

そして第１ラインメモリ５からは信号ｆ１が読み出され
る。信号ｆ１の中の（ｍｚ）、　　（ｍＩ−）等はアド
レスｍｌｌ、ｍ、□に対応するデータの意味である。信
号ｆ１はラッチ３４により信号ＣＬＫのタイミングで整
形されて信号ｇとなる。

一方、第２ラインメモリ６へは信号ｆ２が書き込まれる
。この信号ｆ２は入力画像データｆであり、ゲート３３
を介して第２ラインメモリ６に入力される。このとき、
ラッチ３５の出力りにもｈ＝ｆ、＝ｆが出力されるが、
このように書込みモード側のデータ信号りが出力されて
も、第３図のセレクタ７によりｅ＝ｇ側に選択されるの
で、この場合のｈには意味がない。ただし、奇数ライン
時には逆にｅ＝ｈになり、ｇの方が意味が無くなる。

第１６図は第１４図および第１５図によって第１ライン
メモリ５　（または第２ラインメモリ６）から読み出さ
れたデータｇ（またはｈ）がセレクタ７、セレクタ１に
より信号すとしてデータ補正部２へ送出された場合の、
データ補正部２での動作を説明するタイムチャートであ
る。特に第１５図の例と対応させ、ｂ−ｇ＝ａ″Ｉとし
た。ここでａ　−１はセレクタ１でｂｍａは選択されず
、ｂ−ｇが選択されるが、このｇをさかのぼれば、１ラ
イン以前の信号ａに帰着するのでａ　−１とした。

また、（ｍｌ。）、　　（ｍ、１）、　　（ｍ、−）に
対応させてＡｘ　、Ａ３　、Ａ４を添え書きした理由は
第６図のＡｔ　、Ａｓ　、Ａ４付近の例がこの場合に良
く一致するからである。

第１５図の信号Ｊ、ＣＬＫに対応して信号Ｋ。

は第１６図のようになる（第８図のラッチ１３、ゲート
２４．２５により発生）。この信号に、により、ラッチ
２６　（第１２図）の出力ｂ１　（したがってＢｔ　、
　Ｂｓ　、Ｂｂ　）は第１６図のようになる。

一方、信号に＊、Ｋｘは、第１６図のように、信号ＣＬ
Ｋのタイミングで変化する。したがって、補正データ出
力ｃ　（＝ｄ）は、同図のように、信号ＣＬＫのタイミ
ングで変化し、ちょうど、Ｂ２１゜Ｂ　０＋　　Ｂ　＊
ｓ＋　　Ｂ　３１　Ｂ　２ｔと記したように、第６図の
ＡとＢとの関係に対応するタイミングおよび濃度レベル
となる。

第１７図は上述の拡大時の原理および動作について例題
的に補足説明するための図で、例としてα−２５０％（
拡大）の場合である。図においてはｎ　−１，２，−・
・２５０に対応して、Ｘ、１＝１００／α×ｎの値と、
さらにこのｎに対応してＲＡＭ１４　（第８図）のアド
レス（ＡＤＨ）およびその他の信号の状態が示されてい
る。

１００／α−０，４であるので、ｌ　Ｑ　Ｑ　／　ａ　
Ｘ　ｎは図示のごとく、０．４〜１００までの２５０個
の数列になる。１００／α×ｎの整数部から２′−△１
．−１．−１７−９は図示の通りである。また、小数部
ＫＮ　’ｌ　Ｋｓ　’も図示のごとくであり、さらに、
エンドビットを示すＩ４はｎ−１〜２４９でｊ−’０’
、ｎ−２５０でｊ−”　１　’である。

これらの情報が変倍データとしてＲＡＭ１４に書き込ま
れる。

一方、実際の変倍動作時にはＲＡＭ１４の内容が読み出
される訳であるが、第１７図のす、、ｂ。

Ｃ＋Ｊｔはその読出し時の各部の状態をｎ＝１〜２５０
に対応させて示したものである。特に、ｎ−５〜１２に
対応して示しであるｂ（、ｂ、ｃの値は第６図、第１６
図に対応させている。また、ｊ、は第８図において説明
したように、ｎ＝１からの開示点を示す信号で、本実施
例ではｊ、はＲＡＭ１４への書込み時のＲＡＭＩ４のア
ドレスクリヤ用の信号として扱っている。Ｊｔ自体はＲ
ＡＭ１４に書き込まれず、したがってこのＩ２は読出し
時には意味を持たない。

第１８図および第１９図は縮小時の原理および動作を補
足説明するための図で、例えとしてα−７１％の場合を
示す。

第１８図ではｎ＝１〜７１に対応して１００／αＸ　１
１および△Ｉ９を示し、第１９図では△工。

を変形（△Ｉ、、−２−△ｒ、＝０と１に分解）した後
に、β′−八１．（変形し）として、第１７図に対比す
る形で各部の状態を示している。

特に、ｎ＝５〜１０に対応するｂｌ、ｂ、ｃの値は第７
図の例に対応させている。ここでＪのＣ”Ｂａ、Ｂ４．
Ｂｔ等は第７図にも現れていないし、実際の変倍動作時
にもとくに意味のないものである。

すなわち、！’　−”　Ｏ”のときに発生するこれらの
Ｃの値は、−旦は第１　（または第２）ラインメモリ５
（または６）に書き込まれるが、Ｊ’＝“０“のため第
８図においてｚ−”ｏ’、したがって、第１４図におい
てＪ、（または２ｇ）−“０＃になり、アドレスカウン
タ３９　（または４０）のアドレスは歩進しない。

すなわち、第１９図に戻って、β′−“０＃時のＣの値
は第１　（または第２）ラインメモリ５（または６）に
書き込まれるが、次のＪ’−”１′で同一のアドレスに
β′−１１′に対応するＣの値が書き込まれる。このよ
うに、Ｊ’−’０１時のＣはダミーデータであり、値そ
のものには意味がなく、第７図で明らかなように実現も
しないサンプリング点である。

第２０図は第１９図のｎ＝５〜１０に対応する各部の状
態を示すタイムチャートである０図においてｆ、＝ｆｗ
ｃには、図のように、Ｂｏ、Ｂ＋。

−・・−’Ｂｔが発生するが、読み出すときは第２０図
のｇのようにＢｏ、Ｂａ等のダミーデータは消滅し、Ｂ
＋　、Ｂｔ　、Ｂｓ　、Ｂｓ　’−−−・・−のように
なる。

以上、本発明による変倍の原理、動作および構成の実施
例について説明した。次に本発明の応用の典型的な１例
を第２１図および第２２図を参照して説明する。

第２１図は画像読取り装置の概略図で、４３はコンタク
トガラス、４４は原稿、４５．４６は光源、４７，４８
．４９は反射ミラー、５０は結像レンズ、５１はＣＯＤ
　（電荷結合素子）ラインセンサを含む読取り部、５２
は画像処理部である。

この画像読取り装置において、読取りの走査は、主走査
がＣＣＤラインセンサにより図において紙面と垂直の方
向に電子的に走査され、副走査が光源４５．４６および
反射ミラー４１．４８．４９が図の矢印方向に移動する
ことにより走査する。

読取り部５１で読み取った画像データは画像処理部５２
で画像処理された後外部に出力される。

ここで変倍動作は主走査方向の変倍は上述した本発明に
よって行われ、副走査方向の変倍は副走査速度の制御に
よって行うものである。

第２２図は第２１図のうち、特に読取りデータに関する
部分の機能ブロック図である。図において４４は原稿、
４５．４６は光源、５１は読取り部、５１ａはＣＣＤラ
インセンサ、５１ｂは増幅器、５１ｃはＡ／Ｄ変換器、
５２は画像処理部、５２ａはシェーディング補正、５２
ｂは変倍、５２ＣはＭＴＦ　（変調伝達関数）補正、５
２ｄは２値化を示す。この構成において光源４５．４６
で原稿４４を照明する。原稿４４の画像はＣＣＤライン
センサ５１ａにより読み取られ、増幅器５１ｂ、Ａ／Ｄ
変換器５１Ｃを介して６ビツト６４階調のデジタルデー
タに変換される。その後画像処理部５２の内部でまずシ
ェーディング補正５２ａされ、次いで変倍５２ｂ動作が
行われる。さらにＭＴＦ補正５２ｃされた後、２（ａ化
５２ｄされ、２値の画像データとして外部に出力される
。

第２３図は本発明の他の応用例を示すブロック図で、５
３は画像メモリ、５４は変倍機構、５５は出力装置を示
す。この応用例においては、画像メモリ５３に格納され
ている画像データを読み出し、例えばレーザビームプリ
ンタのような出力装置５５により印刷する場合に、画像
メモリ５３と出力装置５５との中間に本発明による変倍
機構５４を設けて出力装置のスピードに追従するスピー
ドでリアルタイム変倍を行うものである。

（効果） 叙上のごとく、本発明によれば、画像データの主走査方
向への拡大および縮小を行う場合に、拡大時ラインメモ
リからのデータ読出し時に変倍コントロールメモリから
の変倍情報に基づいてラインメモリー・のデータの書込
み時に変倍コントロールメモリからの変倍情報に基づい
てラインメモリのアドレスを制御することができる。ま
た、画像データの拡大時、変倍コントロールメモリから
の変倍情報に基づいてラインメモリからの続出しデータ
をデータ補正部に入力させ、そして画像データの縮小時
、データ補正部からの出力データをラインメモリに書き
込むようにしかつこの書込みアドレスを変倍コントロー
ルメモリからの変倍情報ｊ　シ に基づいて制御することができる。さらに、ラインメモ
リを２個設けて、これらのラインメモリが主走査毎に交
互にその動作モードを切り換えて、一方が続出しモード
のとき、他方が書込みモードとすることができる。この
ような構成としたことにより本発明はデジタル画像デー
タの電気的な変倍を簡単なハードウェア構成により、広
範囲の変倍率での変倍、任意倍率での変倍、精度の良い
変倍、また、入力装置または出力装置に同期したリアル
タイム処理による変倍を可能とするという効果を奏する
画像データの変倍方式を提供することができる。

【図面の簡単な説明】

第１図は画素、画像データ、主走査、副走査等を説明す
る概念図、第２図は第１図に対応する信号のタイムチャ
ート、第３図は本発明による画像データの変倍方式の一
実施例を示すブロック図、第４図は第３図の構成の動作
の概要を説明する説明図、第５図は第３図の入力信号ａ
を模型的に示すタイムチャート、第６図は第５図と同様
であるが拡大例を示すタイムチャート、第７図は第５図
の縮小例を示すタイムチャート、第８図は第３図の変倍
コントロールメモリの内部ロジックを示す回路図、第９
図は書込み動作を説明するタイムチャート、第１０図は
ＲＡＭから変倍データを読み出すモードにおいて第８図
の動作を説明するタイムチャート、第１１図は信号ＣＬ
Ｋ、１．に、。 Ｋｔ、に３のタイミングを示すタイミングチャート、第
１２図は第３図のデータ補正部の内部ロジックを示す回
路図、第１３図はセレクタの真理値表、第１４図は第３
図の第１および第２ラインメモリおよびメモリコントロ
ーラの内部ロジックを示す回路図、第１５図は第１４図
の回路の動作を説明するタイムチャート、第１６図はデ
ータ補正部での動作を説明するタイムチャート、第１７
図は拡大時の原理および動作を補足説明する説明図、第
１８図および第１９図は縮小時の原理および動作を補足
説明するための説明図、第２０図は第１９図のｎ−５〜
１０に対応する各部の状態を示すタイムチャート、第２
１図は本発明の応用例として画像読取り装置を示す概略
図、第２２図は第２１図の読取りデータに関する部分の
機能ブロック図、第２３図は本発明の他の応用例を示す
ブロック図である。 １、　３．　４．　７・・・セレクタ、２・・・データ
補正部、５．６・・・ラインメモリ、８・・・変倍コン
トロールメモリ、９・・・メモリコントローラ、１４・
・・ＲＡＭ。 第　　　図 圭」υ３ヤ １　　　２−−−−　　　　　　　　　　ｍ第２図 手続補正書（自発） 昭和６２年　１月　７日 特許許長官殿 事件の表示 特願昭６１−２２６１９６号 発明の名称 画像データの変倍方式 補正をする者 事件との関係　出願人

Claims (4)

【特許請求の範囲】
1. （１）少なくとも１主走査ライン分の容量を有するライ
   ンメモリおよび変倍制御情報が格納される変倍コントロ
   ールメモリを備えた画像データの変倍方式において、画
   像データの主走査方向への拡大および縮小を行う場合に
   、拡大時前記ラインメモリからのデータ読み出し時に前
   記変倍コントロールメモリからの変倍情報に基づいて前
   記ラインメモリのアドレスを制御し、そして縮小時前記
   ラインメモリへのデータの書込み時に前記変倍コントロ
   ールメモリからの変倍情報に基づいて前記ラインメモリ
   のアドレスを制御することを特徴とする画像データの変
   倍方式。
2. （２）少なくとも１主走査ライン分の容量を有するライ
   ンメモリおよび変倍制御情報が格納される変倍コントロ
   ールメモリ、および変倍動作時にデータの補正を行うデ
   ータ補正部とを備えた画像データの変倍方式において、
   画像データの拡大時、前記変倍コントロールメモリから
   の変倍情報に基づいて前記ラインメモリからの読出しア
   ドレスを制御しかつ同時に前記ラインメモリからの読出
   しデータを前記データ補正部に入力させ、そして画像デ
   ータの縮小時、前記データ補正部からの出力データを前
   記ラインメモリに書き込むようにしかつこの書込みアド
   レスを前記変倍コントロールメモリからの変倍情報に基
   づいて制御することを特徴とする画像データの変倍方式
   。
3. （３）前記データ補正部の動作が前記変倍コントロール
   メモリからの変倍情報に基づいて行われることを特徴と
   する特許請求の範囲第（２）項に記載の画像データの変
   倍方式。
4. （４）少なくとも１主走査ライン分の容量を有するライ
   ンメモリおよび変倍制御情報が格納される変倍コントロ
   ールメモリとを備え、前記変倍コントロールメモリから
   の変倍情報に基づいて、拡大時には前記ラインメモリか
   らのデータの読出し時に、一方縮小時には前記ラインメ
   モリへのデータの書込み時に、前記ラインメモリのアド
   レスを制御する画像データの変倍方式において、前記ラ
   インメモリが２個設けられ、これらのラインメモリが主
   走査毎に交互にその動作モードを切り換えて、一方が読
   み出しモードのとき、他方が書込みモードとすることを
   特徴とする画像データの変倍方式。