JPS6384127A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS6384127A
JPS6384127A JP61228211A JP22821186A JPS6384127A JP S6384127 A JPS6384127 A JP S6384127A JP 61228211 A JP61228211 A JP 61228211A JP 22821186 A JP22821186 A JP 22821186A JP S6384127 A JPS6384127 A JP S6384127A
Authority
JP
Japan
Prior art keywords
bump
alloy
electrode
bonded
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP61228211A
Other languages
English (en)
Other versions
JPH0732170B2 (ja
Inventor
Michihiko Inaba
道彦 稲葉
Isao Suzuki
功 鈴木
Nobuo Iwase
岩瀬 暢男
Kazuyoshi Saito
和敬 斎藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP61228211A priority Critical patent/JPH0732170B2/ja
Publication of JPS6384127A publication Critical patent/JPS6384127A/ja
Publication of JPH0732170B2 publication Critical patent/JPH0732170B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/721Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
    • H10W90/726Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の目的1 (産業上の利用分野) へ 本発明はTAB(TepeAutomated Bon
ding)方式の半導体装置のパンダの改良に関する。
(従来の技術) 半導体装置のボンディング技術はワイヤボンディング技
術と、ワイヤレスボンディング技術との2つに大別され
る。前者はワイヤで半導体チップの電極とリードフレー
ムのリード端子と21妾続す電極の寸法が100μm口
以下となり、かつ高密度となるにつれ、待に信頼性の点
で間頂が多くなる。
これに対して、後者の方法は半導体チップの電極と、リ
ードフレームのリード端子又はガラス、セラミック基板
上の/lflとを一括してボンディングするものであり
、E子の高集積化に対応して信頼性を確保する之めに実
用化がなされている。
このワイヤレスボンディング41.1’JTとしては1
例えばテープオートメイティッドボンディング方式(T
AB方式)、フリップテップ方式あるいはCCB方式な
どが知られており、これらの方式では通常半導体チップ
の電極上にパンダを形成する。
このパンダとしては、従来から高価な金が検討されてい
る。
従来、半4体チップの!極上に形成される金からなるバ
ンプは%第6閣に示Tようなものである。
第5図に訃いて、シリコン基板31上には酸化シリコン
嗅等の絶縁膜322介してAI又はAj合金専からなる
電極33がパターニングされて形成され、全面に窒化シ
リコン’I11 %のパッジベージ藁ン膜34を被1し
た後、゛電極33上0パッシベーシッン膜34を選択的
にエツチングして電極33を露出させている。−茸出し
之電極33上にはCr。
Ni、Mo*UusAu+Ag  等からなる下地金属
35が形成されている。更に、下地金属35上にに金バ
ンプ36が形成されている。
前記′F地金@35ははんだとの接合性を改讐するため
に設けられる%、Oである。この自回・Oために下地金
@35としては1層〜3層の金@層が設けられ1種々の
組合せが@村されている。
ところで、金バンプ36は通常めっき又は蒸着により形
成され、種々の方法が促案されているが、これらの方法
は臥下に述べるようにいずれも欠点がある。
めっきによる方法では1例えば電礪孔あけ工程が終了し
た後、v1極上の自然収化模を反応性イオンエツチング
により除去し、全面に1〜3.10下地金rA?蒸曙し
、電砥部が開孔しためっきレジストを被覆し、電極上の
下地金属上vC17)+はんだめっき2豆ない、めりき
レジスト及び下地金属の不要部分?エツチングするとい
り工程がとられる。
この丸め工程が複雑になるという欠点がある。
また蒸着による方法では時間がかがり不都合である。
いずれにしても従来の方法では、下地金@2用い、しか
も′電極部以外り部分に今がめつきあるいはfA′yi
tされないようにマスク?形成しなければならない等、
工程の煩雑化につながる基本的な問題点がある。
これを鱗決丁ぺ(Zn会被被覆たバンプつきテープが考
案(′!#開昭55−103734 )があるが。
Zn被覆層が硬く塑性変形しにくいなめ妾合が元分行れ
ない。
(発明が解決しよりとする問題点) 本発明は上記問題点?解消するためになされ九もつであ
ジ、’KIIL上に下地金属なしで直接パンブタ形成す
る%Dである。
【発明の構成コ (問題tf4決するための手段と作用)本発明はバンプ
全tJI−あるいは表面層がZn、Cu。
Snの中から選ばれた少なくとも2櫨の金1を主Ii!
、分とする金属体で構成されるかあ6いはZn。
Sn、Cuの第1成分群から選ばれた少なくとも一種と
In、BL、Cdの第2取分鮮から選ばれt少くとも一
種から構成された金属体であることを特徴とT6もので
ある。
本発明を原理的に説明すると吠態因に示される、謙に、
Zn、Sn 、Cut)様にAlと共晶あるいは金属間
化合′JjlJ?つくる成分元素がAI中に拡孜し反応
層2形成下る成分と、金属体の硬度e下げ容易に型性変
形する事3助えるIn、BI、Cdの喀2成分から金@
体が構成される事により、ZnだけあるいはCu、Sn
だけでできたバンプに比べ、Al¥!を極との反も層が
できやすくなる。次にバンプ接合部の断面を第1図2も
ちいて説明する。
このバンプの構成は箒1図(a) K示す様にバンプつ
きテープ3のバンプ部110表面に本発明の合金被覆部
2がもうけられ半導本テップ5の上0Alシ!8M4v
c反芯層1に;り接合されてhるものである。
さらに第1図(b)では絶縁テープ6vC付着されたり
−ド20vCエツチングした穴31出しバンプ11を形
成して本発明の今萬本2を被覆したものである。また号
1図tc)はバンプ7表面に合金体23%。
うけ九もので、第1図(d)はバンプ8全体が本発明の
合金t$になっている事を示している。
核金属本?もつける方法はめっき、蒸着、スパッタ、m
虫金嘴へのディップ専のいずれかの方法をとってもよい
。ま九Al電翫側にバンプ2形成する場合は、溶融金属
中あるいは電極側基板に超貨波をかけてバンプ3tてて
もよい。さらにはんだで通常を本成分となってhるpb
を含んでもよい。
リードとの接続は通常リード表面がAg、Sn。
Au、Niはんだのいずれかのめっきがしであるか゛。
これとバンプの接続は通常の熱圧着で行れ、@1図(a
)〜(d)に示される様な構成をもつ半導体装置となる
(実施例) 以下1本発明の実施例を図面を参照して説明する。
実施例1 第2図は本発明の実施例で、Cuのインナーリード3V
cバンプ11ε形成させその表面にZn−In合金めっ
′a2をほどこしてから、このめっきをAノミ極4に直
接接続し、Zn−Al共晶反応層1vcよって接合され
た半導体装置である。この半導体装置の製造法は以下の
様になる。
まず1通常のウニ八プロセスにより配線・電極の形成2
行なった後、全面にパッシベーション膜を堆積し、更に
コンタクトバット用の開孔V15を形り 成したシリコンウェハ珂?用意し友。前記配線パ電極は
スパッタリング製置により形成された嘆厚約1μm0A
l−2SS i −21Cuからなり。
またパッジベージリン膜としては窒化シリコン膜が用い
られている。そして、このシリコンウニ八杷に形成され
た各チップには80μm口の電極(コンパクトパッド)
がそれぞれ64個形成されている0次に、このシリコン
ウニ11Aについてはプ゛レードダイシングを行なっ之
のち1個々の半導体チップにわけている。
次vc第2図にも示される様にパングー10ついたイン
ナーリード2もつテープを用意し、そV表面にZn−I
nめっきを行った。このめりき条件は以下の様な酒1石
散塩−アンモ;≦p浴からの11で行っている。尚めつ
き膜厚は5μmである。
亜鉛・−3011/l  インジウム−511711硫
酸ナトリウム−559/l  塩化ナトリウム−651
1/l  [lJ!アンモニ1フムー4 (11/に酒
石酸ナトリウム−2011/l  アンモニア−250
mJ/j  I)H−11アソード電流−1,IA/d
m意 浴温−27℃ このインナーリード!p200℃に加熱したインナーリ
ードボンダーのステージ・D上におきボンダーのツール
へ度を390℃とし2gの圧力で2秒間図芯2おこさせ
8274772行った。その麦Slデッグ部分樹脂封止
し、インナーリード■他端をデバイスのアウターリード
にはんだづけをし半導体装置としで完成させた。
実IAガ2 まず、実施例1と同様なシリコンウニへ蛇3用意し九〇
この鴨合、配線・電極としてはAl−1俤SMが用いら
れ、シリコンウニへ祠に形成された各チップには60μ
m口の電極(コンタクトバット)がそれぞれ128個形
成されている。なお、このシリコンウェハーは素子形成
袋、かなりの期間2経てお9.4極表面が固い酸化膜で
、′J!われでいることが予けされtので、オゾン洗浄
2行なった。
あらかじめ半導体チップのAj電極の配列に対応し九バ
ンプ122別の基板に設けておいた。このバンプはめっ
きでつくっておりcu−Inp主成分とする。めっきの
成分としては以下の通りである。
シアン化tlii−3511/l  −J/アン化イン
ジウム−511/l  シアン化ナトリウム−1011
/l  カソード電流密2− I A / dm”温度
−25℃ さらにインナーリードとこの別居仮にもうけられたバン
プを当接させ熱処理してCu−InのバンプとSnめっ
きしたリードにIn−Snの共晶14を利用し転写した
のちバンプOついたリードを半導体チップの電極に対応
させてインナーリードボンディングをした。この際Cu
の酸化2ふせぐtめにNz+)It混合ガスどふきつけ
300℃で5秒間、551の荷重で接続し九。その仮エ
ポキシ樹脂13で、インナーリードD接涜された半導体
チップをモールドし外部にでたり−ド15をベンディン
グして半導体装置として完成させた。
実施例3 まず、 実t@例1と同様なシリコンウニへに)を用意
した。この喘合、配線・電極としてはAl−1=184
が用いられ、シリコンウェハ綱に形成されt各チップに
は200μm口の11侃(コンタクトパッド)がそれぞ
れ12個形成されでいる。
このウニへ−の′vt極に相当する部分にあらかじめ電
極と同一径の穴をあけ之メタルマスク(Ttで作製)を
この穴と電極があうように位置あわせをしt6その?麦
150μm径のAIボールの表面にあらかじめ、40C
u−40Sn−20Bi O被II rU ’E−3μ
mはどこしておき、このボール2メタルマスクの穴にお
いt、その後ウニへ−基板1C20KHzの超鐙彼憑勧
を加えながら230℃で5秒間区持し。
ボール?バンブとしvL甑上に形成した。この際損動に
よりメタルマスクの穴からAjボールがとびだ丁事もあ
っ九のでポリイミドDテープとすでに穴にボール導入っ
たメタルマスクの上に全面にはっ九。さらに一部接者が
不充分々ボールもあっ九ツ ので300℃に加熱し之ボンディング歩#−ルに2gの
荷重分かけボール分おし、つけ、固着?充分なものとし
た。
この様にしてできたバンプつきウニ八−をダイジングし
たのち1個々のチップにし、AIめっきとしたCuリー
ドのインナーリード部6バングに直接接続し、第1図(
C)の様なバンプ淡合部の構成?もつ半導体装置2製造
させた。
実施例4 まず、泉施し1」1と同様なりリコンウェハセ叶2用意
し九〇この1隨合、配線・電極としてはAl−11st
が用いられ、シリコンウェハ掴に形成され比容チップに
(1500μm口の′成極(コンタクトパッド)がそれ
ぞれ211N形成されでいる。
次にAuめっきし2Cuインナーリード2具備したキャ
リアチーブ3用意し、インナーリードの先端16に財4
図で示す様にめっき18の上に酸化を防ぐ之めvCN 
2ガスをふきつけながら行りた。その後、ダイシングさ
れた半導体θテップ上に電極と立喧合わせ?してバンプ
2層合させた。
この時の温度は230℃で、リードと電極間の距離を2
0μm#/c深ちながら行った。この際圧力(まかけて
いないが、4QKHzの超i彼?インナーリードと通し
、浴融したバンプに付加し、電極上のAIの原化膜2と
りOぞいで接合さtている。そつ1及ポツテイング麟e
テツプ浸jに滴Fし固化させて基板上に装着しto 実施例5 実施例1と同様な半導体チップを用意し、さらに実施列
1と同様な形犬2しtインナーリード分もつキャリアテ
ープビ容易した。このインナーリードのパンダ部に80
Cd−20Zn7)めっきを膜厚3μmで成長させ九〇
その後実施例1と同様な半導体装置?作製した。
〔発明の効果〕
本@明によれば従来バンプ硬度が高く接合不可能であっ
た。Zn、Sn、Uu等のパンダも軟化させ改良する蔓
ができる。また金バンプに比べ隠めでがん便々工程でバ
ンプを形FRfる”iZができワイヤレスボンディング
技術の導入2琴易にし、素子の微細化に対[F]してボ
ンディングの信頼性の高い半導体装置2製造できる等産
梁上極めて顕著な効果?うむものである。
【図面の簡単な説明】

Claims (2)

    【特許請求の範囲】
  1. (1)Alを主成分とする電極を有する半導体ペレツト
    と、この電極に直接形成されたバンプと、このバンプに
    接続されたリードを備えた半導体装置において、少なく
    ともバンプの電極との接合表面が、Zn、Sn及びCu
    の少なくとも2種を主成分とする合金もしくはZn、S
    n及びCuの少なくとも一種とIn、Bi及びCdの少
    なくとも1種とを主成分とする合金で形成されており、
    バンプと電極との接合がAl−Zn及びAl−Snの共
    晶又はAl−Cuの金属間化合物の少なくとも一種の反
    応により直接接合されていることを特徴とする半導体装
    置。
  2. (2)前記バンプを有するリード又はテープキャリアボ
    ンディング用テープを有することを特徴とする特許請求
    の範囲第1項記載の半導体装置。
JP61228211A 1986-09-29 1986-09-29 半導体装置 Expired - Lifetime JPH0732170B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61228211A JPH0732170B2 (ja) 1986-09-29 1986-09-29 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61228211A JPH0732170B2 (ja) 1986-09-29 1986-09-29 半導体装置

Publications (2)

Publication Number Publication Date
JPS6384127A true JPS6384127A (ja) 1988-04-14
JPH0732170B2 JPH0732170B2 (ja) 1995-04-10

Family

ID=16872929

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61228211A Expired - Lifetime JPH0732170B2 (ja) 1986-09-29 1986-09-29 半導体装置

Country Status (1)

Country Link
JP (1) JPH0732170B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6002287A (en) * 1997-05-08 1999-12-14 Canon Kabushiki Kaisha Signal outputting apparatus
US7709947B2 (en) 2006-06-15 2010-05-04 Kabushiki Kaisha Toyota Jidoshokki Semiconductor device having semiconductor element with back electrode on insulating substrate

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6002287A (en) * 1997-05-08 1999-12-14 Canon Kabushiki Kaisha Signal outputting apparatus
US7709947B2 (en) 2006-06-15 2010-05-04 Kabushiki Kaisha Toyota Jidoshokki Semiconductor device having semiconductor element with back electrode on insulating substrate

Also Published As

Publication number Publication date
JPH0732170B2 (ja) 1995-04-10

Similar Documents

Publication Publication Date Title
US4750666A (en) Method of fabricating gold bumps on IC's and power chips
US3952404A (en) Beam lead formation method
KR940001149B1 (ko) 반도체 장치의 칩 본딩 방법
US20040212088A1 (en) Multi-chip package substrate for flip-chip and wire bonding
JP2001196407A (ja) 半導体装置および半導体装置の形成方法
JP2001501366A (ja) 低融点金属のバンプを備えた半導体装置及びその製造方法
JP3836349B2 (ja) 半導体装置およびその製造方法
JP3297177B2 (ja) 半導体装置の製造方法
JP2003017531A (ja) 半導体装置
JPH08139097A (ja) フリップチップ用接続ボール及び半導体チップの接合方法
JPH09205096A (ja) 半導体素子およびその製造方法および半導体装置およびその製造方法
JPS6384127A (ja) 半導体装置
JP3475558B2 (ja) 半導体チップ接合用ボール及び半導体チップの接合方法
JPH0793341B2 (ja) 半導体装置及びその製造方法
GB2364172A (en) Flip Chip Bonding Arrangement
JPH08130227A (ja) 半導体チップ、半導体チップの端子の形成方法及び半導体チップの接合方法
JP2813409B2 (ja) 半導体チップの接続方法
JP2002231855A (ja) Cspタイプの半導体装置及びその作製方法
JP2768448B2 (ja) 半田バンプの形成方法
JPH0350736A (ja) 半導体チップのバンプ製造方法
JP3893438B2 (ja) 半導体実装用基板、半導体装置及び半導体装置の製造方法
JPH0366130A (ja) バンプ形成方法
JPH04127547A (ja) Lsi実装構造体
JPS5838610Y2 (ja) 半導体装置
JPS5989438A (ja) 半導体装置