JPS6384131A - 半導体装置用検査装置 - Google Patents
半導体装置用検査装置Info
- Publication number
- JPS6384131A JPS6384131A JP61230388A JP23038886A JPS6384131A JP S6384131 A JPS6384131 A JP S6384131A JP 61230388 A JP61230388 A JP 61230388A JP 23038886 A JP23038886 A JP 23038886A JP S6384131 A JPS6384131 A JP S6384131A
- Authority
- JP
- Japan
- Prior art keywords
- probe
- relay
- semiconductor chip
- electrode
- measured
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 29
- 239000000523 sample Substances 0.000 claims abstract description 48
- 239000000758 substrate Substances 0.000 claims description 10
- 239000012212 insulator Substances 0.000 claims description 5
- 238000005259 measurement Methods 0.000 abstract description 7
- 230000006698 induction Effects 0.000 abstract 1
- 238000012360 testing method Methods 0.000 description 12
- 238000007689 inspection Methods 0.000 description 9
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 8
- 239000004020 conductor Substances 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Landscapes
- Measurement Of Length, Angles, Or The Like Using Electric Or Magnetic Means (AREA)
- Measuring Leads Or Probes (AREA)
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、半導体装置のプローブ検査工程で用いられる
検査装置に関するものである。
検査装置に関するものである。
従来の技術
半導体装置のプローブ検査では、被測定半導体チップ上
の電極と検査装置との間を接続するためのプローブ（探
針）が取り付けられたプローブカードと称される検査装
置が用いられる。第２図は上記プローブカードの一例を
示す構造図である。
の電極と検査装置との間を接続するためのプローブ（探
針）が取り付けられたプローブカードと称される検査装
置が用いられる。第２図は上記プローブカードの一例を
示す構造図である。
第２図において、１は絶縁体製基板（以下プローブカー
ド本体と呼ぶ）、２はプローブカード本体１の裏面に突
出して取り付けられたプローブ、３はプローブカード本
体１の一端に形成された複数の電気的端子、４は上記プ
ローブ２と上記電気的端子３を接続する配線層、５は被
測定半導体チップ、６は被測定半導体チップ５の表面に
設けられた電極、７は電極６とプローブ２が正しく接触
しているか否かを確認するための窓である。
ド本体と呼ぶ）、２はプローブカード本体１の裏面に突
出して取り付けられたプローブ、３はプローブカード本
体１の一端に形成された複数の電気的端子、４は上記プ
ローブ２と上記電気的端子３を接続する配線層、５は被
測定半導体チップ、６は被測定半導体チップ５の表面に
設けられた電極、７は電極６とプローブ２が正しく接触
しているか否かを確認するための窓である。
上記プローブカードはその電気的端子３につながる接続
手段を介してプローブ検査用テスターに接続されて測定
システムが構成される。この測定システム全体の構成を
第３図に示す。第３図において、８は上記のように構成
されたプローブカード、９はプローブ検査用テスター、
１０はプローブカード８とプローブ検査用テスター９を
接続するための接続手段であるリード線、１１はプロー
ブ検査用テスター９の内部にある各種の電源、電圧計、
電流計等のモジュール、１２はモジュール１１とリード
線１０の電気的接続及び開放を行なうリレー等のスイッ
チ手段である。
手段を介してプローブ検査用テスターに接続されて測定
システムが構成される。この測定システム全体の構成を
第３図に示す。第３図において、８は上記のように構成
されたプローブカード、９はプローブ検査用テスター、
１０はプローブカード８とプローブ検査用テスター９を
接続するための接続手段であるリード線、１１はプロー
ブ検査用テスター９の内部にある各種の電源、電圧計、
電流計等のモジュール、１２はモジュール１１とリード
線１０の電気的接続及び開放を行なうリレー等のスイッ
チ手段である。
以上のように構成されたプローブ検査測定システムに、
検査時の動作について以下に説明する。
検査時の動作について以下に説明する。
例えば、被測定半導体チップ５上の電極６ａと６ｂの間
に一定の電圧を印加した際に流れる電流を測定しようと
するとその動作は以下のようになる。
に一定の電圧を印加した際に流れる電流を測定しようと
するとその動作は以下のようになる。
上記モジュール１１の構成要素である電圧源１１１と電
流計１１２が第３図に示すように直列に接続される。次
にリレー１２の接点１２ａと１２ｂが閉じられ電圧源１
１１の電圧はこれらの接点につながるリード線１０ａと
１０ｂ、さらにリード線１０ａと１０ｂが各々接続され
たプローブカード８の電気的端子３ａと３ｂを介してプ
ローブカード８に入力される。このようにして入力され
た電圧は、さらに、第２図で示しだプローブカードの配
線層４ａと４ｂおよびプローブ２ａと２ｂを通じて被測
定半導体チップの電極６とと６ｂに印加される。このよ
うにして形成された回路に電流が流れ、この電流が電流
計１１２により測定される。
流計１１２が第３図に示すように直列に接続される。次
にリレー１２の接点１２ａと１２ｂが閉じられ電圧源１
１１の電圧はこれらの接点につながるリード線１０ａと
１０ｂ、さらにリード線１０ａと１０ｂが各々接続され
たプローブカード８の電気的端子３ａと３ｂを介してプ
ローブカード８に入力される。このようにして入力され
た電圧は、さらに、第２図で示しだプローブカードの配
線層４ａと４ｂおよびプローブ２ａと２ｂを通じて被測
定半導体チップの電極６とと６ｂに印加される。このよ
うにして形成された回路に電流が流れ、この電流が電流
計１１２により測定される。
発明が解決しようとする問題点
上記のようなプローブ検査測定システムの構成では、半
導体被測定チップ６とプローブ検査用テスター９の電気
的接続及び開放はテスター内部のリレー１２によシ行な
われる。このだめ、リレー１２が開放の場合でも、長い
リード線１０が被測定半導体チップ５に接続されたまま
となり、リード線１０が接続されている被測定半導体チ
ップ上の電極６に誘導ノイズが印加されやすくなる。さ
らに、リード線１ｏの分布容量も電極６に付加されると
ころとなる。したがって、被測定半導体チップ５の電気
特性の正確な測定が困難となる問題点があった。
導体被測定チップ６とプローブ検査用テスター９の電気
的接続及び開放はテスター内部のリレー１２によシ行な
われる。このだめ、リレー１２が開放の場合でも、長い
リード線１０が被測定半導体チップ５に接続されたまま
となり、リード線１０が接続されている被測定半導体チ
ップ上の電極６に誘導ノイズが印加されやすくなる。さ
らに、リード線１ｏの分布容量も電極６に付加されると
ころとなる。したがって、被測定半導体チップ５の電気
特性の正確な測定が困難となる問題点があった。
問題点を解決するための手段
本発明は上記の問題点を解決するためになされたもので
、プローブ検査用の複数のプローブと、これらのプロー
ブが取り付けられた絶縁体製の基板と、この基板上に設
けられた複数の電気的端子と、前記基板上に形成され、
前記複数のプローブと複数の電気的端子を接続する配線
層とを備えるとともに、前記基板上に被測定半導体チッ
プとプローブ検査用テスターの電気的接続及び開放を行
なうだめのスイッチ手段を配置したものである。
、プローブ検査用の複数のプローブと、これらのプロー
ブが取り付けられた絶縁体製の基板と、この基板上に設
けられた複数の電気的端子と、前記基板上に形成され、
前記複数のプローブと複数の電気的端子を接続する配線
層とを備えるとともに、前記基板上に被測定半導体チッ
プとプローブ検査用テスターの電気的接続及び開放を行
なうだめのスイッチ手段を配置したものである。
作 用
この構成によればスイッチ手段が開放の場合、被測定半
導体チップ上の電極にはこのスイッチ手段とプローブと
の間の配線層部分とプローブのみが繋るところとなり、
電極に繋る導体の長さは従来に比べてかなシ短かくなる
。
導体チップ上の電極にはこのスイッチ手段とプローブと
の間の配線層部分とプローブのみが繋るところとなり、
電極に繋る導体の長さは従来に比べてかなシ短かくなる
。
実施例
第１図は、本発明にかかる半導体装置用検査装置の一実
施例を示す構造図である。第１図において、１３はプロ
ーブカード本体１の上に配置されたリレー、１４．１５
はリレー１３の制御用電気的端子、１６はリレー１３と
電気的端子１４および１６との間を接続するだめの配線
層である。なお、番号１〜７を付与して示した要素は第
２図で同一番号を付与した要素と同じものである。
施例を示す構造図である。第１図において、１３はプロ
ーブカード本体１の上に配置されたリレー、１４．１５
はリレー１３の制御用電気的端子、１６はリレー１３と
電気的端子１４および１６との間を接続するだめの配線
層である。なお、番号１〜７を付与して示した要素は第
２図で同一番号を付与した要素と同じものである。
以上のように構成された本発明の半導体装置用検査装置
について以下に説明する。例えば、被測定半導体チップ
５の電極の中で、電極６ｃが高い電圧利得を持つ増幅器
の入力端子となっており、従って、誘導ノイズの影響を
できるだけ低減するために電極６ｃに付加するリード線
等の導体の長さを極力短かくする必要があるときには、
図示すルヨうに電極６ｃに接触しているプローブ２ｃと
電気的端子３ｃの間にリレー１３を設置し、このリレー
１３を制御用電気的端子１４と１５の間に一定の電圧を
印加して開放状態にすることで目的が達成される。すな
わち、リレー１３の開放で電気的端子３ｃとプローブ検
査用テスターとの間に接続されている通常数メートルの
長さを持つリード線が電極６ｃから切シ離される。した
がって、誘導ノイズによる悪影響を除くことが可能とな
る。
について以下に説明する。例えば、被測定半導体チップ
５の電極の中で、電極６ｃが高い電圧利得を持つ増幅器
の入力端子となっており、従って、誘導ノイズの影響を
できるだけ低減するために電極６ｃに付加するリード線
等の導体の長さを極力短かくする必要があるときには、
図示すルヨうに電極６ｃに接触しているプローブ２ｃと
電気的端子３ｃの間にリレー１３を設置し、このリレー
１３を制御用電気的端子１４と１５の間に一定の電圧を
印加して開放状態にすることで目的が達成される。すな
わち、リレー１３の開放で電気的端子３ｃとプローブ検
査用テスターとの間に接続されている通常数メートルの
長さを持つリード線が電極６ｃから切シ離される。した
がって、誘導ノイズによる悪影響を除くことが可能とな
る。
なお、被測定半導体チップ５の品種が異なれば、それに
応じて、付加されるリード線等の導体の長さを極力短く
しなければならない電極も変化するが、被測定半導体チ
ップ５の品種に対応させて、リレー１６の取付位置を設
定したプローブ力−ド本体１を準備すればよい。
応じて、付加されるリード線等の導体の長さを極力短く
しなければならない電極も変化するが、被測定半導体チ
ップ５の品種に対応させて、リレー１６の取付位置を設
定したプローブ力−ド本体１を準備すればよい。
また、上記の実施例ではスイッチ手段としてリレーを用
いだが、リレー以外のものを用いてもよいことはいうま
でもない。
いだが、リレー以外のものを用いてもよいことはいうま
でもない。
発明の効果
以上述べてきたように、本発明によれば、プローブカー
ド上に設置したスイッチ手段によシ、所定の導体を被測
定半導体チップから電気的に切シ離すことができ、誘導
ノイズの印加あるいは分布等 容量の付加勤；排除され、これらによる測定への悪影響
が排除される。したがって、被測定半導体チップの安定
な測定が実現できる。
ド上に設置したスイッチ手段によシ、所定の導体を被測
定半導体チップから電気的に切シ離すことができ、誘導
ノイズの印加あるいは分布等 容量の付加勤；排除され、これらによる測定への悪影響
が排除される。したがって、被測定半導体チップの安定
な測定が実現できる。
第１図は本発明の一実施例にかかる半導体装置用検査装
置を示す構造図、第２図は従来の半導体装置用検査装置
の一例を示す構造図、第３図はプローブ検査システムの
構成図である。 １・・・・・・絶縁体製基板、２・・・・・・プローブ
、３・・・・・・電気的端子、４・−・−・・導線、５
・・・・・被測定半導体チップ、６・・・・電極、７・
・・・・・窓、１３・・・・・・リレー（スイッチ手段
）、１４．１５・・・・・リレーの制御用電気的端子、
１６・・・・・・導線。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名７−
−−絶縁体製基板 ２− ブローク（裸炉） ３− 電気的端子 ４−配線層 ５−被測定半導体チヅプ −１Ｊａ ７− 剋 第 １ 図 １３− リレー（ス
チナ７千手欺）ｔａ、ｔｓ−−リレーの制御用端子 ｔｂ−−配線層 ＠２図
置を示す構造図、第２図は従来の半導体装置用検査装置
の一例を示す構造図、第３図はプローブ検査システムの
構成図である。 １・・・・・・絶縁体製基板、２・・・・・・プローブ
、３・・・・・・電気的端子、４・−・−・・導線、５
・・・・・被測定半導体チップ、６・・・・電極、７・
・・・・・窓、１３・・・・・・リレー（スイッチ手段
）、１４．１５・・・・・リレーの制御用電気的端子、
１６・・・・・・導線。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名７−
−−絶縁体製基板 ２− ブローク（裸炉） ３− 電気的端子 ４−配線層 ５−被測定半導体チヅプ −１Ｊａ ７− 剋 第 １ 図 １３− リレー（ス
チナ７千手欺）ｔａ、ｔｓ−−リレーの制御用端子 ｔｂ−−配線層 ＠２図
Claims (1)
- 被測定半導体チップ上の電極に接触させる複数のプロー
ブと、同複数のプローブが取り付けられた絶縁体製の基
板と、同基板上に設けられた複数の電気的端子を備える
とともに、前記複数のプローブと複数の電気的端子のそ
れぞれから選定した所定のプローブと電気的端子とを前
記基板上に配設した配線層とスイッチ手段を介して接続
したことを特徴とする半導体装置用検査装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61230388A JPH0827298B2 (ja) | 1986-09-29 | 1986-09-29 | 半導体装置用検査装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61230388A JPH0827298B2 (ja) | 1986-09-29 | 1986-09-29 | 半導体装置用検査装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6384131A true JPS6384131A (ja) | 1988-04-14 |
| JPH0827298B2 JPH0827298B2 (ja) | 1996-03-21 |
Family
ID=16907092
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61230388A Expired - Lifetime JPH0827298B2 (ja) | 1986-09-29 | 1986-09-29 | 半導体装置用検査装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0827298B2 (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6148380U (ja) * | 1984-09-04 | 1986-04-01 |
-
1986
- 1986-09-29 JP JP61230388A patent/JPH0827298B2/ja not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6148380U (ja) * | 1984-09-04 | 1986-04-01 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0827298B2 (ja) | 1996-03-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7068061B2 (en) | Semiconductor device characteristics measurement apparatus and connection apparatus | |
| CN100432687C (zh) | 检验方法及检验装置 | |
| US4568879A (en) | Marking apparatus | |
| JPH08271565A (ja) | 電源装置の接続状態検査方法及びその方法を用いる電源装置 | |
| JP2008107216A (ja) | 測定方法、スイッチ装置、および、該スイッチ装置を備える測定システム | |
| JP2657315B2 (ja) | プローブカード | |
| US7535243B2 (en) | Method and program for controlling an apparatus for measurement of characteristics of a semiconductor device under test | |
| JPH0827298B2 (ja) | 半導体装置用検査装置 | |
| JPS6348185B2 (ja) | ||
| KR100231649B1 (ko) | 커패시터 충전회로를 갖는 검사용 기판 및 이를이용한 집적회로 검사 방법 | |
| JPS58197835A (ja) | プロ−バ | |
| JPS626653B2 (ja) | ||
| JPH01129432A (ja) | 集積回路 | |
| JP2618926B2 (ja) | 電気的特性測定システム | |
| US6140212A (en) | Semiconductor device and method therefor | |
| JPH02154156A (ja) | 電子回路の測定装置 | |
| JPH06249913A (ja) | 低電流測定用治具 | |
| JPH05198633A (ja) | 半導体ウエハ用プローバ | |
| JP2006128351A (ja) | 容量測定システム及び容量測定方法 | |
| JPH0427134A (ja) | 半導体ｄｃパラメータ測定装置 | |
| JPH0629297A (ja) | 半導体装置およびその製造方法 | |
| JPH02269979A (ja) | Ｉｃ試験用ハンドラの交互処理用コンタクタ | |
| JPH1073634A (ja) | Ｉｃソケット及びｉｃソケットを用いたｉｃのテスト方 法 | |
| JP2002025410A (ja) | 複合型リードリレー | |
| JPS645266B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |