JPS6384206A - 機能選択回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） この発明は、複数の機能を有する多機能回路、例えば集
積回路等からなる多機能回路の機能を該回路に対する端
子を増加することなく選択し得る機能選択回路に閏する
。

（従来の技術） 一般に、集積回路は、その汎用性および経済性を考慮し
て、同じ入出力端子を使用しながらも１パツケージで複
数の機能を達成し得るように構成されているものが多く
ある。このような回路は複数の機能のうちいずれを実行
するかを決定または選択するために専用のは能選択端子
を有し、この機能選択端子に供給される選択信号によっ
て選択される機能を実行するようになっている。具体的
に説明すると、例えば加算機能、減算機能、乗算機能、
割算機能の４礪能を有する回路は、その算術される数を
入力する入力端子および算術の結果を出力する出力端子
を共通に有する以外に、４□能のうちのいずれのは能を
実行するかを選択する機能選択端子を有している。この
場合の機能選択端子の数は４機能のいずれかを選択でき
ればよいので、少なくとも２本の１ａ能選択端子があり
、この２本の機能選択端子をｒｏｏｆ、ｒｏＩＪ。

「１０」または「１１」にそれぞれ設定することにより
４ｅ３１能のうらのいずれかを選択し、該選択した機能
の篩術を実行させることができる。

（発明が解決しようとする問題点） 上述したように専用の機能選択端子によって？Ｕ敗の機
能の１つを選択する従来の方法は、回路が有する機能の
数が増加すればする程、専用の機能選択端子の数が増加
し、最終的には機能選択端子の数が足りなくなるという
問題がある。

また、集積回路はその集積技術のＲ達につれて多くのゲ
ート、トランジスタ等を８に積できるようになって、１
個の集積回路チップで多くの異なる機能を実現し得るが
、その端子に限度があるため、多くのは能を実現する回
路を１チツプの中に集積しても、これらの多くの機能を
選択するための機能選択端子を専用に設けることができ
ないため、結果として多くの機能を１個の集積回路チッ
プに収容することができないという問題がある。

更に、多くの機能を収納し、該機能を選択するための専
用の機能選択端子を増大すれば、ｔａ能実現用に必要な
入出力端子等の有効な端子を完全に設けることができず
、結果として多くの機能を収納できないという問題があ
る。

この発明は、上記に鑑みてなされたもので、その目的と
するところは、専用の機能選択端子の数を増大すること
なく、多くの機能を選択することができるｔｔｉ選択回
路を提供することにある。

［５１明の構成］ （問題点を解決するための手段） 上記問題点を解決するため、供給される選択信号に・応
じて選択可能な複数の機能を実現する機能実現回路およ
び該回路に対して入力信号を供給する入力端子を有する
多機能回路における前記複数のｍｙｔｈを選択する機能
選択回路において、この発明は、前記入力端子に各一端
が接続され、他端が電源電位に接続された入力不定状態
防止用抵抗と、前記抵抗に接続された入力端子に接続さ
れ、該入力端子に対して高インピーダンス入力を供゛給
する高インピーダンス供給手段と、咳高インピーダンス
供給手段から前記入力端子を介して前記機能実現回路に
選□択信号を入力する選択信号入力手段とを有すること
を要旨とする。

（作用） この発明のａ能選択回路においては、入力不定状態防止
用抵抗を入力端子に接続し、該入力端子に高インピーダ
ンス入力を供給して、該入力端子から選択信号を入力し
ている。

（実施例） 以下、図面を用いてこの発明の詳細な説明する。

第１図はこの発明の一実施例に係る機能選択回路のブロ
ック図であり、第２図は該機能選択回路を含み、かつ複
数の機能を有する例えば集積口路からなる多機能回路１
６および機能選択回路の一部である高インピーダンス供
給回路２５を示すブロック図である。第２図において、
複数の機能を有する多機能回路１６に対してその入力端
子！ＮＰＱ　、ＩＮＰＩ　、ＩＮＰ２　、ＩＮＰ３を利
用して機能を選択するように構成されている。この多機
能回路１６を構成する集積回路は例えば０ＭＯ８型ＩＣ
であり、上記入力端子ＩＮＰＱ〜Ｉ　ＮＰ３は電気的レ
ベルの不定状態が禁止されている。この不定状態による
ラッチアップ等による破壊を防止するために、該入力端
子ＩＮＰＱ〜ＩＮＰ３には不定状態防止用抵抗２１〜２
４が電源電位との間に接続されている。すなわち、抵抗
２１．２２は高レベルの電源電位にプルアップされ、抵
抗２３．２４は低レベルの電源電位、ずなわちアースに
プルダウンされている。

また、多機能回路１６の入力端子Ｉ　ＮＰ、〜Ｉ　ＮＰ
３には、高インピーダンス入力を供給するための高イン
ピーダンス供給回路２５の出力端子０ＮＴＯ−ＣＮＴ３
が接続され、該出力端子ＣＮＴＱ−ＣＮＴ３を介して高
インピーダンス供給回路２５から多ｉ１能回路１６の入
力端子ＩＮＦ’Ｑ−ＩＮ＋’３に高インビーダン入力が
供給されるようになっている。

高インピーダンス供給回路２５はリセット端子Ｒ３Ｔを
有し、このリセット端子Ｒ８Ｔには多機能回路１６のリ
セット出力端子Ｒ５０Ｔが接続され、多機能回路１６か
らリセット信号が供給されるようになっている。

更に、多機能回路１Ｇはクロック端子ＣＬおよびリセッ
ト入力端子ＲＩＮを有し、クロック端子ＣＬには第３図
の（ａ　）で示すクロック信りが供給され、リセット入
力端子ＲＩＮには第３図の（Ｃ）で示ずリセット信号が
供給される。後述するように、このリセット信号がリセ
ット入力端子ＲＩＮに供給されると、上記リセット出力
端子Ｒ５０Ｔから高インピーダンス供給回路２５のリセ
ット端子Ｒ３Ｔにリセット信号が供給され、これにより
高インピーダンス供給回路２５の出力端子ＣＮＴＱ−Ｃ
ＮＴ３は高インピーダンス状態になり、この高インピー
ダンス信号が多機能回路１６の入力端子ＩＮＰＱ−ＩＮ
Ｐ３に供給されるようになっている。このようにして、
入力端子ｔＮＰＯ〜Ｉ　ＮＦ２が高インピーダンス状態
になった後、該入力端子Ｉ　ＮＰＱ〜Ｉ　ＮＦ２を介し
て機能選択信号を多機能回路１６に供給しようとするも
のである。すなわち、入力端子ＩＮＰＱ〜Ｉ　ＮＦ２を
次能選択用に兼用しているものであり、このように構成
することにより専用の機能選択端子を設ける必要性を除
去しているのである。

第１図の多機能回路１６は、クロック端子ＣＬにバッフ
ァ１を介して接続されるバイナリカウンタ３を有し、こ
のバイナリカウンタ３によって第３図（ｂ　）に示づよ
うにクロック端子ＣＬに供給されるクロック１３号を１
／４に分周している。パイナリノｊウンタ３の出力信号
はＤ型フリップフロップ５および７のクロック端子ｃｋ
に供給されるとともに、インバータ４を介してＤ型フリ
ップフロップ６のクロック端子ｃｋに供給されている。

Ｄ型フリップフロップ５はデータ人力りがリセット入力
端子ＲＩＮにバッファ２を介して接続され、出力Ｑが次
のＤ型フリップフロップ６のデータ入力りに接続されて
いる。Ｄ型フリップフロップ６の出力Ｑは次のＤ型フリ
ップフロップ７のデータ人力りに接続されている。この
ようにカスケードに接続されたＤ型フリップ７０ツブ５
．６．７の各出力Ｑは入力にインバータを有するオア回
路、すなわち負論理のオア回路８の各入力にそれぞれ接
続され、該オフ回路８の出力はインバータ９を介してリ
セット出力端子Ｒ３０Ｔに接続されている。

上記入力端子Ｉ　ＮＰＱ〜Ｉ　ＮＦ２はそれぞれバッフ
ァ１２−１５を介して４ピツトラツヂ１１のデータ人力
Ｄｏ〜Ｄ３に接続されている。４ビツトラツチ１１のク
ロック入力はナンド回路１０の出力に接続され、このア
ンド回路１０の入力にはそれぞれＤ型フリップフロップ
５．６の反転出力０が接続されている。

次に、第３図のタイミングチャートを参照して作用を説
明する。

多機能回路１６のリセット入力端子Ｉｔ　Ｉ　Ｎに低レ
ベルのシステムリセット信号が第３図の（Ｃ）に示すよ
うに入力されると、このリセット信号はカスケード接続
されたＤ型フリップフロップ５゜６．７によってバイナ
リカウンタ３の分周出力パルスの半周期に相当する時間
ずつシフトされて、Ｄ型フリップフＯツブ５．６．７の
各出力Ｑから第３図の（ｄ　’）〜（ｆ　”）に示すよ
うな低レベルの出力信号が出力される。これらの出力信
号はオア回路８およびインバータ９を介してリセット出
力端子Ｒ３０Ｔから第３図の（ａ）に示すような出力信
号が出力される。すなわち、このリセット出力端子Ｒ５
０丁から出力される信号は第３図においてＤ型フリップ
フＯツブ５の出力が立下がってからＤ型フリップ７０ツ
ブ７出力が立上がるまで、すなわち時刻Ｔ＋からＴ４ま
ての開発生している。

このリセット出力端子ｒ？ｓＯＴからの出力信号は、多
機能回路１６のリセット出力端子ｒ？ｓＯＴから高イン
ピーダンス供給回路２５のリセット端子Ｒ８Ｔに供給さ
れ、これにより高インピーダンス供給回路２５の出力端
子ＣＮＴＱ〜ＣＮＴ３はこの出力信号が供給されている
間、すなわち時刻Ｔ１からＴ４の間、高いインピーダン
スとなり、この高インピーダンス信号は多機能回路１６
の入力端子［ＮＰＯ”−ＩＮＰ３に供給される。

一方、アンド回路１０はＤ型フリップフ口ツブ５．６の
出力◇からの反転出力信号を入力され、第３図の（ｈ）
で示すように時刻Ｔ２からＴ３までの間、低レベル出力
信号を発生し、この出力信号を４ビツトラツチ１１のク
ロック端子ｃｋに供給する。この結果、４ビツトラツチ
１１はアンド回路１０の出力信号が立上がる時刻Ｔ３に
おいて入力端子ＩＮｒＱ−ＩＮＰ３に供給されている信
号をラッチする。

時刻Ｔ３において、上述したように入ｈ　ＤＱ子ＩＮＰ
Ｑ〜Ｉ　ＮＦ’３は高インピーダンス供給回路２５の出
力端子ＣＮＴＱ〜ＣＮＴ３から高インピーダンス信号が
供給されているので、入力端子ＩＮＰＱ−ＩＮＰ３のレ
ベルは前記入力不定状態防止抵抗２１〜２４がプルダウ
ンされているかまたはプルアップされているかによって
決るレベルとなっている。すなわち、抵抗２１．２２に
よってプルアップされている入力端子ＩＮＰＱ、ＩＮＰ
箇には高レベル信号が供給され、抵抗２３．２４でプル
ダウンされている入力端子ＩＮＰ２．ＩＮＰ３には低レ
ベル信号が供給され、これらの信号、すなわちｒｌｌｏ
ｏＪか４ビツトラツチ１１にラッチされる。このように
４ビツトラツチ１１にラッチされた信号は、４ビツトラ
ツチ１１の出力ＱＯ〜Ｑ３から出力され、多機能回路１
６の機０シを選択するための機能選択信号ＦＮＣ８ＬＯ
−ＦＮＣ８Ｌ３として使用される。

すなわち、多機能回路１６Ｇ：リセット入力端子ＲＩＮ
からリセット信号が供給され、これによってリセット出
力端子Ｒ８０Ｔからリセット信号が高インピーダンス供
給回路２５に出力され、高インピーダンス供給回路２５
の出力端子ＣＮＴＱ〜ＣＮＴ３から多ＩＨ１回路１６の
入力端子Ｉ　ＮＰＯ〜Ｉ　ＮＦ３に高インピーダンス信
号か供給されている間において、入力端子ＩＮＰＱ〜Ｉ
　ＮＦ３が不定状態防止用抵抗で設定される入力レベル
が伐能選択信号として４ビツトラツチ１１に取り込まれ
るようになっているのである。

なお、上記実施例では４ビツトの場合について説明して
いるが、これに限定されるものではない。

また、上述したように、多機能回路１６にリセット信号
が供給され、入力端子ＩＮＰＱ−ＩＮＰ３に高インピー
ダンス信号が供給されている状態で、該入力端子ＩＮＰ
Ｑ−％−Ｉ　ＮＦ３上に高インピーダンス供給回路２５
の出ｈ　Ｐａ子ＣＮＴＱ−ＣＮＴ３から、または別の回
路から更に別の機能選択信号を供給し、これを４ビツト
ラツチ１１にラッチすることもできるし、或いは抵抗２
１〜２４のプルアップまたはプルダウンする組合せを変
えて機能選択信号を変えるようにしてもよい。

また、上記実施例では、多機能回路１６が集積回路で構
成されている場合について説明したが、本発明の多機能
回路は集積回路に限定されるものでなく、例えば端子数
の制限されているプリント回路パッケージ等にも同様に
適用できるものである。

［発明の効果］ 以上説明したように、この発明によれば、入力不定状態
防止用抵抗を入力端子に接続し、該入力単位に高インピ
ーダンス入力を供給して、該入力端子から選択信号を入
力しているので、機能選択を行なうための専用の端子を
特別に設けて増大しなくても、複数のｔｉｉを適確に選
択および増加でき、経ｎ化を達成することができる。

【図面の簡単な説明】

第１図はこの発明の一実施例に係る機能選択回路の回路
図、第２図は第１図の機能選択回路な会む回路および高
いインピーダンス入力を供給する四路の接続を示す回路
図、第３図は第１図のは能選択回路の動作を示すタイミ
ングチャートである。 ５〜７−Ｄ型フリップフロップ １１・・・４ピツトラツチ １６・・・多ａ！能回路

Claims (1)

【特許請求の範囲】
1. 供給される選択信号に応じて選択可能な複数の機能を実
   現する機能実現回路および該回路に対して入力信号を供
   給する入力端子を有する多機能回路における前記複数の
   機能を選択する機能選択回路であって、前記入力端子に
   各一端が接続され、他端が電源電位に接続された入力不
   定状態防止用抵抗と、前記抵抗に接続された入力端子に
   接続され、該入力端子に対して高インピーダンス入力を
   供給する高インピーダンス供給手段と、該高インピーダ
   ンス供給手段から前記入力端子を介して前記機能実現回
   路に選択信号を入力する選択信号入力手段とを有するこ
   とを特徴とする機能選択回路。