JPS638429B2 - - Google Patents
Info
- Publication number
- JPS638429B2 JPS638429B2 JP14743783A JP14743783A JPS638429B2 JP S638429 B2 JPS638429 B2 JP S638429B2 JP 14743783 A JP14743783 A JP 14743783A JP 14743783 A JP14743783 A JP 14743783A JP S638429 B2 JPS638429 B2 JP S638429B2
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- zero
- sampling
- detected
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Measuring Frequencies, Analyzing Spectra (AREA)
Description
【発明の詳細な説明】
発明の技術分野
本発明は入力信号の周波数を検出する周波数検
出回路に係り、特にゼロクロス回数判定のみを用
いて比較的少ないサンプル数により確実に近接し
た周波数を識別できる周波数識別回路に関するも
のである。DETAILED DESCRIPTION OF THE INVENTION Technical Field of the Invention The present invention relates to a frequency detection circuit that detects the frequency of an input signal, and in particular to a frequency detection circuit that detects the frequency of an input signal, and in particular, a frequency detection circuit that can reliably identify adjacent frequencies with a relatively small number of samples using only zero-cross frequency determination. This relates to an identification circuit.
従来技術と問題点
従来、周波数検出回路としては、検出すべき周
波数に比べて充分速くサンプリングを行い、さら
に信号振幅情報も利用して検出を行うものと、ゼ
ロクロスの回数が検出すべき周波数範囲に入るよ
うに、ゼロクロス回数を充分多く検出するものと
がある。しかしながら前者の回路では、高速サン
プリングや複雑な信号処理が必要になるという欠
点があり、また後者の回路では、検出に要する時
間が長くなるだけでなく、エラーや雑音等に対す
る保護機能が少なく、かつ検出する二つ以上の周
波数が接近している場合にはそれらを区別するた
めには一層サンプリング数を多くしなければなら
ないという欠点がある。Conventional technology and problems Conventionally, frequency detection circuits have been designed to perform sampling at a sufficiently high speed compared to the frequency to be detected and also use signal amplitude information for detection. There is one that detects a sufficiently large number of zero crossings so that However, the former circuit has the disadvantage of requiring high-speed sampling and complex signal processing, while the latter circuit not only requires a long detection time, but also has few protection functions against errors and noise, and The disadvantage is that when two or more frequencies to be detected are close to each other, the number of samples must be increased in order to distinguish them.
発明の目的
本発明はこのような従来技術の問題点を解決し
ようとするものであつて、その目的は比較的簡単
なアルゴリズムで、かつ低いサンプリング周波数
と短い検出時間で、予め期待されている単一周波
数の信号が入力されているか否かの検出を行うこ
とができる周波数識別回路を提供することにあ
る。Purpose of the Invention The present invention aims to solve the problems of the prior art, and its purpose is to use a relatively simple algorithm, a low sampling frequency, and a short detection time to realize the expected simple An object of the present invention is to provide a frequency identification circuit capable of detecting whether a signal of one frequency is input.
発明の構成
本発明の周波数識別回路は、入力信号のゼロク
ロス数をカウントすれば周波数を検出できること
を利用し、ゼロクロス検出処理に保護カウンタを
設けてゼロクロス回数のカウント値により保護カ
ウンタの値を一定の法則により増減させることに
よつて、容易にかつより確実に高速な周波数検出
ができるようにしたものである。Structure of the Invention The frequency identification circuit of the present invention takes advantage of the fact that frequency can be detected by counting the number of zero crosses of an input signal, and a protection counter is provided in the zero cross detection process, and the value of the protection counter is set to a constant value based on the count value of the number of zero crosses. By increasing and decreasing the frequency according to a law, it is possible to easily and reliably perform high-speed frequency detection.
発明の実施例
第1図は本発明の周波数識別回路の一実施例の
構成を示している。同図において、1は信号サン
プリング回路、2は極性判定回路、3は判定結果
記憶回路、4はゼロクロス判定回路、5はゼロク
ロス回数カウント回路、6は保護カウンタであ
る。Embodiment of the Invention FIG. 1 shows the configuration of an embodiment of the frequency identification circuit of the present invention. In the figure, 1 is a signal sampling circuit, 2 is a polarity determination circuit, 3 is a determination result storage circuit, 4 is a zero-cross determination circuit, 5 is a zero-cross count circuit, and 6 is a protection counter.
第1図において、入力信号は信号サンプリング
回路1において、一定の周期でサンプリングされ
る。通常は検出すべき周波数の2倍以上の速度で
サンプリングを行う。サンプリングされた信号は
極性判定回路2において極性の判定を行われ、判
定結果は判定結果記憶回路3において記憶され
る。ゼロクロス判定回路4は判定結果記憶回路3
に記憶されている前回の判定結果と、極性判定回
路2における今回の判定結果とを比較し、極性に
変化があればそのサンプリング間にゼロクロスが
あつたものとして、ゼロクロス回数カウント回路
5に対して出力を発生する。ゼロクロス回数カウ
ント回路5では、一定のサンプリング数を1ブロ
ツクとして、そのブロツク間のゼロクロスの回数
をカウントする。保護カウンタ6は複数ブロツク
の期間に亙り、ゼロクロス回数の値からあらゆる
値の増減を行い、カウント値がある値に達したな
らば、その周波数の入力が検出されたものとし、
ある値まで減少したならばその入力が検出されな
かつたものとする。 In FIG. 1, an input signal is sampled at a constant cycle in a signal sampling circuit 1. Normally, sampling is performed at a rate that is twice or more than the frequency to be detected. The polarity of the sampled signal is determined in the polarity determination circuit 2, and the determination result is stored in the determination result storage circuit 3. The zero cross determination circuit 4 is a determination result storage circuit 3
The previous judgment result stored in the polarity judgment circuit 2 is compared with the current judgment result in the polarity judgment circuit 2, and if there is a change in polarity, it is assumed that a zero cross has occurred between the samplings, and the result is sent to the zero cross count circuit 5. Generates output. The zero-crossing count circuit 5 counts the number of zero-crossings between blocks with a fixed number of samplings as one block. The protection counter 6 increases or decreases all values from the value of the number of zero crossings over a period of multiple blocks, and when the count value reaches a certain value, it is assumed that the input of that frequency has been detected,
If it decreases to a certain value, it is assumed that the input has not been detected.
この場合従来と同様に単純にゼロクロスの回数
をカウントするのであれば、保護カウンタ6は不
要である。すなわちいま入力周波数(検出すべき
周波数)をf、サンプリング周波数をfs、1ブロ
ツクのサンプリング回数をn、検出されたゼロク
ロス回数をkとすると、入力周波数fのとき1サ
ンプリング区間内のゼロクロス回数がk回である
確率P(f、k)は、
k/2n・fs<f<(k+1)/2n・fsのとき
P(f、k−1)=k+1−2nf/fs
P(f、k)=2nf/fs−k
となる。 In this case, if the number of zero crossings is simply counted as in the conventional case, the protection counter 6 is not necessary. In other words, if the input frequency (frequency to be detected) is f, the sampling frequency is fs, the number of samplings in one block is n, and the number of detected zero crosses is k, then when the input frequency is f, the number of zero crosses in one sampling period is k. The probability P(f, k) is that when k/2n fs<f<(k+1)/2n fs, P(f, k-1)=k+1-2nf/fs P(f, k)= 2nf/fs−k.
第2図は(1)式で示された入力周波数に対するゼ
ロクロス回数の頻度確率を図示したものである。
第2図において同じ入力周波数であつても、ゼロ
クロスの回数が一定でないのは、ブロツクの先頭
におけるサンプリングポイントと、入力信号との
位相が任意なためである。 FIG. 2 illustrates the frequency probability of the number of zero crossings with respect to the input frequency shown by equation (1).
The reason why the number of zero crossings in FIG. 2 is not constant even when the input frequency is the same is because the phase between the sampling point at the beginning of the block and the input signal is arbitrary.
この事実から前述の従来方式で検出が確実に行
われるためには、入力周波数とサンプリング周波
数の比が整数関係であること、すなわち(1)式にお
いて2nf/fsが整数であることが必要である。 From this fact, in order for detection to be performed reliably using the conventional method described above, it is necessary that the ratio between the input frequency and the sampling frequency has an integer relationship, that is, 2nf/fs in equation (1) must be an integer. .
しかしながら現実にはサンプリング周波数と入
力周波数とは厳密には非同期であることが多く、
上記の条件は厳密には満足されない。また極めて
接近した2つの周波数を明確に区別して検出する
ためには、第2図において、検出すべき周波数が
少なくとも(k−1)/2n・fsから(k+1)/
2n・fsまで離れている必要があるので
Δf=(k+1)/2n・fs−(k−1)/2n・fs
=1/n・fs
を充分少なくするためには、サンプリング回数n
を大きくしなければならない。(サンプリング周
波数fsは入力周波数fとの関係であまり小さくす
ることはない。)
さらには、つねに正しいカウント値を得ないと
検出されないことになり、雑音等によつてゼロク
ロス回数に誤りが生じると、周波数検出を行うこ
とができないという問題を生じる。 However, in reality, the sampling frequency and input frequency are often strictly asynchronous,
The above conditions are not strictly satisfied. In addition, in order to clearly distinguish and detect two very close frequencies, the frequency to be detected must be at least (k-1)/2n・fs to (k+1)/
Since the distance needs to be up to 2n fs, in order to sufficiently reduce Δf = (k + 1) / 2n fs - (k - 1) / 2n fs = 1/n fs, the sampling number n must be
must be made larger. (The sampling frequency fs should not be made too small in relation to the input frequency f.) Furthermore, detection will not occur unless a correct count value is always obtained, and if an error occurs in the number of zero crossings due to noise etc. A problem arises in that frequency detection cannot be performed.
一方本発明のように保護カウンタを設けると、
k/2n・fsと(k+1)/2n・fsを隣接した検出
周波数として、例えば第3図のように定めてお
き、保護カウンタがある値以上になつたら対応す
る周波数を検出したと判断し、ある値以下になつ
たら対応する周波数が検出されていないと判断す
ることによつて2つの周波数を区別することがで
き、またあるブロツクで雑音等によりゼロクロス
カウント回数が誤つても、大きな誤り検出になら
ない。 On the other hand, if a protection counter is provided as in the present invention,
Define k/2n・fs and (k+1)/2n・fs as adjacent detection frequencies, for example as shown in Figure 3, and when the protection counter exceeds a certain value, it is determined that the corresponding frequency has been detected. It is possible to distinguish between two frequencies by determining that the corresponding frequency has not been detected when the value falls below a certain value.Also, even if the number of zero-cross counts in a certain block is incorrect due to noise etc., it can be detected as a major error. No.
本発明の方法では保護カウンタを設けているた
め、検出→検出なしおよび検出なし→検出の判断
に若干余分の時間を必要とするが、判定の安定性
を考慮すれば、従来方式より確実な判定動作を行
うことができる。 Since the method of the present invention is provided with a protection counter, it requires a little extra time to judge detection → no detection and no detection → detection. can perform actions.
また2つの接近した周波数を区別する必要があ
るときは、従来方式でもサンプリング数を増加し
なければならないので、上記の時間の差は実際上
それほど大きなものとはならない。 Furthermore, when it is necessary to distinguish between two closely spaced frequencies, the number of samplings must be increased even in the conventional method, so the above-mentioned time difference is not so large in practice.
発明の効果
以上説明したように本発明の周波数識別回路に
よれば、入力信号をサンプリングし、サンプリン
グされた入力信号の各サンプリングポイントにお
ける極性を検出して隣接するサンプリングポイン
ト間で極性の変化があつたことによつて信号にゼ
ロクロスが生じたことを判定し、一定数のサンプ
リングポイントからなるサンプリングブロツクに
おけるゼロクロス回数をカウントし、保護カウン
タにおいて検出すべき周波数ごとにゼロクロス回
数カウント手段のカウント値に対して所定値を増
減して、保護カウンタのカウント値が一定値に達
したことによつて対応する周波数の信号を検出す
るとともに、カウント値が一定値まで減少したこ
とによつて対応する周波数の信号が消滅したこと
を検出するようにしたので、ゼロクロス判定のみ
で周波数の検出を確実に行うことができ、安定し
た周波数検出を行うことができるとともに、近接
した周波数の識別を確実に行うことができるので
極めて効果的である。Effects of the Invention As explained above, according to the frequency identification circuit of the present invention, an input signal is sampled, the polarity at each sampling point of the sampled input signal is detected, and polarity changes are detected between adjacent sampling points. It is determined that a zero-crossing has occurred in the signal due to this, the number of zero-crossings in a sampling block consisting of a certain number of sampling points is counted, and the count value of the zero-crossing number counting means is calculated for each frequency to be detected in the protection counter. When the count value of the protection counter reaches a certain value, a signal of the corresponding frequency is detected, and when the count value decreases to a certain value, a signal of the corresponding frequency is detected. Since it is now possible to detect the disappearance of the frequency, it is possible to reliably detect frequencies using only zero-crossing judgments, and it is possible to perform stable frequency detection as well as to reliably identify adjacent frequencies. Therefore, it is extremely effective.
第1図は本発明の周波数識別回路の一実施例の
構成を示す図、第2図は入力周波数とゼロクロス
回数の頻度確率との関係を示す図、第3図は保護
カウンタにおける所定数の増減を説明する図であ
る。
1……信号サンプリング回路、2……極性判定
回路、3……判定結果記憶回路、4……ゼロクロ
ス判定回路、5……ゼロクロス回数カウント回
路、6……保護カウンタ。
Fig. 1 is a diagram showing the configuration of an embodiment of the frequency identification circuit of the present invention, Fig. 2 is a diagram showing the relationship between the input frequency and the frequency probability of the number of zero crossings, and Fig. 3 is a diagram showing the increase/decrease of a predetermined number in the protection counter. FIG. DESCRIPTION OF SYMBOLS 1... Signal sampling circuit, 2... Polarity judgment circuit, 3... Judgment result storage circuit, 4... Zero cross judgment circuit, 5... Zero cross number counting circuit, 6... Protection counter.
Claims (1)
段と、該サンプリングされた入力信号の各サンプ
リングポイントにおける極性を検出して隣接する
サンプリングポイント間で極性の変化があつたこ
とによつて信号にゼロクロスが生じたことを判定
するゼロクロス検出手段と、一定数のサンプリン
グポイントからなるサンプリングブロツクにおけ
るゼロクロス回数をカウントするゼロクロス回数
カウント手段と、検出すべき周波数ごとに前記ゼ
ロクロス回数カウント手段のカウント値に対して
所定値を増減する保護カウンタとを設け、該保護
カウンタのカウント値が一定値に達したことによ
つて対応する周波数の信号を検出し、カウント値
が一定値まで減少したことによつて対応する周波
数の信号が消滅したことを検出することを特徴と
する周波数識別回路。1 A sampling means for sampling an input signal, detecting the polarity at each sampling point of the sampled input signal, and detecting that a zero crossing has occurred in the signal due to a change in polarity between adjacent sampling points. zero-crossing detection means for determining, zero-crossing number-counting means for counting the number of zero-crossings in a sampling block consisting of a fixed number of sampling points, and adding or subtracting a predetermined value from the count value of the zero-crossing number-counting means for each frequency to be detected. A protection counter is provided, and when the count value of the protection counter reaches a certain value, a signal of the corresponding frequency is detected, and when the count value decreases to a certain value, the signal of the corresponding frequency disappears. A frequency identification circuit characterized by detecting that
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14743783A JPS6039569A (en) | 1983-08-12 | 1983-08-12 | Frequency discrimination circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14743783A JPS6039569A (en) | 1983-08-12 | 1983-08-12 | Frequency discrimination circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6039569A JPS6039569A (en) | 1985-03-01 |
| JPS638429B2 true JPS638429B2 (en) | 1988-02-23 |
Family
ID=15430309
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14743783A Granted JPS6039569A (en) | 1983-08-12 | 1983-08-12 | Frequency discrimination circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6039569A (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1772963B1 (en) * | 2004-07-23 | 2014-09-17 | D&M Holdings, Inc. | AUDIO SIGNAL OUTPUT DEVICE and method |
-
1983
- 1983-08-12 JP JP14743783A patent/JPS6039569A/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6039569A (en) | 1985-03-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4057759A (en) | Communication receiving apparatus | |
| CN101916989B (en) | Method for distinguishing effectiveness two-time continuous sampling values of electric power system | |
| JPH04227335A (en) | Method for binary-coded transmission and decoder | |
| US4100503A (en) | Correlative tracking system with lock indicator | |
| US4112381A (en) | Peak detector | |
| KR940025220A (en) | Direct Phase Digitizer and Method | |
| CN104655905A (en) | Relevant sinusoidal signal detection method and device | |
| JPS63106572A (en) | Phase detector | |
| JPS638429B2 (en) | ||
| JPS62183247A (en) | Phase modulation signal demodulation method | |
| JPS6355456A (en) | Flaw discriminating device for eddy current flaw detector | |
| KR940000929B1 (en) | Digital Frequency Shift Keying Demodulation Circuit | |
| JPH0723754Y2 (en) | Power factor detector | |
| JP3390359B2 (en) | Broadband harmonic rejection filter | |
| RU2006867C1 (en) | Device for processing signal of laser doppler anemometer | |
| US6969984B2 (en) | Direct phase and frequency demodulation | |
| JPH0224091B2 (en) | ||
| JPS6370118A (en) | Number-of-rotation detecting circuit | |
| JPS5844987B2 (en) | Zero intersection detector | |
| JPS63219226A (en) | Decoding circuit | |
| JPS58114651A (en) | Fsk demodulating system | |
| JPH0631250U (en) | FSK communication demodulator | |
| JPS63185136A (en) | Sampling clock recovery circuit | |
| JPH07170228A (en) | Received signal quality detection circuit | |
| JPH04124470U (en) | Watt meter |