JPS6385368A - 全波整流回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の１］的］ （産業上の利用分野） この発明は、例えば交流信号等の振幅検出、丈効値計算
等に適用できる全波整流回路に関する。

（従来の技術） 一般に、整流回路はダイオードの整流特性を利用してい
る。このため、集積回路化が困難なものである。

そこで、特願昭５６−１１１０７６号（特開昭５８−１
５４７１号）の第１０図に開示するような整流回路が開
発されている。この回路は、同一種類のトランジスタに
よって構成されているため、集積回路化に適しているが
、入力の直流動作点が浮いているため、低周波までの全
波整流が難しいものである。

（発明が解決しようとする問題点） この発明は、整流回路の集積回路化および入力動作点の
変動に係わる問題を解決するものであり、その目的とす
るところは、集積回路化に適し、低周波まで全波整流を
行うことが可能な全波整流回路を提供しようとするもの
である。

［発明の構成］ （問題点を解決するための手段） この発明は、ベースに所定のバイアス電圧が供給された
第１のトランジスタのエミッタと第２のトランジスタの
コレクタとの接続部である整流入力部と、前記第２のト
ランジスタのエミッタと第２のトランジスタとカレント
ミラー回路を構成する第３のトランジスタのエミッタと
の接続部である制御部と、前記第３のトランジスタのコ
レクタと前記第１のトランジスタのコレクタとの接続部
で全波整流を出力する出力部と、入力電圧を入力電流に
変換し前記４ｉ流入力部に供給する変換手段と、前記整
流入力部に前記入力電流に比例する電流が流れるように
前記制御部を駆動する増幅手段とから構成とされている
。

（作用） この発明は、第１のトランジスタと、第２、第３のトラ
ンジスタからなるカレントミラー回路のリミッタ作用に
よって、全波整流を行い、増幅手段により入力の直流動
作点の安定化を図っている。

（実施例） 以下、この発明の一実施例について図面を参照して説明
する。

第１図は、全波整流回路の原理を示すものである。入力
電流１１には、抵抗Ｒ１の一端が接続され、この抵抗Ｒ
１の他端は、非反転入力端が接地された演算増幅器Ａの
反転入力端に接続されている。この演算増幅器Ａの出力
端と、電源＋Ｖとの間には、電流？ｆｉ、Ｉ　Ｂｓダイ
オード接続されたトランジスタＱ４　、Ｑｓが順次接続
されている。この電流源ＩＢとトランジスタＱ４の接続
部には第１のトランジスタとしてのトランジスタＱ１の
ベースが接続されている。このトランジスタＱ１のコレ
クタは、出力電流１２に接続され、エミッタは、前記抵
抗Ｒ１の他端に接続されるとともに、カレントミラー回
路ＣＭを構成する第２のトランジスタとしてのトランジ
スタＱ２のコレクタおよびベース、第３のトランジスタ
としてのトランジスタＱ３のベースに接続されている。

、これらトランジスタＱ２、Ｑａのエミッタは前記演算
増幅器Ａの出力端に接続され、トランジスタＱ３のコレ
クタは前記出力電流１２に接続されている。

上記構成において、全波整流部（出力部）は、ＮＰＮト
ランジスタＱ１、Ｑ２、Ｑａによって構成されている。

また、電流源ＩＢとトランジスタＱ４、Ｑｓはトランジ
スタＱ１のベースバイアス供給用であり、抵抗Ｒ１は、
入力電圧Ｖｌｎを電流１ｎ １１ｎ　＝ＶＩｎ　／　ｌ？ｔ　　　　−（１）に変換
するものである。演算増幅器Ａは、トランジスタＱ１の
エミッタ電流、またはＱ２のコレクタ電流がｆｉｎに等
しくなるように帰還制御する。

但し、演算増幅器Ａの入力オフセット電圧は、Ｖｌｎに
比べて十分に小さいものとする。

入力電圧Ｖｌｎが正の時（Ｖｉｎ＞　ｏ）、入力電流ｔ
ｉｎはトランジスタＱ２に流れ、それと等しい電流がカ
レントミラー回路ＣＭのトランジスタＱ３から得られる
。この場合、トランジスタＱ１は、カットオフ状態とな
っている。

入力電圧が負の時（Ｖｌｎ＜　０）、入力電流ｆｉｎは
トランジスタＱ１のエミッタを流れ、コレクタから入力
電流１１ｎに等しい電流が得られる。この場合、トラン
ジスタＱ２、Ｑａは、カットオフとなっている。したが
って、 ｏｕｔ　−１１１ｎ　ｌ　　　　−（２）＝Ｎ１１ｎｌ
／Ｉ？、 となり、入力電圧Ｖｉｎの絶対値に比例する電流１ｏｕ
ｔが出力として得られる。

ところで、トランジスタＱ１〜Ｑ５のベース、エミッタ
間電圧をＶＢＥ１〜ＶＢＥ５とすると、トランジスタＱ
ｓ　、Ｑ２　、Ｑ４　、Ｑｓの間には次の関係が成立す
る。

ＶＢＥ＋＋ＶＢＥ２ ＝ＶＢＥ４＋ＶＢＥ５ ・・・（ａ） 各トランジスタのコレクタ電流は、 Ｑａ：ｌ８ｔ Ｑ２　　：　Ｉｃ１　＋１１ｎ Ｑａ　、Ｑｓ　　：　　ＩＢ であるから、次式が成立する。

ＶＴ　　ｌ　　ｎ　ｌｅｔ　　／　　Ｉｓ＋　ＶＴ　ｌ
　ｎ　（ｌｅｔ　＋Ｉｉｎ　）　／　ｌ５＝２Ｖｒ　　
１　　ｎ　　ｆｓ　　／　　Ｉｓ・・・（ｂ） ココテ、ｖＴ：熱電圧（２５℃におイテ２６Ｉｌｌｖ）
、Ｉｓ：逆バイアス飽和電流である。上式からｌｃｌ　
　（ｌｃｌ　＋ＩＩｎ　）　−Ｉｓ　２となり、トラン
ジスタＱ１のコレクタ電流ｌｃｌが求まる。

Ｉｃ１　＝−１１ｎ±ｕ石ＩＢ’／２ ・・・（ｅ） トランジスタＱ３のコレクタ電流ｌｃ３は、Ｉｃ３−１
１ｎ　＋　Ｉｃｌ−（ｄ） である。出力電流１ｏｕｔは １ｏｕｔ　−１ｃ１＋　Ｉｃ３・・・（０）である。ｌ
ｃｌ≧Ｏであるから、（Ｃ）式の成分のうち正の部分を
取り、（Ｃ）〜（Ｃ）式から出力電流１ｏｕｔを求める
と、 バイアス電流ＩＢがほぼ０に等しい場合、上式は、１ｏ
ｕｔ＝　　ｌ　　ｆｉｎ　　ｌ　　　　　　　　　　　
　・＝　（２）となる。つまり、出力電流１ｏｕｔは、
前述したように入力電流１１１１の絶対値となっている
。第２図（ａ）はその関係を示すものである。また、同
図（ｂ）（ｃ）はそれぞれ演算増幅器Ａの仮想接地の仮
定を使用して、第１図に示す全波整流回路の半サイクル
等価回路を示したものである。

上記実施例によれば、第１、第２、第３のトランジスタ
からなる全波整流部をＮＰＮトランジスタのみで構成す
ることができるものである。したがって、全波整流部の
集積回路化が容易なものである。

また、演算増幅器Ａによって、トランジスタＱ１のエミ
ッタ（整流入力部）にｌｉｎに比例した電流が流れるよ
う、カレントミラー回路を構成するトランジスタＱ２　
、Ｑ３のエミッタを制御することにより、０　（ｖ）中
心の信号を扱えることができるため、低周波まで、全波
整流を行うことが可能である。

次に、この発明の他の実施例について説明する。

尚、第１図と同一部分には同一符号を付す。

第３図は、トランジスタＱｌ　、Ｑ３のコレクタにカレ
ントミラー回路ＣＭ、を構成するトランジスタＱ６のコ
レクタ、ベース、およびトランジスタＱ７のベースが接
続されている。これらトランジスタＱａ　、Ｑ７のエミ
ッタはそれぞれ電源＋Ｖに接続され、トランジスタＱ７
のコレクタは、出力電流１２に接続されている。この出
力電流１２と接地間には負荷ＲＬが接続されている。

前述した第１図に示す回路の場合、負荷ＲＬをトランジ
スタＱ１のコレクタに接続すると、出力電圧Ｖｏｕｔは
、負極性となる。

Ｖｏｕｔ＝　Ｖｅｃ　−ＲＬｌｏｕｔ −Ｖｃｃ　−ＲＬ　Ｉ　Ｖｉｎ　　ｌ　／　Ｉ？１・・
・（３） 出力電圧Ｖｏｕｔは、入力電圧の絶対値１Ｖｉｎｌに負
号を付けたものに比例する。

これに対して、第３図に示す如く、トランジスタＱＩ％
Ｑ３のコレクタにカレントミラー回路ＣＭ１を介して負
荷ＲＬを接続することにより、出力電圧Ｖｏｕｔ　’は
１Ｖｉｎｌに比例することになる。

Ｖｏｕｔ’　＝　ＲＬ　１ｏｕｔ’ ＝　Ｉ？ＬＩ　Ｖｉｎ　　ｌ　／　ｌ？１、・（４）次
に、第１図に示す回路のバイアス成分を補正した実施例
について説明する。ｍ１図、第３図と同一部分には同一
符号を付す。

第４図において、トランジスタＱ１のベースには、トラ
ンジスタＱ８のベースが接続されている。

このトランジスタＱ８のコレクタはトランジスタＱ７の
コレクタに接続され、エミッタはカレントミラー回路Ｃ
Ｍ２を構成するトランジスタＱａのコレクタ、ベース、
およびトランジスタＱＩＯのベースに接続されている。

これらトランジスタＱ９、Ｑｌｏのエミッタは、演算増
幅器Ａの出力端に接続されている。また、前記トランジ
スタＱ７のコレクタ、トランジスタＱ８のエミッタには
、それぞれトランジスタＱｌｌのベース、エミッタが接
続されている。このトランジスタＱ＋＋のコレクタは出
力電流１２に接続されている。

前述した第１図に示す回路では、無人カ時（Ｖｉｎ−〇
）にも出力電流（ｌｏｕｔ）にバイアス電流の２倍の値
（２１ｓ）が現われて、これが誤差成分となる。

ＩＢを十分小さい値に設計しておけば、この誤差項は無
視し得るが、完全には補正できない。

一方、第４図に示す回路では、Ｖｌｎ−０の時には、ト
ランジスタＱ７に２１Ｂのバイアス電流成分が流れるが
、トランジスタＱａ　、Ｑｅの各コレクタにはＩＢの成
分が流れ、それを吸収する結果となり、トランジスタＱ
１１のコレクタからはＩＢの成分が消える。

１ｏｕｔ　”　＝ロ　　　　　（Ｖｉｎ　　＝０）入力
電流がＶｌｎ　＞０　、Ｖｉ＋１＜ｏの場合、出力電流
１ｏｕｔ−は（２）式と同様となる。

尚、第５図、第６図は、それぞれ第４図に示す回路の具
体的な構成を示すものであり、第５図は、演算増幅器Ａ
の入力段をＰＮＰ　ｌ−ランジスタによって構成した場
合を示し、第６図は演算増幅器Ａの人力段をＮＰＮ　ト
ランジスタによって構成した場合を示している。

尚、この発明は上記実施例に限定されるものではなく、
発明の要旨を変えない範囲において、種々変形実施可能
なことは勿論である。

［発明の効果］ 以上、詳述したようにこの発明によれば、第１のトラン
ジスタと、第２、第３のトランジスタからなるカレント
ミラー回路のリミッタ作用によって、余波整流を行い、
増幅手段により入力の直流動作点の安定化を図により、
集積回路化に適し、低周波まで全波整流を行うことが可
能な全波整流回路を提供できる。

【図面の簡単な説明】

第１図はこの発明の一実施例を示す回路構成図、第２図
は第１図の動作を説明するために示すものであり、同図
（ａ）は特性図、同図（ｂ）、同図（ｃ）はそれぞれ等
価回路図、第３図乃至第６図はそれぞれこの発明の他の
実施例を示す回路構成図である。 １１・・・入力電流、１２・・・出力電流、Ｑ１〜Ｑ３
・・・第１〜第３のトランジスタ、Ｒ８・・・抵抗、Ａ
・・・演算増幅器。 第１図 （ａ） Ｖｉｎ　＜　ＯＶｉｎ　＞Ｑ （ｂ）　　　　　　　　　　　　（ｃ）第２図

Claims (1)

【特許請求の範囲】
1. ベースに所定のバイアス電圧が供給された第１のトラン
   ジスタのエミッタと第２のトランジスタのコレクタとの
   接続部である整流入力部と、前記第２のトランジスタの
   エミッタと第２のトランジスタとカレントミラー回路を
   構成する第３のトランジスタのエミッタとの接続部であ
   る制御部と、前記第３のトランジスタのコレクタと前記
   第１のトランジスタのコレクタとの接続部で全波整流を
   出力する出力部と、入力電圧を入力電流に変換し前記整
   流入力部に供給する変換手段と、前記整流入力部に前記
   入力電流に比例する電流が流れるように前記制御部を駆
   動する増幅手段とを具備したことを特徴とする全波整流
   回路。