JP2681999B2 - 電圧フォロア回路および電圧電流変換回路 - Google Patents
電圧フォロア回路および電圧電流変換回路Info
- Publication number
- JP2681999B2 JP2681999B2 JP63107031A JP10703188A JP2681999B2 JP 2681999 B2 JP2681999 B2 JP 2681999B2 JP 63107031 A JP63107031 A JP 63107031A JP 10703188 A JP10703188 A JP 10703188A JP 2681999 B2 JP2681999 B2 JP 2681999B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- collector
- base
- emitter
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000006243 chemical reaction Methods 0.000 title description 4
- 238000010586 diagram Methods 0.000 description 8
- 230000000694 effects Effects 0.000 description 5
- 230000003321 amplification Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/72—Gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
- H03F1/302—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters in bipolar transistor amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/50—Amplifiers in which input is applied to, or output is derived from, an impedance common to input and output circuits of the amplifying element, e.g. cathode follower
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/50—Indexing scheme relating to amplifiers in which input being applied to, or output being derived from, an impedance common to input and output circuits of the amplifying element, e.g. cathode follower
- H03F2203/5018—Indexing scheme relating to amplifiers in which input being applied to, or output being derived from, an impedance common to input and output circuits of the amplifying element, e.g. cathode follower the source follower has a controlled source circuit, the controlling signal being derived from the source circuit of the follower
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/50—Indexing scheme relating to amplifiers in which input being applied to, or output being derived from, an impedance common to input and output circuits of the amplifying element, e.g. cathode follower
- H03F2203/5027—Indexing scheme relating to amplifiers in which input being applied to, or output being derived from, an impedance common to input and output circuits of the amplifying element, e.g. cathode follower the source follower has a current mirror output circuit in its source circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/50—Indexing scheme relating to amplifiers in which input being applied to, or output being derived from, an impedance common to input and output circuits of the amplifying element, e.g. cathode follower
- H03F2203/5045—Indexing scheme relating to amplifiers in which input being applied to, or output being derived from, an impedance common to input and output circuits of the amplifying element, e.g. cathode follower the source follower has a level shifter between source and output, e.g. a diode-connected transistor
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は電圧フォロア回路および電圧電流変換回路に
関する。
関する。
従来の電圧フォロア回路は、互いに逆極性のトランジ
スタ２個と電流源２個とを含んで構成される。
スタ２個と電流源２個とを含んで構成される。
次に従来の電圧フォロア回路について図面を参照して
詳細に説明する。
詳細に説明する。
第４図は従来の電圧フォロア回路の一例を示す回路図
である。
である。
第４図に示す電圧フォロア回路は、NPNトランジスタQ
1のコレクタが正電源端子１にベースは入力端子３に、
エミッタは電流源I1に接続される。
1のコレクタが正電源端子１にベースは入力端子３に、
エミッタは電流源I1に接続される。
PNPトランジスタQ2のベースはトランジスタQ1のエミ
ッタに、コレクタは負電源端子２に、エミッタは電流源
I2と出力端子４に接続される。
ッタに、コレクタは負電源端子２に、エミッタは電流源
I2と出力端子４に接続される。
ここで、入力電圧をVIN，出力電圧をVOUTとすると、 ∴VOUT≒VIN ‥‥（２） ただし、 VT；熱起電圧（≒26mv at t＝25℃） Is(Q1)；Q1の逆方向飽和電流 Is(Q2)；Q2の逆方向飽和電流 （１）式において、第２項および第３項がオフセット
電圧になるが、（２）式のようにほぼ入力電圧と出力電
圧が等しくなり、電圧フォロアの機能を有する。
電圧になるが、（２）式のようにほぼ入力電圧と出力電
圧が等しくなり、電圧フォロアの機能を有する。
上述した従来の電圧フォロア回路は、Is(Q1)とIs(Q2)
がNPNとPNPトランジスタということで、本質的に整合が
とれず、また温度特性的にも完全には整合がとれないの
で、入力電圧VINに対し出力電圧VOUTのオフセット電圧
は数100mvにもなり、温度特性も良くないという欠点が
あった。
がNPNとPNPトランジスタということで、本質的に整合が
とれず、また温度特性的にも完全には整合がとれないの
で、入力電圧VINに対し出力電圧VOUTのオフセット電圧
は数100mvにもなり、温度特性も良くないという欠点が
あった。
また出力負荷電流によってQ2のVBEが変化し、それに
よりオフセット電圧が変化するという欠点があった。
よりオフセット電圧が変化するという欠点があった。
第１の発明の電圧フォロア回路は、 （Ａ）第１の電源端子にコレクタが接続され、入力端子
にベースが接続された第１のトランジスタ、 （Ｂ）前記第１のトランジスタのエミッタにエミッタが
接続され、コレクタとベースが共通接続された前記第１
のトランジスタと逆極性の第２のトランジスタ、 （Ｃ）前記第２のトランジスタのベースにべースが接続
された前記第１のトランジスタと逆極性の第３のトラン
ジスタ、 （Ｄ）前記第３のトランジスタのエミッタにエミッタが
接続され、コレクタとベースが出力端子に接続された第
４のトランジスタ、 （Ｅ）前記第１の電源端子に一端が接続され、前記第４
のトランジスタのコレクタに他端が接続された電流源、 （Ｆ）前記第２のトランジスタのコレクタに出力端子が
接続され、前記第３のトランジスタのコレクタに入力端
子が接続されたカレントミラー回路、 とを含んで構成される。
にベースが接続された第１のトランジスタ、 （Ｂ）前記第１のトランジスタのエミッタにエミッタが
接続され、コレクタとベースが共通接続された前記第１
のトランジスタと逆極性の第２のトランジスタ、 （Ｃ）前記第２のトランジスタのベースにべースが接続
された前記第１のトランジスタと逆極性の第３のトラン
ジスタ、 （Ｄ）前記第３のトランジスタのエミッタにエミッタが
接続され、コレクタとベースが出力端子に接続された第
４のトランジスタ、 （Ｅ）前記第１の電源端子に一端が接続され、前記第４
のトランジスタのコレクタに他端が接続された電流源、 （Ｆ）前記第２のトランジスタのコレクタに出力端子が
接続され、前記第３のトランジスタのコレクタに入力端
子が接続されたカレントミラー回路、 とを含んで構成される。
第２の発明の電圧フォロア回路は、 （Ａ）第２のトランジスタのコレクタにコレクタが接続
され、第２の電源端子にエミッタが接続された第５のト
ランジスタ、 （Ｂ）前記第５のトランジスタのベースおよび第４のト
ランジスタのコレクタに、コレクタと共通接続されたベ
ースが接続され、前記第２の電源端子にエミッタが接続
された第６のトランジスタ、 とを含んで構成される。
され、第２の電源端子にエミッタが接続された第５のト
ランジスタ、 （Ｂ）前記第５のトランジスタのベースおよび第４のト
ランジスタのコレクタに、コレクタと共通接続されたベ
ースが接続され、前記第２の電源端子にエミッタが接続
された第６のトランジスタ、 とを含んで構成される。
第３の発明の電圧電流変換回路は、 （Ａ）第１の電源端子にコレクタが接続され、入力端子
にベースが接続された第１のトランジスタ、 （Ｂ）一端が前記第１のトランジスタのエミッタに接続
された第１の抵抗器、 （Ｃ）前記第１の抵抗器の他端にエミッタが接続され、
コレクタとベースが共通接続された前記第１のトランジ
スタと逆極性の第２のトランジスタ、 （Ｄ）前記第２のトランジスタのベースにベースが接続
された前記第１のトランジスタと逆極性の第３のトラン
ジスタ、 （Ｅ）前記第３のトランジスタのエミッタにエミッタに
が接続され、コレクタとベースが共通接続された第４の
トランジスタ、 （Ｆ）前記第２のトランジスタのコレクタにコレクタが
接続された第５のトランジスタ、 （Ｇ）一端が前記第５のトランジスタのエミッタに接続
され、他端が第２の電源端子に接続された第２の抵抗
器、 （Ｈ）前記第３のトランジスタのコレクタと前記第５の
トランジスタのベースとにベースとコレクタが共通接続
され、前記第２の電源端子にエミッタが接続された第６
のトランジスタ、 （Ｉ）前記第６のトランジスタのベースにベースが接続
され、前記第２の電源端子にエミッタが接続され、電流
出力端子にコレクタが接続された第７のトランジスタ、 （Ｊ）前記第２のトランジスタのコレクタにエミッタが
接続され、入力端子にベースが接続され、前記第２の電
源端子にコレクタが接続された前記第１のトランジスタ
と逆極性の第８のトランジスタ、 （Ｋ）一端が前記第４のトランジスタのコレクタに接続
され、他端が基準電圧端子に接続された第３の抵抗器、 とを含んで構成される。
にベースが接続された第１のトランジスタ、 （Ｂ）一端が前記第１のトランジスタのエミッタに接続
された第１の抵抗器、 （Ｃ）前記第１の抵抗器の他端にエミッタが接続され、
コレクタとベースが共通接続された前記第１のトランジ
スタと逆極性の第２のトランジスタ、 （Ｄ）前記第２のトランジスタのベースにベースが接続
された前記第１のトランジスタと逆極性の第３のトラン
ジスタ、 （Ｅ）前記第３のトランジスタのエミッタにエミッタに
が接続され、コレクタとベースが共通接続された第４の
トランジスタ、 （Ｆ）前記第２のトランジスタのコレクタにコレクタが
接続された第５のトランジスタ、 （Ｇ）一端が前記第５のトランジスタのエミッタに接続
され、他端が第２の電源端子に接続された第２の抵抗
器、 （Ｈ）前記第３のトランジスタのコレクタと前記第５の
トランジスタのベースとにベースとコレクタが共通接続
され、前記第２の電源端子にエミッタが接続された第６
のトランジスタ、 （Ｉ）前記第６のトランジスタのベースにベースが接続
され、前記第２の電源端子にエミッタが接続され、電流
出力端子にコレクタが接続された第７のトランジスタ、 （Ｊ）前記第２のトランジスタのコレクタにエミッタが
接続され、入力端子にベースが接続され、前記第２の電
源端子にコレクタが接続された前記第１のトランジスタ
と逆極性の第８のトランジスタ、 （Ｋ）一端が前記第４のトランジスタのコレクタに接続
され、他端が基準電圧端子に接続された第３の抵抗器、 とを含んで構成される。
〔実施例〕 次に、本発明の実施例について図面を参照して説明す
る。
る。
第１図は本発明の一実施例を示す回路図である。
第１図に示す電圧フォロア回路は、 （Ａ）正電源端子１にコレクタが接続されたトランジス
タQ1、 （Ｂ）トランジスタQ1のエミッタにエミッタが接続さ
れ、コレクタとベースが共通接続されたトランジスタQ1
と逆極性のトランジスタQ2、 （Ｃ）トランジスタQ2のベースにベースが接続されたト
ランジスタQ1と逆極性のトランジスタQ3、 （Ｄ）トランジスタQ3のエミッタにエミッタが接続さ
れ、コレクタとベースが共通接続されたトランジスタQ
4、 （Ｅ）正電源端子１に一端が接続され、トランジスタQ4
のコレクタに他端が接続された電流源、 （Ｆ）トランジスタQ2のコレクタにコレクタが接続さ
れ、負電源端子２にエミッタが接続されたトランジスタ
Q5、 （Ｇ）トランジスタQ5のベースおよびトランジスタQ4の
コレクタに、コレクタと共通接続されたベースが接続さ
れ、負電源端子２にエミッタが接続されたトランジスタ
Q6、 とを含んで構成される。
タQ1、 （Ｂ）トランジスタQ1のエミッタにエミッタが接続さ
れ、コレクタとベースが共通接続されたトランジスタQ1
と逆極性のトランジスタQ2、 （Ｃ）トランジスタQ2のベースにベースが接続されたト
ランジスタQ1と逆極性のトランジスタQ3、 （Ｄ）トランジスタQ3のエミッタにエミッタが接続さ
れ、コレクタとベースが共通接続されたトランジスタQ
4、 （Ｅ）正電源端子１に一端が接続され、トランジスタQ4
のコレクタに他端が接続された電流源、 （Ｆ）トランジスタQ2のコレクタにコレクタが接続さ
れ、負電源端子２にエミッタが接続されたトランジスタ
Q5、 （Ｇ）トランジスタQ5のベースおよびトランジスタQ4の
コレクタに、コレクタと共通接続されたベースが接続さ
れ、負電源端子２にエミッタが接続されたトランジスタ
Q6、 とを含んで構成される。
次に動作について説明する。
トランジスタQ1は入力バッフアー，トランジスタQ3は
出力バッフアーとして動作し、トランジスタQ1,Q2と出
力電流を検出し、この出力電流に比例した電流を入力段
に伝達するカレントミラー回路を構成する。
出力バッフアーとして動作し、トランジスタQ1,Q2と出
力電流を検出し、この出力電流に比例した電流を入力段
に伝達するカレントミラー回路を構成する。
トランジスタQ2,Q3のベースに接続されたスタートア
ップ回路６は起動時だけ電流を流し、一度起動してしま
うとオフする回路である。しかし、この起動電流は微少
な値でもよいため、電流源I1より充分小さい値であれ
ば、起動後もオフさせる必要はない。
ップ回路６は起動時だけ電流を流し、一度起動してしま
うとオフする回路である。しかし、この起動電流は微少
な値でもよいため、電流源I1より充分小さい値であれ
ば、起動後もオフさせる必要はない。
負荷電流を検出するトランジスタQ6のコレクタ電流を
I0とし、各トランジスタの接地電流増幅率が十分大きい
と仮定すると、トランジスタQ1〜Q6のコレクタ電流は全
て等しくなる。よって、VINとVOUTとの関係式は、 ここでNPNトランジスタ同志またはPNPトランジスタ同志
の整合性はとりやすく、ほぼ Is(Q1)＝Is(Q4)，Is(Q2)＝Is(Q3)となるところから
（３）式は、 VOUT＝VIN ‥‥（４） となり電圧フォロアの式になる。
I0とし、各トランジスタの接地電流増幅率が十分大きい
と仮定すると、トランジスタQ1〜Q6のコレクタ電流は全
て等しくなる。よって、VINとVOUTとの関係式は、 ここでNPNトランジスタ同志またはPNPトランジスタ同志
の整合性はとりやすく、ほぼ Is(Q1)＝Is(Q4)，Is(Q2)＝Is(Q3)となるところから
（３）式は、 VOUT＝VIN ‥‥（４） となり電圧フォロアの式になる。
どのような出力負荷電流条件でも、トランジスタQ1〜
Q4のコレクタ電流を全て等しくすることにより、トラン
ジスタQ1のVBE（ベース・エミッタ間電圧）とトランジ
スタQ4のVBE，トランジスタQ2のVBEとトランジスタQ3の
VBEをを互いに等しくする。したがって、各々のトラン
ジスタのVBEが互いにキャンセルし合ってトランジスタQ
1のベース電位（入力端子）とトランジスタQ4のベース
電位（出力端子）が同電位になり、電圧フォロアとして
機能することがわかる。
Q4のコレクタ電流を全て等しくすることにより、トラン
ジスタQ1のVBE（ベース・エミッタ間電圧）とトランジ
スタQ4のVBE，トランジスタQ2のVBEとトランジスタQ3の
VBEをを互いに等しくする。したがって、各々のトラン
ジスタのVBEが互いにキャンセルし合ってトランジスタQ
1のベース電位（入力端子）とトランジスタQ4のベース
電位（出力端子）が同電位になり、電圧フォロアとして
機能することがわかる。
第２図は本発明の第２の実施例を示す回路図である。
第２図に示す電圧フォロア回路は、 （Ａ）トランジスタQ1のエミッタとトランジスタQ2のエ
ミッタとの間に挿入された抵抗器R1、 （Ｂ）トランジスタQ5のエミッタと負電源端子２との間
に挿入された抵抗器R2、とを含んで構成される。
ミッタとの間に挿入された抵抗器R1、 （Ｂ）トランジスタQ5のエミッタと負電源端子２との間
に挿入された抵抗器R2、とを含んで構成される。
本実施例の考え方は第１図の場合と同様で、共通接続
されたトランジスタQ2とQ3のベースを対称点として、ト
ランジスタQ1のベースからトランジスタQ2のベースまで
の電位差と、トランジスタQ4のベースからトランジスタ
Q3のベースまでの電位差を等しくすることにより、トラ
ンジスタQ1のベース電位（入力端子）とトランジスタQ4
のベース電位（出力端子）が同電位にさるようにしたも
のである。
されたトランジスタQ2とQ3のベースを対称点として、ト
ランジスタQ1のベースからトランジスタQ2のベースまで
の電位差と、トランジスタQ4のベースからトランジスタ
Q3のベースまでの電位差を等しくすることにより、トラ
ンジスタQ1のベース電位（入力端子）とトランジスタQ4
のベース電位（出力端子）が同電位にさるようにしたも
のである。
すなわち、トランジスタQ1のVBE＋抵抗R1の電圧ドロ
ップ＋トランジスタQ2のVBEと、トランジスタQ4のVBE＋
トランジスタQ3のVBEが等しくなるように、トランジス
タQ5,Q6と抵抗R2の条件を設定したものである。
ップ＋トランジスタQ2のVBEと、トランジスタQ4のVBE＋
トランジスタQ3のVBEが等しくなるように、トランジス
タQ5,Q6と抵抗R2の条件を設定したものである。
トランジスタQ5のコレクタ電流をIIとすると、VINとV
OUTとの関係式は、 また、トランジスタQ5,Q6と抵抗器R2で構成される回路
条件より、 （４）式と各ペアトランジスタの整合性より、 Is(Q1)＝Is(Q4)，Is(Q2)＝Is(Q3) Is(Q5)＝Is(Q6)，
となり、この条件を使って（５），（６）式を変形する
と、 （７），（８）式より VOUT＝VIN−IIR1＋2IIR2 ‥‥（９） （４），（９）式より電圧フォロアとしてオフセット電
圧がゼロになる条件は、 R1＝2R2 ‥‥（10） となる。この実施例では、R2の値を大きくすることによ
り、入力バッフアトランジスタ（Q1）のコレクタ電流を
小さくすることができ、ひいてはその入力バイアス電流
が小さくできるという効果がある。
OUTとの関係式は、 また、トランジスタQ5,Q6と抵抗器R2で構成される回路
条件より、 （４）式と各ペアトランジスタの整合性より、 Is(Q1)＝Is(Q4)，Is(Q2)＝Is(Q3) Is(Q5)＝Is(Q6)，
となり、この条件を使って（５），（６）式を変形する
と、 （７），（８）式より VOUT＝VIN−IIR1＋2IIR2 ‥‥（９） （４），（９）式より電圧フォロアとしてオフセット電
圧がゼロになる条件は、 R1＝2R2 ‥‥（10） となる。この実施例では、R2の値を大きくすることによ
り、入力バッフアトランジスタ（Q1）のコレクタ電流を
小さくすることができ、ひいてはその入力バイアス電流
が小さくできるという効果がある。
第３図は本発明の第３の実施例を示す回路図である。
第３図に示す電圧フォロア回路は、 （Ａ）トランジスタQ4のコレクタとベースに一端が接続
され、基準電圧端子６に他端が接続された抵抗器R3、 （Ｂ）トランジスタQ6のベースにベースが接続され、負
電源端子２にエミッタが接続されたトランジスタQ7、 （Ｃ）トランジスタQ1のベースにベースが接続され、ト
ランジスタQ2のコレクタにエミッタが接続され、負電源
端子２にコレクタが接続されたトランジスタQ1と逆極性
のトランジスタQ8、 とを含んで構成される。
され、基準電圧端子６に他端が接続された抵抗器R3、 （Ｂ）トランジスタQ6のベースにベースが接続され、負
電源端子２にエミッタが接続されたトランジスタQ7、 （Ｃ）トランジスタQ1のベースにベースが接続され、ト
ランジスタQ2のコレクタにエミッタが接続され、負電源
端子２にコレクタが接続されたトランジスタQ1と逆極性
のトランジスタQ8、 とを含んで構成される。
本実施例では、第２図における電流源I1の代りに抵抗
器R3が挿入されている。
器R3が挿入されている。
トランジスタQ8はスタートアップ回路として、起動時
のみ動作し、起動後はベースとエミッタ間が逆バイアス
となるからカットオフする。
のみ動作し、起動後はベースとエミッタ間が逆バイアス
となるからカットオフする。
トランジスタQ1のベースのトランジスタQ4のベースが
同電位であるところから、入力電圧と基準電圧電圧間の
電位を抵抗R3で割った電流がトランジスタQ4→Q3→Q6と
流れる。そして、トランジスタQ6,Q7がカレントミラー
回路を構成しているから、電圧→電流変換された電流が
トランジスタQ7のコレクタから出力される。
同電位であるところから、入力電圧と基準電圧電圧間の
電位を抵抗R3で割った電流がトランジスタQ4→Q3→Q6と
流れる。そして、トランジスタQ6,Q7がカレントミラー
回路を構成しているから、電圧→電流変換された電流が
トランジスタQ7のコレクタから出力される。
第２の実施例と同様に回路素子条件を定め、基準電圧
端子６の電圧をOVとし、トランジスタQ7のコレクタ電流
をIOUTとすると、抵抗器R3の一端が入力電圧VINと同電
位にあるから、 となり、トランジスタQ7のコレクタに接続された電流出
力端子から、電圧ー電流変換された出力が得られる。
端子６の電圧をOVとし、トランジスタQ7のコレクタ電流
をIOUTとすると、抵抗器R3の一端が入力電圧VINと同電
位にあるから、 となり、トランジスタQ7のコレクタに接続された電流出
力端子から、電圧ー電流変換された出力が得られる。
本発明の電圧フォロア回路は、出力電流を検出するこ
とにより、負荷電流が変化した時でも入力トランジスタ
のVBE（ベース・エミッタ間電圧）と出力トランジスタ
のVBE（ベース・エミッタ間電圧）とを合すことができ
るので、オフセット電圧が生じなという効果がある。
とにより、負荷電流が変化した時でも入力トランジスタ
のVBE（ベース・エミッタ間電圧）と出力トランジスタ
のVBE（ベース・エミッタ間電圧）とを合すことができ
るので、オフセット電圧が生じなという効果がある。
また２本の抵抗器を追加するだけで、オフセット電圧
を増加させることなく、入力バイアス電流を小さくでき
るという効果がある。
を増加させることなく、入力バイアス電流を小さくでき
るという効果がある。
さらに、簡単な回路で、従来の演算増幅器を使ったの
と同等な電圧ー電流変換回路ができるという効果があ
る。
と同等な電圧ー電流変換回路ができるという効果があ
る。
第１図は本発明の第１の実施例を示す回路図、第２図は
本発明の第２の実施例を示す回路図、第３図は本発明の
第３の実施例を示す回路図、第４図は従来の一例を示す
回路図である。 １……正電源端子、２……負電源端子、３……入力端
子、４……出力端子、５……カレントミラー回路、６…
…スタートアップ回路、 Q1,Q4〜Q7……NPNトランジスタ、Q2,Q3,Q8……PNPトラ
ンジスタ、R1〜３……抵抗器、I1……はき出し型定電流
源、I2……吸込型定電流源。
本発明の第２の実施例を示す回路図、第３図は本発明の
第３の実施例を示す回路図、第４図は従来の一例を示す
回路図である。 １……正電源端子、２……負電源端子、３……入力端
子、４……出力端子、５……カレントミラー回路、６…
…スタートアップ回路、 Q1,Q4〜Q7……NPNトランジスタ、Q2,Q3,Q8……PNPトラ
ンジスタ、R1〜３……抵抗器、I1……はき出し型定電流
源、I2……吸込型定電流源。
Claims (4)
- 【請求項１】（Ａ）第１の電源端子にコレクタが接続さ
れ、入力端子にベースが接続された第１のトランジス
タ、 （Ｂ）前記第１のトランジスタのエミッタにエミッタが
接続され、コレクタとベースが共通接続された前記第１
のトランジスタと逆極性の第２のトランジスタ、 （Ｃ）前記第２のトランジスタのベースにべースが接続
された前記第１のトランジスタと逆極性の第３のトラン
ジスタ、 （Ｄ）前記第３のトランジスタのエミッタにエミッタに
が接続され、コレクタとベースが出力端子に接続された
第４のトランジスタ、 （Ｅ）前記第１の電源端子に一端が接続され、前記第４
のトランジスタのコレクタに他端が接続された電流源、 （Ｆ）前記第２のトランジスタのコレクタに出力端子が
接続され、前記第３のトランジスタのコレクタに入力端
子が接続されたカレントミラー回路、 とを含むことを特徴とする電圧フォロア回路。 - 【請求項２】（Ａ）第２のトランジスタのコレクタにコ
レクタが接続され、第２の電源端子にエミッタが接続さ
れた第５のトランジスタ、 （Ｂ）前記第５のトランジスタのベースおよび第４のト
ランジスタのコレクタにコレクタと共通接続されたベー
スが接続され、前記第２の電源端子にエミッタが接続さ
れた第６のトランジスタ、 とを含む請求項１記載の電圧フォロア回路。 - 【請求項３】（Ａ）第１のトランジスタのエミッタと第
２のトランジスタのエミッタとの間に挿入された第１の
抵抗器、 （Ｂ）第５のトランジスタのエミッタと第２の電源端子
との間に挿入された第２の抵抗器、 とを含む請求項１記載の電圧フォロア回路。 - 【請求項４】（Ａ）第１の電源端子にコレクタが接続さ
れ、入力端子にベースが接続された第１のトランジス
タ、 （Ｂ）一端が前記第１のトランジスタのエミッタに接続
された第１の抵抗器、 （Ｃ）前記第１の抵抗器の他端にエミッタが接続され、
コレクタとベースが共通接続された前記第１のトランジ
スタと逆極性の第２のトランジスタ、 （Ｄ）前記第２のトランジスタのベースにベースが接続
された前記第１のトランジスタと逆極性の第３のトラン
ジスタ、 （Ｅ）前記第３のトランジスタのエミッタにエミッタに
が接続され、コレクタとベースが共通接続された第４の
トランジスタ、 （Ｆ）前記第２のトランジスタのコレクタにコレクタが
接続された第５のトランジスタ、 （Ｇ）一端が前記第５のトランジスタのエミッタに接続
され、他端が第２の電源端子に接続された第２の抵抗
器、 （Ｈ）前記第３のトランジスタのコレクタと前記第５の
トランジスタのベースとにベースとコレクタが共通接続
され、前記第２の電源端子にエミッタが接続された第６
のトランジスタ、 （Ｉ）前記第６のトランジスタのベースにベースが接続
され、前記第２の電源端子にエミッタが接続され、電流
出力端子にコレクタが接続された第７のトランジスタ、 （Ｊ）前記第２のトランジスタのコレクタにエミッタが
接続され、入力端子にベースが接続され、前記第２の電
源端子にコレクタが接続された前記第１のトランジスタ
と逆極性の第８のトランジスタ、 （Ｋ）一端が前記第４のトランジスタのコレクタに接続
され、他端が基準電圧端子に接続された第３の抵抗器、 とを含むことを特徴とする電圧電流変換回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63107031A JP2681999B2 (ja) | 1988-04-27 | 1988-04-27 | 電圧フォロア回路および電圧電流変換回路 |
| US07/342,174 US4933578A (en) | 1988-04-27 | 1989-04-24 | Voltage follower circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63107031A JP2681999B2 (ja) | 1988-04-27 | 1988-04-27 | 電圧フォロア回路および電圧電流変換回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01276808A JPH01276808A (ja) | 1989-11-07 |
| JP2681999B2 true JP2681999B2 (ja) | 1997-11-26 |
Family
ID=14448763
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63107031A Expired - Lifetime JP2681999B2 (ja) | 1988-04-27 | 1988-04-27 | 電圧フォロア回路および電圧電流変換回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4933578A (ja) |
| JP (1) | JP2681999B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3014121B2 (ja) * | 1990-06-18 | 2000-02-28 | 株式会社日立製作所 | 雑音除去回路 |
| US5192915A (en) * | 1991-06-19 | 1993-03-09 | Tektronix, Inc. | Edge integrating phase detector |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5646310A (en) * | 1979-09-21 | 1981-04-27 | Pioneer Electronic Corp | Amplifying circuit |
| DE3342735A1 (de) * | 1982-11-26 | 1984-05-30 | Tokyo Shibaura Denki K.K., Kawasaki, Kanagawa | Impedanzwandlerschaltung |
| JPS60248010A (ja) * | 1984-05-23 | 1985-12-07 | Toshiba Corp | 複合トランジスタ回路 |
-
1988
- 1988-04-27 JP JP63107031A patent/JP2681999B2/ja not_active Expired - Lifetime
-
1989
- 1989-04-24 US US07/342,174 patent/US4933578A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US4933578A (en) | 1990-06-12 |
| JPH01276808A (ja) | 1989-11-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5081378A (en) | Logarithmic amplifier | |
| JPH0452645B2 (ja) | ||
| JPH0770935B2 (ja) | 差動電流増幅回路 | |
| JPH10150332A (ja) | 差動回路 | |
| KR890004771B1 (ko) | 차동 증폭기 | |
| JP4674947B2 (ja) | 定電圧出力回路 | |
| JP2001174338A (ja) | 温度センサ回路 | |
| JPH065493B2 (ja) | 定電流供給回路 | |
| JPS6154286B2 (ja) | ||
| JPH0844449A (ja) | 定電圧回路 | |
| JPS6362404A (ja) | 電流増幅回路 | |
| JPS6357808B2 (ja) | ||
| EP0812062A2 (en) | Gain-variable amplifier with wide control range | |
| JP2705168B2 (ja) | 電圧フォロワ回路 | |
| US4933578A (en) | Voltage follower circuit | |
| JP2661358B2 (ja) | レベルシフト回路 | |
| JPH03112214A (ja) | 電圧比較回路 | |
| JPS63243729A (ja) | 温度検出回路 | |
| JPS62117403A (ja) | カレントミラ−回路 | |
| JP3165738B2 (ja) | 電圧−電流変換回路 | |
| JPH0716138B2 (ja) | 増幅回路装置 | |
| JP2581163B2 (ja) | 直結型アンプ | |
| JPH06236219A (ja) | 定電流回路 | |
| JPH0799801B2 (ja) | 増幅回路 | |
| JP2805725B2 (ja) | プッシュプル増幅器 |