JPS6386076A - 論理回路図処理装置 - Google Patents
論理回路図処理装置Info
- Publication number
- JPS6386076A JPS6386076A JP61232337A JP23233786A JPS6386076A JP S6386076 A JPS6386076 A JP S6386076A JP 61232337 A JP61232337 A JP 61232337A JP 23233786 A JP23233786 A JP 23233786A JP S6386076 A JPS6386076 A JP S6386076A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- signal line
- logic circuit
- tracking
- circuit diagram
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T11/00—Two-dimensional [2D] image generation
- G06T11/20—Drawing from basic elements
- G06T11/23—Drawing from basic elements using straight lines or curves
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Debugging And Monitoring (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Logic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[発明の目的コ
(産業上の利用分野)
本発明は論理回路図処理装置に関し、特に論理回路図に
おける所定要素の表示構成に係わるものである。
おける所定要素の表示構成に係わるものである。
(従来の技術)
最近のグラフィック機器の性能向上や、高機能ワークス
テーションの低価格化等により、デジタル回路の論理回
路図を、設語者が指定した通りに作成したり修正したり
する論理回路図編集装置や、論理素子間の接続関係を示
す接続データから自助的に論理回路図を生成する論理回
路図自動生成装置等の論理回路図処理装置が普及してき
ている。
テーションの低価格化等により、デジタル回路の論理回
路図を、設語者が指定した通りに作成したり修正したり
する論理回路図編集装置や、論理素子間の接続関係を示
す接続データから自助的に論理回路図を生成する論理回
路図自動生成装置等の論理回路図処理装置が普及してき
ている。
このような論理回路図処理装置を用いて生成、編集され
た論理回路図を数日を経て見直す場合や、また、他人が
生成した論理回路図を確認ザる場合などには、ある特定
の信号が論理回路にどのように影響を与えているかを調
べることも生じる。
た論理回路図を数日を経て見直す場合や、また、他人が
生成した論理回路図を確認ザる場合などには、ある特定
の信号が論理回路にどのように影響を与えているかを調
べることも生じる。
ところで、従来の論理回路図処理装置においては、特定
の信号名を指定すると、回路図上でのその信号線の座標
を出力したり、あるいは回路図上でその信号線の色を変
化させる等表示方法を変化させる機能を有している。(
例えば用本著「問い合せ機能をもつ回路図入力編集シス
テム」情報処理学会、設計自動化16−3.1983)
。従って、上述のようにある信号の論理回路に対する影
響を追跡する場合、その信号名を指定し、信号線対応付
は機能により論理回路図上でぞの信号線を同定し、さら
にその信号線の接続先の論理素子に接続された信号名を
指定し、信号線対応付は機能により論理回路図上で信号
線の同定を行なうということを出力端子等に達するまで
何度も繰返して追跡していた。
の信号名を指定すると、回路図上でのその信号線の座標
を出力したり、あるいは回路図上でその信号線の色を変
化させる等表示方法を変化させる機能を有している。(
例えば用本著「問い合せ機能をもつ回路図入力編集シス
テム」情報処理学会、設計自動化16−3.1983)
。従って、上述のようにある信号の論理回路に対する影
響を追跡する場合、その信号名を指定し、信号線対応付
は機能により論理回路図上でぞの信号線を同定し、さら
にその信号線の接続先の論理素子に接続された信号名を
指定し、信号線対応付は機能により論理回路図上で信号
線の同定を行なうということを出力端子等に達するまで
何度も繰返して追跡していた。
(発明が解決しようとする問題点)
しかしながら、例えば、出力端子に至るまでの段数が多
い論理回路においては、表示を視認しながら信号名を指
定する回数が非常に多くなり、手間が非常にかかってい
た。また、指定する回数が多いだけ、指定ミスが生じ易
く、追跡を正確に行ない得ないおそれがある。
い論理回路においては、表示を視認しながら信号名を指
定する回数が非常に多くなり、手間が非常にかかってい
た。また、指定する回数が多いだけ、指定ミスが生じ易
く、追跡を正確に行ない得ないおそれがある。
本発明は以上の点を考慮してなされたもので、簡易な操
作によって短時間のうちに正確に信号の追跡動作を行な
うことのできる論理回路図処理装置を提供しようとする
ものである。
作によって短時間のうちに正確に信号の追跡動作を行な
うことのできる論理回路図処理装置を提供しようとする
ものである。
[発明の構成]
(問題点を解決するだめの手段)
かかる問題点を解決するため、本発明においては、論理
回路図中の任意の信号又は信号線を指定する信号指定手
段1と、指定された信号が通る信号線又は指定された信
号線が接続された論理素子、及び既に追跡された信号線
が接続された論理素子に接続された他の信号線を追跡す
る信号追跡手段2とを備え、信号指定手段1により指定
された信号が通る信号線又は指定された信号線、及び信
号追跡手段2により追跡された信号線とを他の信号線と
は異なる表示態様で表示するようにした。
回路図中の任意の信号又は信号線を指定する信号指定手
段1と、指定された信号が通る信号線又は指定された信
号線が接続された論理素子、及び既に追跡された信号線
が接続された論理素子に接続された他の信号線を追跡す
る信号追跡手段2とを備え、信号指定手段1により指定
された信号が通る信号線又は指定された信号線、及び信
号追跡手段2により追跡された信号線とを他の信号線と
は異なる表示態様で表示するようにした。
(作用)
論理回路図上の任意の信号線(又は信号)を信号指定手
段1によって指定すると、信号追跡手段2がその信号線
・(又は信号が通る信号線)が接続した論理素子に接続
された他の信号線を追跡し、さらに信号追跡手段2が追
跡後の信号線が接続した論理素子に接続された伯の信号
線を繰り返し追跡する。このようにして追跡された信号
線を、他の信号線と異なる表示態様で表示する。
段1によって指定すると、信号追跡手段2がその信号線
・(又は信号が通る信号線)が接続した論理素子に接続
された他の信号線を追跡し、さらに信号追跡手段2が追
跡後の信号線が接続した論理素子に接続された伯の信号
線を繰り返し追跡する。このようにして追跡された信号
線を、他の信号線と異なる表示態様で表示する。
その結果、ユーザが簡易な操作によって容易に所定信号
によって影響を受ける経路を追跡できるようになる。
によって影響を受ける経路を追跡できるようになる。
(実施例)
匪11五に−
以下、本発明の一実施例を図面を参照しながら詳述する
。
。
第1図において、信号指定部1は例えばキーボード入力
装置や、マウス等でなり、追跡調査したい原信号をユー
ザの操作によって指定するものであり、その指定された
信号名(又は信号線名)は信号追跡部2に与えられる。
装置や、マウス等でなり、追跡調査したい原信号をユー
ザの操作によって指定するものであり、その指定された
信号名(又は信号線名)は信号追跡部2に与えられる。
信号追跡部2は、CPU及びメモリを含んで構成されて
おり、メモリに格納されている第2図に示す追跡プログ
ラムを、メモリに格納されている第3図〜第5図に示す
各種テーブルTA81〜TAB3を参酌しながら実行す
ることにより、原信号に対する追跡を行なう。
おり、メモリに格納されている第2図に示す追跡プログ
ラムを、メモリに格納されている第3図〜第5図に示す
各種テーブルTA81〜TAB3を参酌しながら実行す
ることにより、原信号に対する追跡を行なう。
論理回路図表示部3は信号追跡部2における各種テーブ
ルTAB1〜TA83で定まる論理回路10(第6図参
照)を表示するようになされている。この実施例におい
ては、原信号に対する追跡経路上の信号線、論理素子等
は、他の信号線、論理素子等と異なる色で表示されるよ
うになされている。
ルTAB1〜TA83で定まる論理回路10(第6図参
照)を表示するようになされている。この実施例におい
ては、原信号に対する追跡経路上の信号線、論理素子等
は、他の信号線、論理素子等と異なる色で表示されるよ
うになされている。
例に、生成された論理回路10が第6図に示すように、
データDA及びDBが入力される2人力オア回路E1と
、イネーブル信号EN及びクロック信号CLKが入力さ
れる2人カアンド回路E2と、オア回路E1の出力がデ
ータ入力端子に与えられると共に、アンド回路E2の出
力がクロック入力端子に与えられるDフリップフロラプ
回路E3と、そのQ出力とデータDCが入力される2人
カアント回路E4とで構成され、これら論理素子51〜
64間を信号線N1〜Nっで結んだものとする。 この
場合、各梯テーブルTAB1〜丁AB3の内容は、第3
図〜第5図に示すようになる。
データDA及びDBが入力される2人力オア回路E1と
、イネーブル信号EN及びクロック信号CLKが入力さ
れる2人カアンド回路E2と、オア回路E1の出力がデ
ータ入力端子に与えられると共に、アンド回路E2の出
力がクロック入力端子に与えられるDフリップフロラプ
回路E3と、そのQ出力とデータDCが入力される2人
カアント回路E4とで構成され、これら論理素子51〜
64間を信号線N1〜Nっで結んだものとする。 この
場合、各梯テーブルTAB1〜丁AB3の内容は、第3
図〜第5図に示すようになる。
テーブルTABIはノードテーブルを示し、データDA
〜DC,イネーブル信号EN、クロック信号CLKに対
応した入力端子、各論理素子E1〜E4、各信号線N1
〜N9、出力信号Oに対応した出力端子などのノードに
ついて、ノード名、ノードの種類、端子、接続信号線名
を格納したものである。テーブルTAB2はネットテー
ブルを示し、各信@線N1〜N9の信号線名、入力側(
ソース)と出力側(デスティネーション)に接続された
ノード名、表示属性、各信号線N1〜N9の始点、折曲
点、終点の座標を格納したものである。
〜DC,イネーブル信号EN、クロック信号CLKに対
応した入力端子、各論理素子E1〜E4、各信号線N1
〜N9、出力信号Oに対応した出力端子などのノードに
ついて、ノード名、ノードの種類、端子、接続信号線名
を格納したものである。テーブルTAB2はネットテー
ブルを示し、各信@線N1〜N9の信号線名、入力側(
ソース)と出力側(デスティネーション)に接続された
ノード名、表示属性、各信号線N1〜N9の始点、折曲
点、終点の座標を格納したものである。
テーブルTAB3は表示属性テーブルを示し、各表示属
性値に対応した信号線の色を格納している。
性値に対応した信号線の色を格納している。
上述したように、このようなテーブルTABI〜TAB
3を用いて、追跡処理が行なわれる。すなわち、信号追
跡部2のCPUは、ステップS1において、第2図に示
す追跡プログラムを開始した復、次のステップS2にお
いて追跡したい原信号に対した信号線名を信号指定部1
から取り込む。
3を用いて、追跡処理が行なわれる。すなわち、信号追
跡部2のCPUは、ステップS1において、第2図に示
す追跡プログラムを開始した復、次のステップS2にお
いて追跡したい原信号に対した信号線名を信号指定部1
から取り込む。
次いで、CPUはステップS3に進んでネットテーブル
TAB2の指定された信号線名の欄を照会し、ステップ
S4においてその欄の表示属性を「1」 (第5図参照
)に書き換える。その後、ステップS5に進んで、その
欄のデスティネーションのノード名を得、ノードテーブ
ルTAB1のノード名の欄を照会する。
TAB2の指定された信号線名の欄を照会し、ステップ
S4においてその欄の表示属性を「1」 (第5図参照
)に書き換える。その後、ステップS5に進んで、その
欄のデスティネーションのノード名を得、ノードテーブ
ルTAB1のノード名の欄を照会する。
次いで、ステップS6においてそのノード名の欄におけ
るノードの種類が出力端子か否かを判断し、肯定結果を
得ると、ステップS7に進んで、当該追跡プログラムを
終了する。これに対して、出力端子でないことにより、
ステップS6において否定結果を17ると、ステップS
8に進んで端子NTが出力の接続信号線名を求め、ステ
ップS9において求めた接続信号線名に括づきネットテ
ーブルエAB2のその欄をひき、その後、上述のステッ
プS4に戻って、以下、同様の処理を繰り返す。
るノードの種類が出力端子か否かを判断し、肯定結果を
得ると、ステップS7に進んで、当該追跡プログラムを
終了する。これに対して、出力端子でないことにより、
ステップS6において否定結果を17ると、ステップS
8に進んで端子NTが出力の接続信号線名を求め、ステ
ップS9において求めた接続信号線名に括づきネットテ
ーブルエAB2のその欄をひき、その後、上述のステッ
プS4に戻って、以下、同様の処理を繰り返す。
以上の構成において、信号指定部1において追跡する原
信号としてデータD CtJ< m択され、信号8N5
が指定されたとする。このとき、信号追跡部2のCPU
は、ネットテーブルTAB2の信号線名N5の表示属性
「1」に変換した後、そのデスティネーションのノード
名を求め、ノード名E4を得る。このノード名E4から
今度は、ノードテーブルTABIを引き、信号線名N9
を得る。
信号としてデータD CtJ< m択され、信号8N5
が指定されたとする。このとき、信号追跡部2のCPU
は、ネットテーブルTAB2の信号線名N5の表示属性
「1」に変換した後、そのデスティネーションのノード
名を求め、ノード名E4を得る。このノード名E4から
今度は、ノードテーブルTABIを引き、信号線名N9
を得る。
次いで、この信号線名N9から再びネットテーブルTA
B2を引き、その欄の表示属性を「1」に変換する。こ
の信号線名N9に対応したデスティネーションのノード
名は出力端子Oであるので、以上で追跡を終了する。
B2を引き、その欄の表示属性を「1」に変換する。こ
の信号線名N9に対応したデスティネーションのノード
名は出力端子Oであるので、以上で追跡を終了する。
従って、終了時におけるネットテーブルTAB2は第7
図に示すように信号線名N5及び\9の表示属性が第4
図のネットテーブルTAB2と異なり、「1」に変って
いる。そのため、追跡動作終了時においては、論理回路
部表示部3により表示された論理回路は、信号線N5及
びN9が赤色で、他の信号線N1〜N4.N6〜N8が
白色のものとなる。
図に示すように信号線名N5及び\9の表示属性が第4
図のネットテーブルTAB2と異なり、「1」に変って
いる。そのため、追跡動作終了時においては、論理回路
部表示部3により表示された論理回路は、信号線N5及
びN9が赤色で、他の信号線N1〜N4.N6〜N8が
白色のものとなる。
以上のよに、上述の実施例によれば、ユーザが論理回路
に対してどのような影胃を与えるかを調査したい原信号
を単に指定することによって、以下の操作を要すること
なく、その信号によって影費を受ける経路上の信号線を
視認することができる。従って、簡易な操作によって信
号の流れ等を確認することができる。
に対してどのような影胃を与えるかを調査したい原信号
を単に指定することによって、以下の操作を要すること
なく、その信号によって影費を受ける経路上の信号線を
視認することができる。従って、簡易な操作によって信
号の流れ等を確認することができる。
丑ユ」」1引
次に、本発明の第2実施例について詳述する。
この実施例の場合、追跡の終端を論理ゲート、記憶素子
(例えばフリップフロップ回路)、出力端子の何れかく
以下追跡モードと呼ぶ)をユーザが任意に選定できるよ
うになされており、また、信号線の表示色としても第9
図に示すように4色を有し、3つの原信号に対する追跡
経路を表示色を変えて同時に表示できるようになされて
いる。
(例えばフリップフロップ回路)、出力端子の何れかく
以下追跡モードと呼ぶ)をユーザが任意に選定できるよ
うになされており、また、信号線の表示色としても第9
図に示すように4色を有し、3つの原信号に対する追跡
経路を表示色を変えて同時に表示できるようになされて
いる。
この第2実施例に関する追跡プログラムを第10図に示
す。信号追跡部2のCPUは、ステップS10において
当該プログラムを開始した後、ステップS11において
追跡したい原信号に対応した信号線名、その追跡経路に
関する表示属性値(従って、表示色)、及び追跡モード
値を信号指定部1より取り込む。
す。信号追跡部2のCPUは、ステップS10において
当該プログラムを開始した後、ステップS11において
追跡したい原信号に対応した信号線名、その追跡経路に
関する表示属性値(従って、表示色)、及び追跡モード
値を信号指定部1より取り込む。
なお、この実施例の場合、追跡モード値が「0」のとき
には原信号に対応する信号線だけの追跡を、「1」のと
ぎにはフリップフロップ回路までの追跡をその他のとぎ
には出力端子までの追跡を指示している。
には原信号に対応する信号線だけの追跡を、「1」のと
ぎにはフリップフロップ回路までの追跡をその他のとぎ
には出力端子までの追跡を指示している。
CPUはステップS11の処理を終えると、ステップ3
12に進んでネットテーブルTAB2(第4図)を引き
、ステップ813においてその信号線名の表示成性を指
定された表示属性値に置き変えた後、ステップS14に
進む。ステップS14においては追跡モード値が「0」
か否かを判断し、rOJの場合には、直ちにステップ8
15に進んで当該追跡プログラムを終了する。
12に進んでネットテーブルTAB2(第4図)を引き
、ステップ813においてその信号線名の表示成性を指
定された表示属性値に置き変えた後、ステップS14に
進む。ステップS14においては追跡モード値が「0」
か否かを判断し、rOJの場合には、直ちにステップ8
15に進んで当該追跡プログラムを終了する。
これに対して、ステップ814において否定結果を得る
と、ステップ816に進んで当該信号線名に対応するデ
スティネーションのノード名を求め、そのノード名に基
づきノードテーブルTAB1(第3図)を引く。その後
、ステップ817に進んで追跡モード値が「1」であり
、かつ、そのノード名のノードの種類がフリップフロッ
プ回路であるか否かを判断する。
と、ステップ816に進んで当該信号線名に対応するデ
スティネーションのノード名を求め、そのノード名に基
づきノードテーブルTAB1(第3図)を引く。その後
、ステップ817に進んで追跡モード値が「1」であり
、かつ、そのノード名のノードの種類がフリップフロッ
プ回路であるか否かを判断する。
その結果、肯定結果を得ると、ステップS15において
当該プログラムを終了し、これに対して、否定結果を1
rIると、ステップ818に進んでノードの種類が出力
端子か否かを判断する。
当該プログラムを終了し、これに対して、否定結果を1
rIると、ステップ818に進んでノードの種類が出力
端子か否かを判断する。
ノードの種類が出力端子であると、ステップS15に進
んで追跡を終了する。他方、出力端子でないとステップ
819におて当該ノード名に対応する接続信号線名を求
め、その後、ステップS20において、この接続信号線
名に基づきネットテーブルTAB2を引き、上述のステ
ップ813に戻る。
んで追跡を終了する。他方、出力端子でないとステップ
819におて当該ノード名に対応する接続信号線名を求
め、その後、ステップS20において、この接続信号線
名に基づきネットテーブルTAB2を引き、上述のステ
ップ813に戻る。
以上の構成において、第6図の論理回路10について、
信号線名N3、追跡モード値「O」、表示属性値「1」
が指定されたとする。この場合、信号線N3についての
表示属性が11」に変換された後(第11図参照)、追
跡モード値が「0」であるため直ちに追跡動作が終了す
る。
信号線名N3、追跡モード値「O」、表示属性値「1」
が指定されたとする。この場合、信号線N3についての
表示属性が11」に変換された後(第11図参照)、追
跡モード値が「0」であるため直ちに追跡動作が終了す
る。
次いで、ネットテーブルTAB2が第11図の状態にあ
るとき信号線名N4、追跡モード値「1」、表示属性値
「2」が指定されたとする。この場合、信号線N4につ
いての表示属性「2」に変換された後、ネットテーブル
TAB2及びノードテーブルTへ81が順次参照され、
信号線N7が追跡されて信号線N7についての表示属性
「2」に変換される。(第12図参照)。こ、のとき、
追跡モード値が「1」であるため、追跡がフリップフロ
ップ回路13に達したとぎ追跡動作を終了する。
るとき信号線名N4、追跡モード値「1」、表示属性値
「2」が指定されたとする。この場合、信号線N4につ
いての表示属性「2」に変換された後、ネットテーブル
TAB2及びノードテーブルTへ81が順次参照され、
信号線N7が追跡されて信号線N7についての表示属性
「2」に変換される。(第12図参照)。こ、のとき、
追跡モード値が「1」であるため、追跡がフリップフロ
ップ回路13に達したとぎ追跡動作を終了する。
このようにしてネットテーブルTAB2が、第12図に
示すように変換された後、信号線名N1、追跡モード値
「2」、表示属性値「3」が指定されたとする。この場
合、追跡モード値が「2」であるため、追跡が出力端子
に達するまで、ネットテーブルTAB2及びノードテー
ブルTABiを交互に繰り返し参酌して信号13aN1
.N6.N8゜N9の表示属性を「3」に変換する。そ
の結果、ネットテーブルTAB2は第13図に示すよう
になる。
示すように変換された後、信号線名N1、追跡モード値
「2」、表示属性値「3」が指定されたとする。この場
合、追跡モード値が「2」であるため、追跡が出力端子
に達するまで、ネットテーブルTAB2及びノードテー
ブルTABiを交互に繰り返し参酌して信号13aN1
.N6.N8゜N9の表示属性を「3」に変換する。そ
の結果、ネットテーブルTAB2は第13図に示すよう
になる。
その結果、論理回路図表示部3によって、追跡に関係し
ない信号線N2及びN5は白で、また、第1回目の追跡
による経路上の信号線N3は赤で、第2回目の追跡によ
る経路上の信号線N4及びN7は青で、最後の追跡によ
る経路上の信号線N1゜N6.N8.N9は黄色で表示
される。
ない信号線N2及びN5は白で、また、第1回目の追跡
による経路上の信号線N3は赤で、第2回目の追跡によ
る経路上の信号線N4及びN7は青で、最後の追跡によ
る経路上の信号線N1゜N6.N8.N9は黄色で表示
される。
従って、上述の実施例によれば、簡易な操作によって同
一画面上に、種々の追跡モードで複数の追跡結果を表示
でき、ユーザに視認させることができる。そのため、指
定を工夫することにより、データ系の経路と、制御信号
(クロック信号、イネーブル信号)系の経路とを同一画
面上区別させて表示することができる。
一画面上に、種々の追跡モードで複数の追跡結果を表示
でき、ユーザに視認させることができる。そのため、指
定を工夫することにより、データ系の経路と、制御信号
(クロック信号、イネーブル信号)系の経路とを同一画
面上区別させて表示することができる。
1のJjul
本発明は上述の第1及び第2実施例に示すものに限られ
ることなく、例えば以下に示すような変形を施したもの
であっても良い。
ることなく、例えば以下に示すような変形を施したもの
であっても良い。
(1) よ)本においては、デスティネーションのノ
ードと、各ノードの出力端子がそれぞれ1個のものを示
したが、それ以上を有するものにも適用でき、その場合
各デスティネーションのノード、各出力端子の全てにつ
いて追跡するようにしても良い。
ードと、各ノードの出力端子がそれぞれ1個のものを示
したが、それ以上を有するものにも適用でき、その場合
各デスティネーションのノード、各出力端子の全てにつ
いて追跡するようにしても良い。
(2) また、ループを含む論理回路については、追
跡部フラグ等を用いて一巡の追跡が終了すると、追跡動
作を終了させるようにしても良い。
跡部フラグ等を用いて一巡の追跡が終了すると、追跡動
作を終了させるようにしても良い。
(3) 上述の実施例においては、入力側から出力側
へ追跡するものを示したが、出力側から入力側へ追跡す
るものであっても良い。この場合、各種テーブルTAB
1.TAB2の参照の仕方が上)ホと異なるようになる
。
へ追跡するものを示したが、出力側から入力側へ追跡す
るものであっても良い。この場合、各種テーブルTAB
1.TAB2の参照の仕方が上)ホと異なるようになる
。
(4) 追跡の終端を、例えば3個先の論理素子前と
指定するように、段数を限って追跡させるようにしても
良い。
指定するように、段数を限って追跡させるようにしても
良い。
(5〉 追跡経路上の信号線を、他の信号線と区別し
て表示する方法としては、上述のように色を変える他、
線の太さを変えたり、線の種類(破線、実線、1点鎖線
等)を変えたり、ブリンク表示等を行なう方法であって
も良い。
て表示する方法としては、上述のように色を変える他、
線の太さを変えたり、線の種類(破線、実線、1点鎖線
等)を変えたり、ブリンク表示等を行なう方法であって
も良い。
[発明の効果]
以上のように、本発明によれば、ユーザが追跡したい信
号を指示するという簡易な操作によって、その追跡経路
上の信号線を伯の信号線と区別して表示するとかでき、
ユーザの論理回路に対する確認作業を容易化することの
できる論理回路図処理装置を得ることができる。
号を指示するという簡易な操作によって、その追跡経路
上の信号線を伯の信号線と区別して表示するとかでき、
ユーザの論理回路に対する確認作業を容易化することの
できる論理回路図処理装置を得ることができる。
第1図は論理回路図処理装置の全体+I成を示ずブロッ
ク図、第2図は本発明の第1実施例による追跡処理手順
を示すフローチャート、第3図〜第5図はそれぞれ追跡
処理において用いる各種テーブルを示す図表、第6図は
追跡動作の説明に供するための論理回路を示すブロック
図、第7図及び第8図はそれぞれ追跡動作によって変化
したネットテーブルTAB2を示す図表、第9図は本発
明の第2実施例による表示成性7−プルTAB2を示す
図表、第10図は本発明の第2実施例による追跡処理手
順を示すフローチャート、第11〜第13図はそれぞ第
2実施例の追跡動作によって変化したネットテーブルT
AB2を示す図表である。 1・・・信号指定部 2・・・信号追跡部 3・・・論理回路図表示部
ク図、第2図は本発明の第1実施例による追跡処理手順
を示すフローチャート、第3図〜第5図はそれぞれ追跡
処理において用いる各種テーブルを示す図表、第6図は
追跡動作の説明に供するための論理回路を示すブロック
図、第7図及び第8図はそれぞれ追跡動作によって変化
したネットテーブルTAB2を示す図表、第9図は本発
明の第2実施例による表示成性7−プルTAB2を示す
図表、第10図は本発明の第2実施例による追跡処理手
順を示すフローチャート、第11〜第13図はそれぞ第
2実施例の追跡動作によって変化したネットテーブルT
AB2を示す図表である。 1・・・信号指定部 2・・・信号追跡部 3・・・論理回路図表示部
Claims (1)
- 論理回路図中の任意の信号又は信号線を指定する信号指
定手段と、指定された信号が通る信号線又は指定された
信号線が接続された論理素子、及び既に追跡された信号
線が接続された論理素子に接続された他の信号線を追跡
する信号追跡手段とを備え、上記信号指定手段により指
定された信号が通る信号線又は指定された信号線、及び
上記信号追跡手段により追跡された信号線とを他の信号
線とは異なる表示態様で表示するようにしたことを特徴
とする論理回路図処理装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61232337A JPH0785250B2 (ja) | 1986-09-30 | 1986-09-30 | 論理回路図処理装置 |
| US07/102,494 US4855726A (en) | 1986-09-30 | 1987-09-29 | Signal tracing apparatus for logic circuit diagrams |
| GB8723004A GB2197569B (en) | 1986-09-30 | 1987-09-30 | Logic circuit diagram processing apparatus and method |
| KR1019870010923A KR910001058B1 (ko) | 1986-09-30 | 1987-09-30 | 논리 회로도 처리 장치 및 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61232337A JPH0785250B2 (ja) | 1986-09-30 | 1986-09-30 | 論理回路図処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6386076A true JPS6386076A (ja) | 1988-04-16 |
| JPH0785250B2 JPH0785250B2 (ja) | 1995-09-13 |
Family
ID=16937618
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61232337A Expired - Lifetime JPH0785250B2 (ja) | 1986-09-30 | 1986-09-30 | 論理回路図処理装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4855726A (ja) |
| JP (1) | JPH0785250B2 (ja) |
| KR (1) | KR910001058B1 (ja) |
| GB (1) | GB2197569B (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8629380B2 (en) | 2007-03-23 | 2014-01-14 | Graphic Packaging International, Inc. | Susceptor with corrugated base |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5220512A (en) * | 1990-04-19 | 1993-06-15 | Lsi Logic Corporation | System for simultaneous, interactive presentation of electronic circuit diagrams and simulation data |
| US5751592A (en) * | 1993-05-06 | 1998-05-12 | Matsushita Electric Industrial Co., Ltd. | Apparatus and method of supporting functional design of logic circuit and apparatus and method of verifying functional design of logic circuit |
| JP3124417B2 (ja) * | 1993-07-13 | 2001-01-15 | 三菱電機株式会社 | 論理シミュレーションシステム及び論理シミュレーション方法 |
| JP3374996B2 (ja) * | 1993-11-12 | 2003-02-10 | 理想科学工業株式会社 | 印刷画像位置表示装置 |
| JP3351651B2 (ja) | 1995-04-07 | 2002-12-03 | 富士通株式会社 | 会話型回路設計装置 |
| US5870309A (en) * | 1997-09-26 | 1999-02-09 | Xilinx, Inc. | HDL design entry with annotated timing |
| US5949690A (en) * | 1997-09-26 | 1999-09-07 | Xilinx, Inc. | Schematic design entry with annotated timing |
| US6625789B2 (en) * | 2000-04-14 | 2003-09-23 | Hitachi, Ltd. | Computer-readable medium for recording interface specifications |
| JP2001331541A (ja) * | 2000-05-18 | 2001-11-30 | Nec Corp | 配線接続確認装置及び確認方法並びにそのプログラムを記載した記録媒体 |
| US6564365B1 (en) * | 2001-08-03 | 2003-05-13 | Hewlett-Packard Development Company, L.P. | Method of simultaneously displaying schematic and timing data |
| US7423646B2 (en) * | 2005-11-08 | 2008-09-09 | Microsoft Corporation | Smart shape insert |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6221907A (ja) * | 1985-07-19 | 1987-01-30 | ゼニヤ海洋サ−ビス株式会社 | 浮桟橋等の連結装置 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4656603A (en) * | 1984-03-01 | 1987-04-07 | The Cadware Group, Ltd. | Schematic diagram generating system using library of general purpose interactively selectable graphic primitives to create special applications icons |
| US4710763A (en) * | 1984-10-19 | 1987-12-01 | Texas Instruments Incorporated | Method for generating and displaying tree structures in a limited display area |
-
1986
- 1986-09-30 JP JP61232337A patent/JPH0785250B2/ja not_active Expired - Lifetime
-
1987
- 1987-09-29 US US07/102,494 patent/US4855726A/en not_active Expired - Lifetime
- 1987-09-30 GB GB8723004A patent/GB2197569B/en not_active Expired - Lifetime
- 1987-09-30 KR KR1019870010923A patent/KR910001058B1/ko not_active Expired
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6221907A (ja) * | 1985-07-19 | 1987-01-30 | ゼニヤ海洋サ−ビス株式会社 | 浮桟橋等の連結装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8629380B2 (en) | 2007-03-23 | 2014-01-14 | Graphic Packaging International, Inc. | Susceptor with corrugated base |
Also Published As
| Publication number | Publication date |
|---|---|
| GB2197569A (en) | 1988-05-18 |
| KR880004393A (ko) | 1988-06-07 |
| JPH0785250B2 (ja) | 1995-09-13 |
| GB8723004D0 (en) | 1987-11-04 |
| GB2197569B (en) | 1991-01-02 |
| US4855726A (en) | 1989-08-08 |
| KR910001058B1 (ko) | 1991-02-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7134081B2 (en) | Method and apparatus for controlling an instrumentation system | |
| JPS6386076A (ja) | 論理回路図処理装置 | |
| CN110610406A (zh) | 业务流程配置方法、装置、计算机设备和存储介质 | |
| JP2002073719A (ja) | 回路動作モデル記述の生成方法および論理設計検証装置 | |
| US20050034100A1 (en) | Visual programming method and system thereof | |
| CN116861040B (zh) | 生成脚本间血缘关系图的方法、装置、设备及存储介质 | |
| CN116384295B (zh) | 一种顶层文件生成方法、装置、计算机设备及存储介质 | |
| US6701510B2 (en) | Computer readable medium with definition of interface recorded thereon, verification method for feasibility to connect given circuit and method of generating signal pattern | |
| WO2004107087A2 (en) | Generating test cases | |
| RU2383916C2 (ru) | Способ определения последовательности обработки функциональных модулей системы автоматизации и система автоматизации | |
| CN113919269B (zh) | 动态布线方法 | |
| JPH0612250A (ja) | 視覚的プログラミング方法 | |
| CN112989752B (zh) | 一种电源方案的仿真方法、仿真装置、终端设备及介质 | |
| JPH10105589A (ja) | 仕向を考慮した回路図設計方法及び回路情報作成方法、ならびにcadシステム | |
| JPH06266799A (ja) | データパス表示装置 | |
| CN121234858A (zh) | 一种数字芯片流水线的可视化管理方法、系统及设备 | |
| JP2922536B2 (ja) | 論理回路図処理装置、及び論理回路図表示方法 | |
| JP3032874B2 (ja) | 等価回路作成方法および論理シミュレーション方法 | |
| JPS6152748A (ja) | マイクロコンピユ−タ開発装置のトレ−ス選択方式 | |
| JP2924222B2 (ja) | 論理シミュレータ | |
| JP3191183B2 (ja) | スキャンテスト制御ゲート挿入方式 | |
| JPH03154133A (ja) | トレース処理方式 | |
| JP3640684B2 (ja) | テスト系列生成装置及びテスト容易化設計装置 | |
| JPH02238523A (ja) | シーケンス表生成処理方式 | |
| JPS5850090B2 (ja) | 電力系統集中制御用画面表示制御方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |