JPS638692A - 文字フオント記憶発生回路 - Google Patents
文字フオント記憶発生回路Info
- Publication number
- JPS638692A JPS638692A JP61152492A JP15249286A JPS638692A JP S638692 A JPS638692 A JP S638692A JP 61152492 A JP61152492 A JP 61152492A JP 15249286 A JP15249286 A JP 15249286A JP S638692 A JPS638692 A JP S638692A
- Authority
- JP
- Japan
- Prior art keywords
- character
- ram
- rom
- code
- font
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Digital Computer Display Output (AREA)
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、文字ＲＯＭおよび文字フォントの再定義の可
能な文字ＲＡＭを併用する表示装置の文字フォント記憶
発生回路に関するものである。
能な文字ＲＡＭを併用する表示装置の文字フォント記憶
発生回路に関するものである。
従来の技術
ＭＰＵで制御されている表示装置においては、文字パタ
ーン発生器がＭＰＵのバスに接続され文字パターンをＭ
ＰＵでリードし、それを表示メモリに書き込むことによ
り文字を表示することが行なわれる。この時、使用頻度
の高い文字の文字パターンはＲＯＭに前もって記憶され
ているが、使用頻度の低い文字（たとえば人名など）の
文字フォント（ｆｏｎｔ ）を表示装置内のＲＡＭ等に
書き込んだ後にその文字フォントを使用して文字を表示
することが行なわれる。
ーン発生器がＭＰＵのバスに接続され文字パターンをＭ
ＰＵでリードし、それを表示メモリに書き込むことによ
り文字を表示することが行なわれる。この時、使用頻度
の高い文字の文字パターンはＲＯＭに前もって記憶され
ているが、使用頻度の低い文字（たとえば人名など）の
文字フォント（ｆｏｎｔ ）を表示装置内のＲＡＭ等に
書き込んだ後にその文字フォントを使用して文字を表示
することが行なわれる。
第４図は上記したような従来の文字フォント記憶発生回
路の構成を示すブロック図で、以下第４図を用いて説明
する。
路の構成を示すブロック図で、以下第４図を用いて説明
する。
第４図において、２１は表示すべき画像信号を記憶する
表示メモリ、２２は使用頻度の高い文字の文字フォント
発生回路、２４は文字フォントを記憶している文字ＲＯ
Ｍ、２３は文字ＲＯＭ２４から文字フォントを読み出す
ための文字フォント続出制御回路、２５は使用頻度の低
い文字パターンを一時的に記憶するためのＲＡＭ、２０
Ｆｉ、ＲＡＭ２６への文字フォントの書込み、ＲＡＭ２
５あるいは文字フォント発生回路２２から文字フォント
の読み出し、表示メモリ２１への文字フォント等の書込
みなどを制御するＭＰＵである。
表示メモリ、２２は使用頻度の高い文字の文字フォント
発生回路、２４は文字フォントを記憶している文字ＲＯ
Ｍ、２３は文字ＲＯＭ２４から文字フォントを読み出す
ための文字フォント続出制御回路、２５は使用頻度の低
い文字パターンを一時的に記憶するためのＲＡＭ、２０
Ｆｉ、ＲＡＭ２６への文字フォントの書込み、ＲＡＭ２
５あるいは文字フォント発生回路２２から文字フォント
の読み出し、表示メモリ２１への文字フォント等の書込
みなどを制御するＭＰＵである。
以下、第４図を用いて従来例の動作を説明する。
まず使用頻度の低い文字フォントは入力信号端子２θに
印加され、受信回路２７を経てＭＰＵ２０によりＲＡＭ
２５に書き込まれる。この時ＲＡＭ２６は第６図に示す
ように文字コードに対応して記憶位置が前もって定めら
れており該当する位置に書き込まれる。つぎに表示メモ
リ２１に記憶すべき文字のコードが受信回路２１で受信
されると、ＭＰＵは該当する文字のフォントが文字フォ
ント発生回路２２に記憶されている文字なのかＲＡＭ２
５に記憶されている文字なのかを判定し、文字フォント
発生回路２２あるいはＲＡＭ２５から文字フォントを読
み出し表示メモリ２１に転送する。
印加され、受信回路２７を経てＭＰＵ２０によりＲＡＭ
２５に書き込まれる。この時ＲＡＭ２６は第６図に示す
ように文字コードに対応して記憶位置が前もって定めら
れており該当する位置に書き込まれる。つぎに表示メモ
リ２１に記憶すべき文字のコードが受信回路２１で受信
されると、ＭＰＵは該当する文字のフォントが文字フォ
ント発生回路２２に記憶されている文字なのかＲＡＭ２
５に記憶されている文字なのかを判定し、文字フォント
発生回路２２あるいはＲＡＭ２５から文字フォントを読
み出し表示メモリ２１に転送する。
したがって、文字フォント発生回路２２から文字フォン
トを読み出すルーチンと、ＲＡＭ２５から文字フォント
を読み出すルーチンの２種類のルーチンを用意する必要
があった。
トを読み出すルーチンと、ＲＡＭ２５から文字フォント
を読み出すルーチンの２種類のルーチンを用意する必要
があった。
発明が解決しようとする問題点
上述の説明からも解かるように、従来例では文字フォン
ト発生回路からの文字フォント読み出しルーチンとＲＡ
Ｍからの文字フォント読み出しルーチンを別個に容易す
る必要があった。また、ＭＰＵのアドレス領域をＲＡＭ
に割り合てる必要があり、他のＩｌｏ等に割り合てるア
ドレス領域が少なくなるなどの問題点があった。
ト発生回路からの文字フォント読み出しルーチンとＲＡ
Ｍからの文字フォント読み出しルーチンを別個に容易す
る必要があった。また、ＭＰＵのアドレス領域をＲＡＭ
に割り合てる必要があり、他のＩｌｏ等に割り合てるア
ドレス領域が少なくなるなどの問題点があった。
本発明は上記問題点に鑑み、読み出しルーチンの統一化
を図り、プログラム制御を容易にすることができる文字
フォント記憶発生回路を提供することを目的とする。
を図り、プログラム制御を容易にすることができる文字
フォント記憶発生回路を提供することを目的とする。
問題点を解決するための手段
本発明は上記目的を達するため、文字のコードを記憶す
る文字コードレジスタと、文字フォントを読み出すこと
のみ可能な文字ＲＯＭと、文字フォントの書き込みと読
み出しが可能な文字ＲＡＭと、前記文字コードレジスタ
に記憶されている文字コードから対応する文字フォント
が文字ＲＯＭＫ記憶されている文字なのか文字ＲＡＭに
記憶されている文字なのかを判定するＲ ＯＭ／ＲＡ
Ｍ判定回路と、前記ＲＯＭ／ＲＡ Ｍ判定回路から出力
されるＲＯＭあるいはＲＡＭを指定する信号にもとづき
文字フォントのアクセスタイミング信号の開閉を行うゲ
ート回路とを具備した構成となっている。
る文字コードレジスタと、文字フォントを読み出すこと
のみ可能な文字ＲＯＭと、文字フォントの書き込みと読
み出しが可能な文字ＲＡＭと、前記文字コードレジスタ
に記憶されている文字コードから対応する文字フォント
が文字ＲＯＭＫ記憶されている文字なのか文字ＲＡＭに
記憶されている文字なのかを判定するＲ ＯＭ／ＲＡ
Ｍ判定回路と、前記ＲＯＭ／ＲＡ Ｍ判定回路から出力
されるＲＯＭあるいはＲＡＭを指定する信号にもとづき
文字フォントのアクセスタイミング信号の開閉を行うゲ
ート回路とを具備した構成となっている。
作用
本発明は上記した構成により文字フォント記憶発生回路
から文字フォントを読み出すには、文字コードレジスタ
に文字コードを書き込み、文字コードレジスタに記憶さ
れた文字コードは１文字ＲＯＭおよび文字ＲＡＭに供給
されるとともにＲＯＭ／ＲＡＭ判定回路ニも供給サレ、
ＲＯＭ／ＲＡＭ判定回路は入力された文字が文字ＲＯＭ
あるいは文字ＲＡＭのいづれに記憶されているを示す信
号をおのおの文字ＲＯＭあるいは文字ＲＡＭに対応する
ゲート回路に供給し、ＭＰＵが文字フォント記憶発生回
路のアクセス信号を文字ＲＯＭあるいは文字ＲＡＭのい
ずれかに供給することにより文字フォントを読み出す。
から文字フォントを読み出すには、文字コードレジスタ
に文字コードを書き込み、文字コードレジスタに記憶さ
れた文字コードは１文字ＲＯＭおよび文字ＲＡＭに供給
されるとともにＲＯＭ／ＲＡＭ判定回路ニも供給サレ、
ＲＯＭ／ＲＡＭ判定回路は入力された文字が文字ＲＯＭ
あるいは文字ＲＡＭのいづれに記憶されているを示す信
号をおのおの文字ＲＯＭあるいは文字ＲＡＭに対応する
ゲート回路に供給し、ＭＰＵが文字フォント記憶発生回
路のアクセス信号を文字ＲＯＭあるいは文字ＲＡＭのい
ずれかに供給することにより文字フォントを読み出す。
また文字フォントを文字ＲＡＭに書き込む時は文字コー
ドレジスタに文字ＲＡＭに該当する文字コードを書き込
むことにより、文字ＲλＭに文字のコードを供給すると
ともにＲＯＭ／ＲＡ Ｍ判定回路は文字ＲＡＭに対応す
るＡＮＤ回路にのみ信号を供給し、ＭＰＵからのアクセ
スタイミングを示す信号および文字フォントが文字ＲＡ
Ｍに供給され文字フォントを文字ＲＡＭに記憶せしめる
べく動作する。
ドレジスタに文字ＲＡＭに該当する文字コードを書き込
むことにより、文字ＲλＭに文字のコードを供給すると
ともにＲＯＭ／ＲＡ Ｍ判定回路は文字ＲＡＭに対応す
るＡＮＤ回路にのみ信号を供給し、ＭＰＵからのアクセ
スタイミングを示す信号および文字フォントが文字ＲＡ
Ｍに供給され文字フォントを文字ＲＡＭに記憶せしめる
べく動作する。
実施例
以下本発明の実施例について、図面を用いて詳細に説明
する。第２図は本発明の一実施例の文字フォント記憶発
生回路の構成を示すブロック図である。第２図において
、２は表示すべき画像信号を記憶するための表示メモリ
、１５は表示すべき文字コードあるいは使用頻度の低い
文字フォントなどの受信回路、３は文字フォントを記憶
あるいは発生するための文字フォント記憶発生回路であ
る。また第１図は本実施例の要部構成を示すブロック図
であり、第２図中の文字フォント記憶発生回路３に対応
する。
する。第２図は本発明の一実施例の文字フォント記憶発
生回路の構成を示すブロック図である。第２図において
、２は表示すべき画像信号を記憶するための表示メモリ
、１５は表示すべき文字コードあるいは使用頻度の低い
文字フォントなどの受信回路、３は文字フォントを記憶
あるいは発生するための文字フォント記憶発生回路であ
る。また第１図は本実施例の要部構成を示すブロック図
であり、第２図中の文字フォント記憶発生回路３に対応
する。
第１図において、４は読み出すべき文字フォントあるい
は書き込むべき文字フォントに対応する文字コードを記
憶するための文字コードレジスタ、８は文字フォントを
読み出すことのみ可能な文字ＲＯＭ、９は文字フォント
の書き込み／読み出しが可能な文字ＲＡＭ、５は文字コ
ードレジスタ４に記憶された文字コードが、文字ＲＡＭ
９あるいは文字ＲＯＭ８のいずれに対応するのかを判定
するＲ ＯＭ／ＲＡ Ｍ判定回路、６および７はＲＯＭ
／ＲＡＭ判定回路５かもの信号に基づき入力端子１１に
印加される文字フォント記憶発生回路のアクセスタイミ
ング信号を文字ＲＯＭ８あるいは文字ＲＡＭ９のいずれ
かに供給すべく制御するアンド回路、１２はおのおのの
文字フォントの行アドレスを印加するための入力端子、
１３は文字フォントの入出力端子である。
は書き込むべき文字フォントに対応する文字コードを記
憶するための文字コードレジスタ、８は文字フォントを
読み出すことのみ可能な文字ＲＯＭ、９は文字フォント
の書き込み／読み出しが可能な文字ＲＡＭ、５は文字コ
ードレジスタ４に記憶された文字コードが、文字ＲＡＭ
９あるいは文字ＲＯＭ８のいずれに対応するのかを判定
するＲ ＯＭ／ＲＡ Ｍ判定回路、６および７はＲＯＭ
／ＲＡＭ判定回路５かもの信号に基づき入力端子１１に
印加される文字フォント記憶発生回路のアクセスタイミ
ング信号を文字ＲＯＭ８あるいは文字ＲＡＭ９のいずれ
かに供給すべく制御するアンド回路、１２はおのおのの
文字フォントの行アドレスを印加するための入力端子、
１３は文字フォントの入出力端子である。
第３図は、文字コードレジスタ４に記憶される文字コー
ドのビット割り合てを示す一例である。
ドのビット割り合てを示す一例である。
先づ、受信回路１６で受信された文字コードに対応する
文字フォントを文字フォント記憶発生回路３から読み出
す時の動作について説明する。
文字フォントを文字フォント記憶発生回路３から読み出
す時の動作について説明する。
文字フォント記憶発生回路３から読み出すべき文字のコ
ードが入力端子１ｏを経由して文字コードレジスタ４に
書き込まれ、文字コードは文字ＲＯＭ５、文字ＲＡＭ９
、およびＲＯＭ／ＲＡ Ｍ判定回路６に供給される。文
字コードは第３図に示す様にビット割り当てがなされて
いるので、ＲＯＭ／ＲＡ Ｍ判定回路５は指定された文
字コードが文字ＲＯＭａあるいは文字ＲＡＭ９のいづれ
に対応するのかを判定し、文字ＲＯＭ５に対応する場合
はアンド回路６に、文字ＲＡＭ９に対応する場合はアン
ド回路７に信号を供給する。入力端子１１に文字フォン
ト記憶発生回路３のアクセスタイミング信号が印加され
ると、文字ＲＯＭ８あるいは文字ＲＡＭ９のいずれか該
当する方にのみアンド回路６あるいはアンド回路７を経
由してアクセスタイミング信号が印加され、入力端子１
２に印加されている行アドレスに対応する文字フォント
データが入出力端子１３に出力される。入力端子１２に
印加する行アドレスを順次変更してリードを繰り返すこ
とにより文字フォントをＭＰＨにリードすることができ
る。
ードが入力端子１ｏを経由して文字コードレジスタ４に
書き込まれ、文字コードは文字ＲＯＭ５、文字ＲＡＭ９
、およびＲＯＭ／ＲＡ Ｍ判定回路６に供給される。文
字コードは第３図に示す様にビット割り当てがなされて
いるので、ＲＯＭ／ＲＡ Ｍ判定回路５は指定された文
字コードが文字ＲＯＭａあるいは文字ＲＡＭ９のいづれ
に対応するのかを判定し、文字ＲＯＭ５に対応する場合
はアンド回路６に、文字ＲＡＭ９に対応する場合はアン
ド回路７に信号を供給する。入力端子１１に文字フォン
ト記憶発生回路３のアクセスタイミング信号が印加され
ると、文字ＲＯＭ８あるいは文字ＲＡＭ９のいずれか該
当する方にのみアンド回路６あるいはアンド回路７を経
由してアクセスタイミング信号が印加され、入力端子１
２に印加されている行アドレスに対応する文字フォント
データが入出力端子１３に出力される。入力端子１２に
印加する行アドレスを順次変更してリードを繰り返すこ
とにより文字フォントをＭＰＨにリードすることができ
る。
次に文字ＲＡＭ９に文字フォントを書き込む場合の動作
について説明する。
について説明する。
まず、文字コードレジスタ４に文字ＲＡＭ９に書き込む
べき文字フォントに対応する文字コードを出力し、文字
コードを文字ＲＡＭ９およびＲＯＭ／ＲＡＭ判定回路５
に供給する。ＲＯＭ／ＲＡ Ｍ判定回路５はアンド７に
のみ信号を出力し、入力端子１１にアクセスタイミング
信号を印加すると入出力端子１３に印加されているデー
タが文字コードレジスタ４で指定された文字の入力端子
１２に印加されている行アドレスに対応する文字データ
として文字ＲＡＭ５ｉＣ記憶される。
べき文字フォントに対応する文字コードを出力し、文字
コードを文字ＲＡＭ９およびＲＯＭ／ＲＡＭ判定回路５
に供給する。ＲＯＭ／ＲＡ Ｍ判定回路５はアンド７に
のみ信号を出力し、入力端子１１にアクセスタイミング
信号を印加すると入出力端子１３に印加されているデー
タが文字コードレジスタ４で指定された文字の入力端子
１２に印加されている行アドレスに対応する文字データ
として文字ＲＡＭ５ｉＣ記憶される。
上記の動作を入力端子１２に印加する行アドレスおよび
入出力端Ｊ’１３に印加するデータを順次変更して繰り
返すことにより文字フォントを文字ＲＡＭ９に書き込む
ことができる。
入出力端Ｊ’１３に印加するデータを順次変更して繰り
返すことにより文字フォントを文字ＲＡＭ９に書き込む
ことができる。
発明の効果
以上のように本発明によれば、文字コードレジスタに記
憶されている文字コードをＲＯＭ／ＲＡＭ判定回路に供
給し、文字コードが文字ＲＯＭに対応する時は第１ゲー
ト回路に、文字コードが文字ＲＡＭに対応する時は第２
ゲート回路に信号を出力し、入力端子に印加されるアク
セスタイミング信号が文字ＲＯＭあるいは文字ＲＡＭの
いずれかにのみ供給されるようにしたことにより、文字
ＲＯＭあるいは文字ＲＡＭから文字フォントを読み出す
動作が統一化され、ＭＰＵの動作を規定するプログラム
を簡易にすることができる。また書き込み／読み出し可
能な文字フォント用にＭＰＨのアドレス空間を割り合で
る必要がなくなり、ＭＰＵのアドレス空間を効率良く利
用出来る。
憶されている文字コードをＲＯＭ／ＲＡＭ判定回路に供
給し、文字コードが文字ＲＯＭに対応する時は第１ゲー
ト回路に、文字コードが文字ＲＡＭに対応する時は第２
ゲート回路に信号を出力し、入力端子に印加されるアク
セスタイミング信号が文字ＲＯＭあるいは文字ＲＡＭの
いずれかにのみ供給されるようにしたことにより、文字
ＲＯＭあるいは文字ＲＡＭから文字フォントを読み出す
動作が統一化され、ＭＰＵの動作を規定するプログラム
を簡易にすることができる。また書き込み／読み出し可
能な文字フォント用にＭＰＨのアドレス空間を割り合で
る必要がなくなり、ＭＰＵのアドレス空間を効率良く利
用出来る。
第１図は本発明の一実施例における文字フォントｇｇｔ
！発生回路の友部構成を示すブロック図、第２図は同文
字フォント記憶発生回路の全体構成を示すブロック図、
第３図は文字コードのピット割り当てを示す対応図、第
４図は従来の文字フォント記憶発生回路の構成を示すブ
ロック図、第６図は従来例のＲＡＭのアドレス割り当て
を示す対応図である。 ４・・・・・・文字コードレジスタ、５・・・・・・Ｒ
ＯＭ／ＲＡＭ判定回路、６． ７・・・・・・アンド回
路、８・・・・・・文字ＲＯＭ、９・・・・・・文字Ｒ
ＡＭ０代理人の氏名 弁理士 中 尾 敏 男 ほか１
名第１図 第２図 第３図 第４図 ＠ ５ 図
！発生回路の友部構成を示すブロック図、第２図は同文
字フォント記憶発生回路の全体構成を示すブロック図、
第３図は文字コードのピット割り当てを示す対応図、第
４図は従来の文字フォント記憶発生回路の構成を示すブ
ロック図、第６図は従来例のＲＡＭのアドレス割り当て
を示す対応図である。 ４・・・・・・文字コードレジスタ、５・・・・・・Ｒ
ＯＭ／ＲＡＭ判定回路、６． ７・・・・・・アンド回
路、８・・・・・・文字ＲＯＭ、９・・・・・・文字Ｒ
ＡＭ０代理人の氏名 弁理士 中 尾 敏 男 ほか１
名第１図 第２図 第３図 第４図 ＠ ５ 図
Claims (1)
- 文字コードを記憶する文字コードレジスタと、文字フォ
ントの読み出しのみ可能な文字ＲＯＭと、文字フォント
の書き込み／読み出しが可能な文字ＲＡＭと、前記文字
ＲＯＭのアクセスタイミング信号を開閉する第１ゲート
回路と、前記文字ＲＡＭのアクセスタイミング信号を開
閉する第２ゲート回路と、前記文字コードレジスタに記
憶されている文字コードが前記文字ＲＯＭと前記文字Ｒ
ＡＭのいずれに対応するのかを判定するＲＯＭ／ＲＡＭ
判定回路とを具備し、前記文字コードレジスタに文字コ
ードを書き込むと文字コードが前記文字ＲＯＭ、前記文
字ＲＡＭ、および前記ＲＯＭ／ＲＡＭ判定回路に供給さ
れ、前記ＲＯＭ／ＲＡＭ判定回路は文字コードが前記文
字ＲＯＭに該当する文字の場合は前記文字ＲＯＭに対応
する第１ゲート回路を制御し、文字コードが前記文字Ｒ
ＡＭに該当する文字の場合は前記文字ＲＡＭに対応する
第２ゲート回路を制御し、アクセスタイミング信号が前
記文字ＲＯＭあるいは前記文字ＲＡＭの文字コードに対
応する方のみを動作せしめ文字フォントの読み出しある
いは書込みを行なうようにしたことを特徴とする文字フ
ォント記憶発生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61152492A JPS638692A (ja) | 1986-06-27 | 1986-06-27 | 文字フオント記憶発生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61152492A JPS638692A (ja) | 1986-06-27 | 1986-06-27 | 文字フオント記憶発生回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS638692A true JPS638692A (ja) | 1988-01-14 |
Family
ID=15541649
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61152492A Pending JPS638692A (ja) | 1986-06-27 | 1986-06-27 | 文字フオント記憶発生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS638692A (ja) |
-
1986
- 1986-06-27 JP JP61152492A patent/JPS638692A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0072219A2 (en) | Memory addressing system | |
| CA1164547A (en) | Communications systems for a word processing system employing distributed processing circuitry | |
| US4737780A (en) | Display control circuit for reading display data from a video RAM constituted by a dynamic RAM, thereby refreshing memory cells of the video RAM | |
| US5093902A (en) | Memory control apparatus for accessing an image memory in cycle stealing fashion to read and write videotex signals | |
| USRE32201E (en) | Apparatus and method for reading and writing text characters in a graphics display | |
| US4849748A (en) | Display control apparatus with improved attribute function | |
| US4417318A (en) | Arrangement for control of the operation of a random access memory in a data processing system | |
| US5151876A (en) | Read-only memory having data register for holding output data | |
| US6430647B1 (en) | Data processing system for use in conjunction with a font card or the like | |
| JPS58194090A (ja) | デイスプレイ装置 | |
| JPS61200580A (ja) | ビツトマツプ表示制御方式 | |
| JP2568716B2 (ja) | Ｃｒｔ表示用回路 | |
| JPH0227677B2 (ja) | ||
| JPH01310391A (ja) | Ｃｒｔ表示用回路 | |
| JPS5817487A (ja) | 表示制御装置 | |
| JPS608891A (ja) | キヤラクタジエネレ−タの制御方式 | |
| JPS607469A (ja) | 文字パタ−ン発生装置 | |
| JPS6188292A (ja) | デイスプレイ制御装置 | |
| JPS61252174A (ja) | プリンタ装置 | |
| JPS60140384A (ja) | キヤラクタジエネレ−タ・アクセス制御方式 | |
| JPS60175082A (ja) | ブラウン管表示におけるフオント配置制御回路 | |
| JPS62200395A (ja) | デイスプレイ制御装置 | |
| JPS637392B2 (ja) | ||
| JPS6026231B2 (ja) | 表示パタ−ンの登録方式 | |
| JPS645310B2 (ja) |