JPS638694A - ビツトマツプデイスプレイのラスタ演算制御方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、ビットマツプ表示方式に関し、特に。

ラスタ演算制御方式に関する。

従来の技術 ビットマツプ表示方式では表示用メモリ内のある矩形領
域Ａを他の領域Ｂへ転送する際、転送先のメモリデータ
すなわち領域Ｂの元データとある種のプール代数演算を
施こすことによシカーンル表示や複数領域のオーバラッ
プ表示等を行っている。この場合、転送は一般にワード
単位で次の参つのシーケンスをｌサイクルとし転送元の
領域Ａのデータ要分繰返し実行される。

■、領域Ａのデータをｌワードリードして記憶。

■、領域Ｂのデータをｌワードリードして記憶。

■、記憶しておいた領域ＡとＢのデータを演算。

■、演算結果を領域Ｂヘライトする。

発明が解決しようとする問題点 上述した従来の°ラスタ演算方式では、ｌワード毎の転
送は必ずダつの動作で実行されている。

し力・シながら、領域Ａのデータと、領域Ｂのデータ及
び演算の種類によっては転送先領域Ｂの元データと演算
結果、すなわち領域Ｂへの更新データとが一致するワー
ドが存在する場合がある。この場合には、更新データの
領域Ｂへの書込み動作は不要である。したがって、従来
方式ではこの無意味な動作に時間を消費しているという
欠点がある。

本発明は従来の上記事情に鑑みてなされたものであり、
従って本発明の目的は従来の技術に内在する上記欠点を
解消することを可能としたピットマツプディスプレイの
新規なラスタ演算制御方式を提供することにある。

問題点を解決するための手段 上記目的を達成する為に、本発明に係るラスタ演算制御
方式は、転送先の元データとラスタ演算後の転送データ
とを比較する比較手段を備えて構成され、その比較手段
の比較結果によって転送先へのデータ書込み動作を実行
するか否かを切換えることを特徴としている。すなわち
、両者のデータが一致した場合は転送先へのデータ書込
みを省略し、両者のデータが一致しない場合にのみデー
タ書込みを実行する。

実施例 以下に５本発明をその好ましい一実施例について図面を
参照して具体的に説明する。

第１図は本発明の一実施例を示すブロック構成図である
。第２図は第１図における状態制御回路タコの動作を示
す動作フローチャートである。

次にこの一実施例の回路構成を第１図にもとづいて説明
する。本発明の一実施例は、転送データを記憶するデー
タレジスタｌと、転送先データを記憶するデータレシス
タコト、　ＡＬＵ　Ｊ　ト、　ＡＬＵ　Ｊの演算結果を
記憶するデータレシスタコト、コンパレータ！と、状態
制御回路タコとを備える。

データ入出力端子６はデータレジスタｌの入力と、デー
タレシスタコの入力と、データレジスタダの出力とにデ
ータ線７で接続される。ＡＬＵ　ｊの一方の入力はデー
タレジスタｌの出力と接続線ｔで接続され、又、他方の
入力はデータレジスターの出力と接続線？で接続される
。ＡＬｏ　、７の出力はデータレジスタダの入力及びコ
ンパレータｊの一方の入力に接続線１０で接続される。

コンパレータ３の他方の入力は接続線デにてデータレシ
スタコの出力と接続される。コンパレータＳの出力は接
続線／／で状態制御回路／コに接地される。

次に、この実施例の動作を第１図と第２図及び第３図に
もとづき説明する。第３図は本発明の一実施例な用いて
ビットマツプ表示方式の表示用メモリの矩形領域を他の
領域へ転送する場合の一動作例を示す図である。第３図
で示す例では％ｔビットＸｔビットの矩形領域Ａのデー
タを画面に水平方向にｌワード（ｔビット）単位に切り
出し、これを単位としｊ回領域已に転送する。この転送
の際に、ｌワード毎に転送先の領域Ｂの元データとオア
演算を施す。この第３図で示した例の転送を第７図の実
施例で実行した場合の動作について以下説明する。

先ず、状態制御回路／二の制御のもとに表示用メモリの
領域Ａの最初の７ワードをリードする。このデータ入出
力端子６に与えられ、接続線りを介してデータレジスタ
／に記憶される。これは第一図で示すＳｌの動作状態で
ある。次に、表示用メモリの領域Ｂの最初のｌワードを
リードする。このデータは、同様にデータ入出力端子６
に与えられ、接続線りを介してデータレジスターに記憶
される。これは第一図の＄−の動作状態である０次に、
データレジスタ／のデータとデータレジスタ　コのデー
タとをＡＬＵ　ｙ　ｌｃてオア演算を施こし、その演算
結果を、データレジスタダに記憶すルト同時に％ＡＬＵ
　、７の出力を転送先Ｃ領域Ｂ）の元データを記憶して
いるデータレシスタコの出力とをコンパレータ！にて比
較する。このコンパレータ！はλつの入力が等しいとき
に出力を／″にするように動作する。ここで状態制御回
路にはコンパレータよの出力を接続線／／を介して調べ
（これは第一図の動作状態である）、コンパレータｊの
出力が”Ｏ”ならばデータレジスタダのブータラＢ領域
の最初のｌワードの位置に書き込む。これけｇ２図のＳ
ｕの動作状態である。一方、コンパレータ！の出力が“
／”ならば、データレジスタダの表示用メモリへのデー
タ書き込み動作すなわちＳｓの動作状態を省略する。こ
れで、最初のｌワードについてのｌサイクル動作が終了
したことになる。次にユワード目以降も同様に領域Ａの
データが終了するまで（第３図の場合５回）前記動作が
繰返えされる。

これら一連の動作を第二図にもとづきまとめると、転送
先（領域Ｂ）の元データ（データレジスタ２）とラスタ
演算後の出力（ＡＬＵ　、？の出力）とが一致した場合
には、Ｓｌ−４Ｓユ→Ｓ、７とサイクルが進行し、Ｓｌ
−８，ｙの３タイミングで７ワードの処理が終了する。

一方両者が一致しない場合Ｖこは、Ｓｌ−＋Ｓコ→Ｓ３
→Ｓｕとサイクルが進行１、、Ｓｌ−３４１のダタイミ
ングで／ワードの処理が終了する。

第９図は第３図の動作に２けるデータの変化についての
詳細を示している。図からも明らかなように、実行後で
示した斜線部のデータが更新されたデータ（ＩＩワード
）で、斜線がない部分のデータ（ＩＩワード）は変更前
と変更後が同じために更新されなかったデータである。

従って、このｇピットｘｒビットの矩形領域の転送に要
する全時間は次のようＫなる。

３（タイミング／ワード）×グ（ワード）＋ｌＩ（タイ
ミング／ワード）Ｘ弘（ワード）ミコｔ（タイミング） 一方、本発明を実施しない場合には全てのワードに対し
て弘タイミングを要するので、同様にｌビットｘｒビッ
トの矩形領域の転送に要する全時間は次のようになる。

ダ（タイミング／ワード）ｘｒ　（ワード）＝３コ（タ
イミング） 従って、第３図で示した矩形転送を実行した場合に本発
明を実施することにより、３コ一−ｇ−ｕ（タイミング
）速度が改善されたことくなる。

発明の詳細 な説明したように、本発明によれば、転送先の元データ
とラスタ演算後の転送データとを比較し、両者が一致し
た場合、すなわち、転送先のデータを更新する必要のな
い場合には転送先へのデータ書込み動作を省略すること
により、ラスタ演算制御におけるデータ転送速度を見か
け上向上させる効果が得られる。

【図面の簡単な説明】

第１図は不発明の一実施例を示すブロック構成図、第一
図は第１図における状態制御回路の動作を示す動作フロ
ーチャート、第３図は本発明を用いて表示用メモリの矩
形転送を実行した場合の動作概念図、第参図は第３図に
２けるデータの変化についての詳細図である。 ／、２．’Ｉ・・・レジスタ、Ｊ・・・ＡＬＵ、ｙ・・
・コンパレータ、６・・・データ入出力端子％／：１・
・・状態制御回路 苔許出願人　　　日本電気株式会社 代　理　人　　　弁理士　熊谷雄太部 第１図 第２図 転！大イテ前 転送大イ〒Ｉ斐 第３図

Claims (1)

【特許請求の範囲】
1. ビットマップ表示方式のディスプレイにおいて、表示用
   メモリ内の矩形領域のデータを複数ビット単位で区切つ
   て他の表示領域へ転送する際、転送先のメモリデータと
   プール代数演算を施こしデータ転送を行うビットマップ
   表示方式のディスプレイにおけるラスタ演算制御におい
   て、転送先の元データとラスタ演算後の転送データとを
   比較する比較手段を有し、この比較手段の比較結果によ
   つて転送先へのデータ書込み動作を実行するか否かを切
   換えることを特徴とするビットマップディスプレイラス
   タ演算制御方式。