JPS6387762A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS6387762A JPS6387762A JP23362086A JP23362086A JPS6387762A JP S6387762 A JPS6387762 A JP S6387762A JP 23362086 A JP23362086 A JP 23362086A JP 23362086 A JP23362086 A JP 23362086A JP S6387762 A JPS6387762 A JP S6387762A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- resistor
- polycrystalline silicon
- silicon layer
- oxide film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 18
- 238000004519 manufacturing process Methods 0.000 title claims description 7
- 239000000758 substrate Substances 0.000 claims abstract description 9
- 239000002184 metal Substances 0.000 claims abstract description 7
- 229910052751 metal Inorganic materials 0.000 claims abstract description 7
- 238000005530 etching Methods 0.000 claims abstract description 6
- 239000012535 impurity Substances 0.000 claims abstract description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 30
- 239000011368 organic material Substances 0.000 claims description 7
- 238000001312 dry etching Methods 0.000 claims description 2
- 229910021419 crystalline silicon Inorganic materials 0.000 claims 1
- 229920002120 photoresistant polymer Polymers 0.000 abstract description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 7
- 238000000034 method Methods 0.000 abstract description 7
- 229910052710 silicon Inorganic materials 0.000 abstract description 7
- 239000010703 silicon Substances 0.000 abstract description 7
- 230000010354 integration Effects 0.000 abstract description 5
- 150000002739 metals Chemical class 0.000 abstract description 2
- 238000001259 photo etching Methods 0.000 abstract 1
- 230000000694 effects Effects 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 235000006732 Torreya nucifera Nutrition 0.000 description 1
- 244000111306 Torreya nucifera Species 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体装置の製造方法に関し、特に多結晶シ
リコンを用いた抵抗の製造方法に関する。
リコンを用いた抵抗の製造方法に関する。
従来、半導体装置に使用される抵抗は例えばシリコン基
板中の単結晶領域に形成される拡散抵抗と、基板上の多
結晶シリコンを抵抗として使用する多結晶シリコン抵抗
に大別されるが、近年、高周波化、高集積化が進むにつ
れ、寄生容量や占有面積の点で有利な多結晶シリコン抵
抗が多用されるようになってきた。
板中の単結晶領域に形成される拡散抵抗と、基板上の多
結晶シリコンを抵抗として使用する多結晶シリコン抵抗
に大別されるが、近年、高周波化、高集積化が進むにつ
れ、寄生容量や占有面積の点で有利な多結晶シリコン抵
抗が多用されるようになってきた。
第２図に多結晶シリコン抵抗の一例を示す。
第２図において、１は半導体基板、２は基板上のフィー
ルド用酸化膜、７ＡはＮ型又はＰ型の不純物がドープさ
れた多結晶シリコン層からなる抵抗体層、４は抵抗体層
７Ａ上の酸化シリコン膜等からなる絶縁層、５は抵抗体
層７Ａと電気的接触をとるための電極引出し用金属であ
る。
ルド用酸化膜、７ＡはＮ型又はＰ型の不純物がドープさ
れた多結晶シリコン層からなる抵抗体層、４は抵抗体層
７Ａ上の酸化シリコン膜等からなる絶縁層、５は抵抗体
層７Ａと電気的接触をとるための電極引出し用金属であ
る。
しかしながら上述した従来の多結晶シリコン抵抗には次
のような欠点がある。即ち、 （１）一般に、抵抗値の精度を確保するため、第２図に
示したように抵抗体層の断面形状はできるだけ垂直であ
ることが望ましいが、その結果第２図に示したような段
差８が生じてしまうために、電極引出し用金属５の被覆
性が悪くなり、ひいては断線等を生じ、信頼度上の大き
な問題となる。
のような欠点がある。即ち、 （１）一般に、抵抗値の精度を確保するため、第２図に
示したように抵抗体層の断面形状はできるだけ垂直であ
ることが望ましいが、その結果第２図に示したような段
差８が生じてしまうために、電極引出し用金属５の被覆
性が悪くなり、ひいては断線等を生じ、信頼度上の大き
な問題となる。
（２）更に、高集積化を図るためには、素子サイズの縮
少化と共に素子間隔も減少させる必要がある。しかしな
がら、通例、多結晶シリコンからなる抵抗体層７Ａの膜
厚は２０００〜３０００人が使用され、しかも多結晶抵
抗体層７Ａ上の絶縁層４の膜厚も２０００〜３０００人
であるため、抵抗全体の厚さは４０００〜６０００人に
も達する。
少化と共に素子間隔も減少させる必要がある。しかしな
がら、通例、多結晶シリコンからなる抵抗体層７Ａの膜
厚は２０００〜３０００人が使用され、しかも多結晶抵
抗体層７Ａ上の絶縁層４の膜厚も２０００〜３０００人
であるため、抵抗全体の厚さは４０００〜６０００人に
も達する。
従って、隣接する素子との間隔を、−室以上に保たない
とフォトレジスト工程での光の干渉等により抜は不良や
、寸法精度の誤差を生じてしまい、微細パターンを形成
する上で重大な障害となり、また、結局は、高集積化を
妨げる原因となる。
とフォトレジスト工程での光の干渉等により抜は不良や
、寸法精度の誤差を生じてしまい、微細パターンを形成
する上で重大な障害となり、また、結局は、高集積化を
妨げる原因となる。
本発明の目的は、上記問題点を除去し、抵抗値の精度の
高い抵抗を有する高集積化された半導体装置の製造方法
を提供することにある。
高い抵抗を有する高集積化された半導体装置の製造方法
を提供することにある。
本発明の半導体装置の製造方法は、半導体基板上にフィ
ールド用酸化膜を形成する工程と、酸化膜に選択的に凹
部を形成する工程と、不純物を添加した多結晶シリコン
層を少なくとも前記凹部の深さ以上に積層する工程と、
多結晶シリコン層上に、有機物質膜を積層し表面を平坦
化する工程と、前記多結晶シリコンと有機物質膜とに対
しほぼ同一のエツチングレートを有するガスを用いるド
ライエツチングにより、前記凹部領域以外の多結晶シリ
コン層と有機物質膜を除去する工程と、少な 。
ールド用酸化膜を形成する工程と、酸化膜に選択的に凹
部を形成する工程と、不純物を添加した多結晶シリコン
層を少なくとも前記凹部の深さ以上に積層する工程と、
多結晶シリコン層上に、有機物質膜を積層し表面を平坦
化する工程と、前記多結晶シリコンと有機物質膜とに対
しほぼ同一のエツチングレートを有するガスを用いるド
ライエツチングにより、前記凹部領域以外の多結晶シリ
コン層と有機物質膜を除去する工程と、少な 。
くとも凹部領域中の多結晶シリコン層上に選択的に絶縁
膜を形成する工程と、前記凹部領域中の多結晶シリコン
層と電気的接触を行なう金属層を形成する工程とを含ん
で構成される。
膜を形成する工程と、前記凹部領域中の多結晶シリコン
層と電気的接触を行なう金属層を形成する工程とを含ん
で構成される。
次に、本発明の実施例について図面を参照して説明する
。
。
第１図（ａ）〜（ｅ）は本発明の一実例例を説明するた
めの工程順に示した半導体チップの断面図である。
めの工程順に示した半導体チップの断面図である。
まず、第１図（ａ）に示すように半導体基板１上にフィ
ールド用酸化膜２を形成し、写真食刻法により、四部６
を形成する。
ールド用酸化膜２を形成し、写真食刻法により、四部６
を形成する。
次に第１図（ｂ）に示すようにＮ又はＰ型不純物を添加
した多結晶シリコン層を積層し、更に、この多結晶シリ
コン層７の上部に、フォトレジスト層９を堆積し、平坦
な表面に形成する。このとき多結晶シリコン層７の厚さ
は凹部６の深さ以上であればよい。また、多結晶シリコ
ン層７の上の層は適度な粘性があって、表面の平坦化が
図れるポリイミド等の有機物質であれば、フォトレジス
ト以外のものでもよい。
した多結晶シリコン層を積層し、更に、この多結晶シリ
コン層７の上部に、フォトレジスト層９を堆積し、平坦
な表面に形成する。このとき多結晶シリコン層７の厚さ
は凹部６の深さ以上であればよい。また、多結晶シリコ
ン層７の上の層は適度な粘性があって、表面の平坦化が
図れるポリイミド等の有機物質であれば、フォトレジス
ト以外のものでもよい。
次に、第１図（Ｃ）に示すように、多結晶シリコン層７
とフォトレジスト層９に対してほぼ同一のエツチング・
レートを有するガス、例えばＣＣｅ４と０２との混合ガ
スを用いる異方性エツチングを行ない、フォトレジスト
層９及び多結晶シリコン層７を除去すると四部６に多結
晶シリコンからなる抵抗体層７Ａが残される。
とフォトレジスト層９に対してほぼ同一のエツチング・
レートを有するガス、例えばＣＣｅ４と０２との混合ガ
スを用いる異方性エツチングを行ない、フォトレジスト
層９及び多結晶シリコン層７を除去すると四部６に多結
晶シリコンからなる抵抗体層７Ａが残される。
次に第１図（ｄ）に示すように、抵抗体層７Ａ上に選択
的に絶縁層４（例えば酸化膜）を形成したのち、抵抗体
層７Ａの両端に電極引出し用金属５を付着することによ
り多結晶シリコンからなる抵抗体を完成させる。。
的に絶縁層４（例えば酸化膜）を形成したのち、抵抗体
層７Ａの両端に電極引出し用金属５を付着することによ
り多結晶シリコンからなる抵抗体を完成させる。。
尚、第１図（ｅ）に示すように、抵抗体層７Ａ上を含む
フィールド用酸化膜２の全面に酸化膜や、窒化膜等の絶
縁膜４Ａを積層し、コンタクト用開孔部を形成したのち
、電極引出し用金属５Ａを設けてもよい。
フィールド用酸化膜２の全面に酸化膜や、窒化膜等の絶
縁膜４Ａを積層し、コンタクト用開孔部を形成したのち
、電極引出し用金属５Ａを設けてもよい。
以上説明したように本発明は、多結晶シリコン層をフィ
ールド用酸化膜中に埋め込み抵抗体層を形成し、表面を
平坦化して抵抗体を形成した結果、次のような効果があ
る。
ールド用酸化膜中に埋め込み抵抗体層を形成し、表面を
平坦化して抵抗体を形成した結果、次のような効果があ
る。
（１）従来の製造方法で問題となった抵抗層の段差は無
くせるのみならず、断面形状はそのまま維持できるため
精度の高い抵抗値を有する抵抗を備えた半導体装置が得
られる。
くせるのみならず、断面形状はそのまま維持できるため
精度の高い抵抗値を有する抵抗を備えた半導体装置が得
られる。
（２）多結晶シリコン抵抗部によるフォトレジスト工程
における露光時の光の干渉等を除くことができるため、
抵抗体のごく近傍にも素子領域が形成でき、半導体装置
の高集積化が実現できる。
における露光時の光の干渉等を除くことができるため、
抵抗体のごく近傍にも素子領域が形成でき、半導体装置
の高集積化が実現できる。
第１図（ａ）〜（ｅ）は本発明の一実施例を説明するた
めの工程順に示した半導体チップの断面図、第２図は従
来の半導体装置の一例を説明するための断面図である。 １・・・半導体基板、２・・・フィールド用酸化膜、４
゜４Ａ・・・絶縁層、４，５Ａ・・・電極引出し用金属
、６・・・凹部、７・・・多結晶シリコン層、７Ａ・・
・抵抗体層、８・・・段差、９・・・フォトレジ・スト
層。 乙Ｉ！Ｉ名ｐ 茅 ／ 圀
めの工程順に示した半導体チップの断面図、第２図は従
来の半導体装置の一例を説明するための断面図である。 １・・・半導体基板、２・・・フィールド用酸化膜、４
゜４Ａ・・・絶縁層、４，５Ａ・・・電極引出し用金属
、６・・・凹部、７・・・多結晶シリコン層、７Ａ・・
・抵抗体層、８・・・段差、９・・・フォトレジ・スト
層。 乙Ｉ！Ｉ名ｐ 茅 ／ 圀
Claims (1)
- 半導体基板上にフィールド用酸化膜を形成する工程と
、該酸化膜に選択的に凹部を形成する工程と、全面に不
純物を添加した多結晶シリコン層を少なくとも前記凹部
の深さ以上に積層する工程と、該多結晶シリコン層上に
、有機物質膜を積層し表面を平坦化する工程と、前記多
層結晶シリコンと有機物質膜とに対しほぼ同一のエッチ
ングレートを有するガスを用いるドライエッチングによ
り前記凹部領域以外の前記多結晶シリコン層と有機物質
膜を除去する工程と、少なくとも前記凹部領域中の多結
晶シリコン層上に選択的に絶縁膜を形成する工程と、前
記凹部領域中の多結晶シリコン層と電気的接触を行なう
金属層を形成する工程とを含むことを特徴とする半導体
装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23362086A JPS6387762A (ja) | 1986-09-30 | 1986-09-30 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23362086A JPS6387762A (ja) | 1986-09-30 | 1986-09-30 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6387762A true JPS6387762A (ja) | 1988-04-19 |
Family
ID=16957900
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23362086A Pending JPS6387762A (ja) | 1986-09-30 | 1986-09-30 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6387762A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03154372A (ja) * | 1989-11-10 | 1991-07-02 | Toshiba Corp | 半導体装置の製造方法 |
| JPH0499366A (ja) * | 1990-08-17 | 1992-03-31 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| US6524941B2 (en) | 1998-06-08 | 2003-02-25 | International Business Machines Corporation | Sub-minimum wiring structure |
| JP2008270333A (ja) * | 2007-04-17 | 2008-11-06 | Sony Corp | 半導体装置とその製造方法 |
| JP2009055029A (ja) * | 2007-08-23 | 2009-03-12 | Samsung Electronics Co Ltd | 抵抗素子を有する半導体装置及びその形成方法 |
-
1986
- 1986-09-30 JP JP23362086A patent/JPS6387762A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03154372A (ja) * | 1989-11-10 | 1991-07-02 | Toshiba Corp | 半導体装置の製造方法 |
| JPH0499366A (ja) * | 1990-08-17 | 1992-03-31 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| US6524941B2 (en) | 1998-06-08 | 2003-02-25 | International Business Machines Corporation | Sub-minimum wiring structure |
| JP2008270333A (ja) * | 2007-04-17 | 2008-11-06 | Sony Corp | 半導体装置とその製造方法 |
| US7858484B2 (en) | 2007-04-17 | 2010-12-28 | Sony Corporation | Semiconductor device and method for producing the same |
| JP2009055029A (ja) * | 2007-08-23 | 2009-03-12 | Samsung Electronics Co Ltd | 抵抗素子を有する半導体装置及びその形成方法 |
| US8610218B2 (en) | 2007-08-23 | 2013-12-17 | Samsung Electronics Co., Ltd. | Semiconductor device having a stable resistor and methods of forming the same |
| US9379115B2 (en) | 2007-08-23 | 2016-06-28 | Samsung Electronics Co., Ltd. | Semiconductor device having a resistor and methods of forming the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS59117271A (ja) | 圧力感知素子を有する半導体装置とその製造法 | |
| JPH06216125A (ja) | 高集積半導体素子のコンタクトホール形成方法 | |
| JPH053133B2 (ja) | ||
| JPH01192159A (ja) | 半導体装置 | |
| JP2830215B2 (ja) | 電荷転送装置の製造方法 | |
| JP2695812B2 (ja) | 半導体装置 | |
| JP2668528B2 (ja) | 半導体装置の製造方法 | |
| KR960006339B1 (ko) | 반도체장치의 제조방법 | |
| JPS6038872B2 (ja) | 半導体装置の製造方法 | |
| JPH0311658A (ja) | 半導体装置の製造方法 | |
| JPS5966150A (ja) | 半導体装置およびその製造方法 | |
| JPH0369168A (ja) | 薄膜電界効果トランジスタ | |
| JPS60214569A (ja) | Ｍｏｓ型半導体装置 | |
| JPS6020563A (ja) | 半導体装置の製造方法 | |
| JPS60785B2 (ja) | Ｍｏｓ型半導体装置の製造方法 | |
| JPH05259293A (ja) | 半導体装置及びその製造方法 | |
| JPS63260049A (ja) | 半導体装置の製造方法 | |
| JPH0287621A (ja) | 半導体装置の製造方法 | |
| JPH036058A (ja) | 半導体装置 | |
| JPS59105339A (ja) | 半導体装置の製造方法 | |
| JPS63128752A (ja) | 半導体装置の製造方法 | |
| JPH0471237A (ja) | 半導体装置の製造方法 | |
| JPH0463469A (ja) | Ｓｏｉ型半導体装置 | |
| JPS63152170A (ja) | 半導体装置の製造方法 | |
| JPS6029223B2 (ja) | 半導体装置の製造方法 |