JPH03154372A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH03154372A JPH03154372A JP1293493A JP29349389A JPH03154372A JP H03154372 A JPH03154372 A JP H03154372A JP 1293493 A JP1293493 A JP 1293493A JP 29349389 A JP29349389 A JP 29349389A JP H03154372 A JPH03154372 A JP H03154372A
- Authority
- JP
- Japan
- Prior art keywords
- polysilicon
- film
- semiconductor device
- semiconductor substrate
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D1/00—Resistors, capacitors or inductors
- H10D1/40—Resistors
- H10D1/47—Resistors having no potential barriers
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の目的］
（産業上の利用分野）
本発明は半導体装置及びその製造方法に関するもので、
特にポリシリコン抵抗、電極等を構成するポリシリコン
膜の形成に使用されるものである。
特にポリシリコン抵抗、電極等を構成するポリシリコン
膜の形成に使用されるものである。
（従来の技術）
従来、例えばポリシリコン抵抗を有する半導体装置は、
第３図に示すような構成をしている。
第３図に示すような構成をしている。
即ち、半導体基板１１上には絶縁膜１２が形成されてい
る。また、この絶縁膜１２上にはポリシリコン抵抗１８
が凸状に形成されている。さらに、ポリシリコン抵抗１
３上には、例えばパッシベーションＣＶＤ膜１４が形成
されている。
る。また、この絶縁膜１２上にはポリシリコン抵抗１８
が凸状に形成されている。さらに、ポリシリコン抵抗１
３上には、例えばパッシベーションＣＶＤ膜１４が形成
されている。
また、前記半導体装置は、次に示すような製造方法によ
り形成されている。
り形成されている。
まず、半導体基板１１上に絶縁膜１２を形成する。
次に、例えば減圧ＣＶＤ装置を使用し、０．０１〜０．
１μｍの粒径を持つ粒状のポリシリコン膜を半導体基板
１１の全表面に被着生成する。この後、選択的なエツチ
ング方法により前記ポリシリコン膜をエツチングし、所
望の形状を有するポリシリコン抵抗１３を形成する。さ
らに、半導体基板１１の全表面には例えばパッシベーシ
ョンＣＶＤ膜１４を形成する。
１μｍの粒径を持つ粒状のポリシリコン膜を半導体基板
１１の全表面に被着生成する。この後、選択的なエツチ
ング方法により前記ポリシリコン膜をエツチングし、所
望の形状を有するポリシリコン抵抗１３を形成する。さ
らに、半導体基板１１の全表面には例えばパッシベーシ
ョンＣＶＤ膜１４を形成する。
しかしながら、このような半導体装置は、ポリシリコン
抵抗１３が凸状に形成されているため、基板１１表面が
凹凸になる。このため、ポリシリコン抵抗１３上に形成
される金属配線の段切れ等が起こり、製品の信頼性の低
下という問題が生じる。
抵抗１３が凸状に形成されているため、基板１１表面が
凹凸になる。このため、ポリシリコン抵抗１３上に形成
される金属配線の段切れ等が起こり、製品の信頼性の低
下という問題が生じる。
また、ポリシリコン抵抗１３は、粒状の結晶により構成
されているため、ポリシリコン抵抗１３巾の不純物を電
気的に活性化させる熱処理工程、さらにはポリシリコン
抵抗１３形成以降の熱処理工程により結晶粒径（グレイ
ン・サイズ）が変化する。
されているため、ポリシリコン抵抗１３巾の不純物を電
気的に活性化させる熱処理工程、さらにはポリシリコン
抵抗１３形成以降の熱処理工程により結晶粒径（グレイ
ン・サイズ）が変化する。
このため、ポリシリコン抵抗１３中のキャリア移動度が
変化し、ポリシリコン抵抗値の均一性を悪化させる原因
となっ、でいる。
変化し、ポリシリコン抵抗値の均一性を悪化させる原因
となっ、でいる。
（発明が解決しようとする課題）
このように、従来の半導体装置は、ポリシリコン抵抗が
絶縁膜上に凸状に形成されるため、金属配線の段切れ等
による製品の信頼性の低下という欠点があった。また、
ポリシリコン抵抗形成後の熱処理工程等により結晶粒径
が変化し、その抵抗値の均一性を悪化させる欠点があっ
た。
絶縁膜上に凸状に形成されるため、金属配線の段切れ等
による製品の信頼性の低下という欠点があった。また、
ポリシリコン抵抗形成後の熱処理工程等により結晶粒径
が変化し、その抵抗値の均一性を悪化させる欠点があっ
た。
そこで、本発明は、後工程の熱処理に対して結晶粒径の
変化を少なくすることで、抵抗値の均一性に優れたポリ
シリコン抵抗体を得ることができると共に、基板の表面
上を平坦に形成することが可能な半導体装置及びその製
造方法を提供することを目的−とする。
変化を少なくすることで、抵抗値の均一性に優れたポリ
シリコン抵抗体を得ることができると共に、基板の表面
上を平坦に形成することが可能な半導体装置及びその製
造方法を提供することを目的−とする。
［発明の構成］
（課題を解決するための手段）
上記目的を達成するために、本発明の半導体装置は、ポ
リシリコン抵抗又は電極が、基板表面に対して垂直方向
へ柱状晶状に配向しているポリシリコン膜により構成さ
れているものである。
リシリコン抵抗又は電極が、基板表面に対して垂直方向
へ柱状晶状に配向しているポリシリコン膜により構成さ
れているものである。
また、半導体基板と、この半導体基板上に形成される絶
縁膜と、前記絶縁膜に形成される凹状の溝と、前記溝を
埋め込むように形成される、前記半導体基板表面に対し
て垂直方向へ柱状晶状に配向したポリシリコン膜とを有
している。
縁膜と、前記絶縁膜に形成される凹状の溝と、前記溝を
埋め込むように形成される、前記半導体基板表面に対し
て垂直方向へ柱状晶状に配向したポリシリコン膜とを有
している。
そして、前記半導体装置の製造方法としては、半導体基
板上に絶縁膜を形成した後、前記絶縁膜中の所定の領域
にシリコンをイオン注入し、シリコンの核付けを行う。
板上に絶縁膜を形成した後、前記絶縁膜中の所定の領域
にシリコンをイオン注入し、シリコンの核付けを行う。
また、気相成長により、前記シリコンの核付けを行った
部分にのみ、前記半導体基板表面に対して垂直方向へ柱
状晶状に配向したポリシリコン膜を形成するというもの
である。
部分にのみ、前記半導体基板表面に対して垂直方向へ柱
状晶状に配向したポリシリコン膜を形成するというもの
である。
（作 用）
このような構成によれば、ポリシリコン抵抗又は電極は
、基板表面に対して垂直方向へ柱状晶状に配向している
ポリシリコン膜により構成されている。このため、後工
程における熱処理に対して結晶粒径の変化を少なくする
ことが可能となり、抵抗値の均一性に優れたポリシリコ
ン抵抗又は電極を得ることができる。
、基板表面に対して垂直方向へ柱状晶状に配向している
ポリシリコン膜により構成されている。このため、後工
程における熱処理に対して結晶粒径の変化を少なくする
ことが可能となり、抵抗値の均一性に優れたポリシリコ
ン抵抗又は電極を得ることができる。
また、ポリシリコン膜は、絶縁膜の凹状の溝に形成され
ている。このため、絶縁膜表面に対して平坦なポリシリ
コンパターンを有することができる。よって、後のＣＶ
Ｄ膜の積み増し工程等においても基板上に凹凸を生じる
ことがなく、又金属配線等に対しても段切れ等が生じる
心配はなくなる。
ている。このため、絶縁膜表面に対して平坦なポリシリ
コンパターンを有することができる。よって、後のＣＶ
Ｄ膜の積み増し工程等においても基板上に凹凸を生じる
ことがなく、又金属配線等に対しても段切れ等が生じる
心配はなくなる。
（実施例）
以下、図面を参照しながら本発明の一実施例に関わる半
導体装置について詳細に説明する。
導体装置について詳細に説明する。
第１図は、本発明の一実施例に関わる半導体装置を示す
ものである。
ものである。
半導体基板２１上にはシリコン酸化膜２２が形成されて
いる。また、このシリコン酸化膜２２には凹状の溝２３
が形成されている。さらに、凹状の溝２３内には、前記
半導体基板表面に対して垂直方向へ柱状晶状に配向した
ポリシリコン膜２４が埋め込まれている。そして、この
ポリシリコン膜２４によりポリシリコン抵抗、電極等が
構成されている。
いる。また、このシリコン酸化膜２２には凹状の溝２３
が形成されている。さらに、凹状の溝２３内には、前記
半導体基板表面に対して垂直方向へ柱状晶状に配向した
ポリシリコン膜２４が埋め込まれている。そして、この
ポリシリコン膜２４によりポリシリコン抵抗、電極等が
構成されている。
このような構成によれば、ポリシリコン膜２４は半導体
基板表面に対して垂直方向へ柱状晶状に配向しているた
め、後工程における熱処理工程に対して結晶粒径の変化
を少なくすることが可能となる。このため、ポリシリコ
ン膜２４により構成されるポリシリコン抵抗、電極等の
抵抗値は、ウェーハ間でのバラツキが低減される。
基板表面に対して垂直方向へ柱状晶状に配向しているた
め、後工程における熱処理工程に対して結晶粒径の変化
を少なくすることが可能となる。このため、ポリシリコ
ン膜２４により構成されるポリシリコン抵抗、電極等の
抵抗値は、ウェーハ間でのバラツキが低減される。
また、ポリシリコン膜２４を溝１３内に埋め込むことに
より、基板２１上を平坦に形成している。このため、後
のパッシベーションＣＶＤ膜の積み増し工程においてそ
の表面に凹凸を生じることはなく、又金属配線等に対し
ても段切れ等が生じる心配はなくなる。
より、基板２１上を平坦に形成している。このため、後
のパッシベーションＣＶＤ膜の積み増し工程においてそ
の表面に凹凸を生じることはなく、又金属配線等に対し
ても段切れ等が生じる心配はなくなる。
次に、第２図（ａ）及び（ｂ）を参照しながら前記半導
体装置の製造方法について詳細に説明する。
体装置の製造方法について詳細に説明する。
まず、同図（ａ）に示すように、半導体基板３１上にシ
リコン酸化膜２２を形成する。また、シリコン酸化膜３
２上にレジストパターン３３ヲ形成する。この後、この
レジストパターン３３をマスクとして、ＲＩＥ（ｒｅａ
ｃｔｉｖｅ ｉｏｎｅｔｃｈｉｎｇ）法によりシリコ
ン酸化膜３２を約３００ｎｍエツチングし、溝３４を形
成する。この後、同一マスクを用いて、Ｓｉ （シリコ
ン）イオンを約３５ｋＶ、ｌＸｌ０”ａｔｏｍｓ／ｃｍ
２の条件でイオン注入し、溝３４の底部にのみ５ｉＦＩ
ｉ付けを行う。
リコン酸化膜２２を形成する。また、シリコン酸化膜３
２上にレジストパターン３３ヲ形成する。この後、この
レジストパターン３３をマスクとして、ＲＩＥ（ｒｅａ
ｃｔｉｖｅ ｉｏｎｅｔｃｈｉｎｇ）法によりシリコ
ン酸化膜３２を約３００ｎｍエツチングし、溝３４を形
成する。この後、同一マスクを用いて、Ｓｉ （シリコ
ン）イオンを約３５ｋＶ、ｌＸｌ０”ａｔｏｍｓ／ｃｍ
２の条件でイオン注入し、溝３４の底部にのみ５ｉＦＩ
ｉ付けを行う。
次に、同図（ｂ）に示すように、レジストパターン３３
を剥離した後、例えばＳ ｉ Ｎ２ Ｃ１） ２ガス雰
囲気中において、温度約９００℃の条件でポリシリコン
膜３５を気相成長する。この時、Ｓｉ核付けを行った部
分には、基板３１表面に対して垂直方向へ柱状晶に配向
したポリシリコン膜３５が成長し、その他の部分にはポ
リシリコン膜３５は成長しない。なお、このポリシリコ
ン膜３５を溝３４の深さと同じ厚さ、即ち約３００ｎｍ
に成長させれば、シリコン酸化膜３２表面に対して平坦
なポリシリコンパターンを有するポリシリコン抵抗を形
成することが可能となる。
を剥離した後、例えばＳ ｉ Ｎ２ Ｃ１） ２ガス雰
囲気中において、温度約９００℃の条件でポリシリコン
膜３５を気相成長する。この時、Ｓｉ核付けを行った部
分には、基板３１表面に対して垂直方向へ柱状晶に配向
したポリシリコン膜３５が成長し、その他の部分にはポ
リシリコン膜３５は成長しない。なお、このポリシリコ
ン膜３５を溝３４の深さと同じ厚さ、即ち約３００ｎｍ
に成長させれば、シリコン酸化膜３２表面に対して平坦
なポリシリコンパターンを有するポリシリコン抵抗を形
成することが可能となる。
ところで、本発明の製造方法による柱状晶状に配向した
ポリシリコン抵抗と、従来の粒状のポリシリコン抵抗と
について、Ｎ２ （窒素）ガス雰囲気中、温度約９５０
℃、３０分の熱処理工程を施し、そのシート抵抗値の変
化を調べてみた。その結果、従来の粒状のポリシリコン
抵抗では、シート抵抗が〜３にΩ／口から〜１．５にΩ
／口へと変化するのに対し、本発明の柱状晶状に配向し
たポリシリコン抵抗では、〜１．６にΩ／口から〜１．
５にΩ／口となり、その変化量は小さい（Ｂ＋が約４０
ｋＶ、３Ｘ １０”ａ ｔ ｏｍｓ／Ｃｍ２でドープさ
れたポリシリコン膜の場合）。
ポリシリコン抵抗と、従来の粒状のポリシリコン抵抗と
について、Ｎ２ （窒素）ガス雰囲気中、温度約９５０
℃、３０分の熱処理工程を施し、そのシート抵抗値の変
化を調べてみた。その結果、従来の粒状のポリシリコン
抵抗では、シート抵抗が〜３にΩ／口から〜１．５にΩ
／口へと変化するのに対し、本発明の柱状晶状に配向し
たポリシリコン抵抗では、〜１．６にΩ／口から〜１．
５にΩ／口となり、その変化量は小さい（Ｂ＋が約４０
ｋＶ、３Ｘ １０”ａ ｔ ｏｍｓ／Ｃｍ２でドープさ
れたポリシリコン膜の場合）。
これは、ポリシリコン抵抗のウェーハ間バラツキを低減
させる効果があることを意味している。
させる効果があることを意味している。
なお、前記実施例では、ポリシリコン抵抗について述べ
たが、本発明がポリシリコン電極等に適用できることは
言うまでもない。
たが、本発明がポリシリコン電極等に適用できることは
言うまでもない。
［発明の効果］
以上、説明したように、本発明の半導体装置及びその製
造方法によれば、次のような効果を奏する。
造方法によれば、次のような効果を奏する。
ポリシリコン膜は半導体基板表面に対して垂直方向へ柱
状晶状に配向しているため、後工程における熱処理工程
に対して結晶粒径の変化を少なくすることが可能となる
。このため、ポリシリコン膜により構成されるポリシリ
コン抵抗、電極等は、その抵抗値の均一性に優れ、ウェ
ーハ間でのバラツキも低減できる。
状晶状に配向しているため、後工程における熱処理工程
に対して結晶粒径の変化を少なくすることが可能となる
。このため、ポリシリコン膜により構成されるポリシリ
コン抵抗、電極等は、その抵抗値の均一性に優れ、ウェ
ーハ間でのバラツキも低減できる。
また、ポリシリコン膜を溝内に埋め込み基板上を平坦に
形成することで、後のパッシベーションＣＶＤ膜の積み
増し工程においてもその表面に凹凸を生じることはなく
、又金属配線等に対しても段切れ等が生じる心配はなく
なる。
形成することで、後のパッシベーションＣＶＤ膜の積み
増し工程においてもその表面に凹凸を生じることはなく
、又金属配線等に対しても段切れ等が生じる心配はなく
なる。
第１図は本発明の一実施例に係わる半導体装置を示す断
面図、第２図（ａ）及び（ｂ）は本発明の一実施例に係
わる半導体装置の製造方法を示す断面図、第３図は従来
の半導体装置を示す断面図である。 ２１、３１・・・半導体基板、２２．３２・・・シリコ
ン酸化膜、２３．３４・・・溝、２４．３５・・・ポリ
シリコン膜、３３・・・レジストノくターン。
面図、第２図（ａ）及び（ｂ）は本発明の一実施例に係
わる半導体装置の製造方法を示す断面図、第３図は従来
の半導体装置を示す断面図である。 ２１、３１・・・半導体基板、２２．３２・・・シリコ
ン酸化膜、２３．３４・・・溝、２４．３５・・・ポリ
シリコン膜、３３・・・レジストノくターン。
Claims (3)
- （１）ポリシリコン抵抗又は電極を有する半導体装置に
おいて、前記ポリシリコン抵抗又は電極は、基板表面に
対して垂直方向へ柱状晶状に配向しているポリシリコン
膜により構成されていることを特徴とする半導体装置。 - （２）半導体基板と、この半導体基板上に形成される絶
縁膜と、前記絶縁膜に形成される凹状の溝と、前記溝を
埋め込むように形成される、前記半導体基板表面に対し
て垂直方向へ柱状晶状に配向したポリシリコン膜とを具
備することを特徴とする半導体装置。 - （３）半導体基板上に絶縁膜を形成する工程と、前記絶
縁膜中の所定の領域にシリコンをイオン注入し、シリコ
ンの核付けを行う工程と、気相成長により、前記シリコ
ンの核付けを行った部分にのみ、前記半導体基板表面に
対して垂直方向へ柱状晶状に配向したポリシリコン膜を
形成する工程とを具備することを特徴とする半導体装置
の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1293493A JPH0697683B2 (ja) | 1989-11-10 | 1989-11-10 | 半導体装置の製造方法 |
| US08/085,139 US5382549A (en) | 1989-11-10 | 1993-07-02 | Method of manufacturing polycrystalline silicon having columnar orientation |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1293493A JPH0697683B2 (ja) | 1989-11-10 | 1989-11-10 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03154372A true JPH03154372A (ja) | 1991-07-02 |
| JPH0697683B2 JPH0697683B2 (ja) | 1994-11-30 |
Family
ID=17795452
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1293493A Expired - Fee Related JPH0697683B2 (ja) | 1989-11-10 | 1989-11-10 | 半導体装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5382549A (ja) |
| JP (1) | JPH0697683B2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09289285A (ja) * | 1996-04-19 | 1997-11-04 | Nec Corp | 半導体装置およびその製造方法 |
| US5825068A (en) * | 1997-03-17 | 1998-10-20 | Integrated Device Technology, Inc. | Integrated circuits that include a barrier layer reducing hydrogen diffusion into a polysilicon resistor |
| US6049106A (en) | 1999-01-14 | 2000-04-11 | Micron Technology, Inc. | Large grain single crystal vertical thin film polysilicon MOSFETs |
| KR100593958B1 (ko) * | 2003-11-12 | 2006-06-30 | 매그나칩 반도체 유한회사 | 반도체 소자의 저항 제조 방법 |
| KR101313486B1 (ko) * | 2008-07-10 | 2013-10-01 | 제이엑스 닛코 닛세키 킨조쿠 가부시키가이샤 | 하이브리드 실리콘 웨이퍼 및 그 제조 방법 |
| US8647747B2 (en) * | 2010-07-08 | 2014-02-11 | Jx Nippon Mining & Metals Corporation | Hybrid silicon wafer and method of producing the same |
| US8252422B2 (en) | 2010-07-08 | 2012-08-28 | Jx Nippon Mining & Metals Corporation | Hybrid silicon wafer and method of producing the same |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5783048A (en) * | 1980-11-10 | 1982-05-24 | Matsushita Electric Ind Co Ltd | Monograin layer polycrystalline semiconductor resistor |
| JPS6387762A (ja) * | 1986-09-30 | 1988-04-19 | Nec Corp | 半導体装置の製造方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4035906A (en) * | 1975-07-23 | 1977-07-19 | Texas Instruments Incorporated | Silicon gate CCD structure |
| JPS6048099B2 (ja) * | 1978-11-06 | 1985-10-25 | 富士通株式会社 | 半導体装置の製造方法 |
| US4488162A (en) * | 1980-07-08 | 1984-12-11 | International Business Machines Corporation | Self-aligned metal field effect transistor integrated circuits using polycrystalline silicon gate electrodes |
| JPS58204527A (ja) * | 1982-05-24 | 1983-11-29 | Semiconductor Energy Lab Co Ltd | 繊維構造を有する半導体およびその作製方法 |
| JPH0628315B2 (ja) * | 1984-12-24 | 1994-04-13 | 株式会社日立製作所 | 半導体装置 |
| US4746621A (en) * | 1986-12-05 | 1988-05-24 | Cornell Research Foundation, Inc. | Planar tungsten interconnect |
-
1989
- 1989-11-10 JP JP1293493A patent/JPH0697683B2/ja not_active Expired - Fee Related
-
1993
- 1993-07-02 US US08/085,139 patent/US5382549A/en not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5783048A (en) * | 1980-11-10 | 1982-05-24 | Matsushita Electric Ind Co Ltd | Monograin layer polycrystalline semiconductor resistor |
| JPS6387762A (ja) * | 1986-09-30 | 1988-04-19 | Nec Corp | 半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5382549A (en) | 1995-01-17 |
| JPH0697683B2 (ja) | 1994-11-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4992846A (en) | Polycrystalline silicon active layer for good carrier mobility | |
| CN113196461B (zh) | 用于射频应用的绝缘体上半导体衬底 | |
| JP3240719B2 (ja) | 半導体薄膜結晶の成長方法 | |
| JPH03154372A (ja) | 半導体装置の製造方法 | |
| JPH0435439B2 (ja) | ||
| JP2911694B2 (ja) | 半導体基板及びその製造方法 | |
| JP2910422B2 (ja) | 半導体装置の製造方法 | |
| JPS61194826A (ja) | 半導体製造方法 | |
| JPH0684938A (ja) | 半導体装置の製造方法 | |
| JPH0468770B2 (ja) | ||
| JP2800408B2 (ja) | 半導体装置の製造方法 | |
| JPH0412629B2 (ja) | ||
| JPS62119914A (ja) | 半導体層の固相成長方法 | |
| JP3042803B2 (ja) | Ｔｆｔポリシリコン薄膜作成方法 | |
| JPS58131748A (ja) | 半導体装置の製造方法 | |
| JPH05251358A (ja) | 半導体装置の製造方法 | |
| JP2793241B2 (ja) | Ｓｏｉ形成法 | |
| JPS58170030A (ja) | 半導体装置の製造方法 | |
| JPH1041245A (ja) | 半導体装置の製造方法 | |
| JPS58115831A (ja) | 半導体装置の製造方法 | |
| JP2830720B2 (ja) | 半導体装置の製造方法 | |
| JPS61125145A (ja) | 半導体集積回路装置及びその製造方法 | |
| JPS61128515A (ja) | 半導体装置の製造方法 | |
| JPH04159709A (ja) | 半導体装置の製造方法 | |
| JPH04367218A (ja) | 低抵抗半導体膜の形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |