JPS63886A - カ−ド形記憶装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野コ この発明は、電気的に情報を記憶するメモリ等の半導体
素子を搭載したカード形記憶装置に関するものである。

［従来の技術］ 第５図は，例えば特公昭５６−１９６６５号公ｆｌ２に
σ｝ノ示された従来のカード形記ｔα装置のＫ’｝視図
であり、（ａ）は以下で説明する端子群（２０）を設け
た場合、（ｂ）はこれら端子群（２０）を設けない場合
を示す。第６図は第５図に示すカード形記憶装置の′１
ｔ気的構成を示すブロック図である。図中、（１ｌ）は
書き込み可能な読み出し専用メモリ（以下ｒ’　Ｒ　Ｏ
　Ｍと呼ぶ）である。このＰ　ＲＯＮ・Ｉ（Ｉ１．）は
，九用ＦＲＯＭと同様に構成されており、Ｆ　Ｒ　Ｏ　
Ｍ（１ｌ）に対するアトレスゲート（１２）とデータゲ
ート（１３）と、これらアドレスゲート（１２）．デー
タゲート（１３）からのアドレス信号及びデータ信号を
それぞれ所定期間だけ保持するアドレスランチ（１・１
）及びデータラッチ（１５）と、Ｐ　Ｒ○〜Ｉ（１１）
からデータを読み出すためのあｌみ出しゲー　ト（ｌ６
）と、データを書込むためのｌクき込みゲー｝−　（１
７）とこれらＩ）　ＲＯＭ（１１）、あ“こみ出しゲー
ト（１６）、書き込みゲート（１７）、７１−レスラソ
チ（１４）．データラノチ（１５）の動作を制御する制
御部（１８）と，アドレスゲート（ｌ２）か、またはデ
ータゲート（ｌ３）を付勢するインバータ（１９）とか
らなる。また、端子群（２０）のうちの端７−（２１）
〜（２４）は、アドレス及びデータ（信号）用の人出力
端子である。端子（２５）は、アドレス及びデータ切換
用の信号人力ｚ６子である。端子（２６）は書き込みと
読み出しの切換用の信号入力端子であり、また端子（２
７）及び（２８）は制御部（１８）に電力を供給する電
源供給用の端子である。

次にかき込み及び読み出し動作について説明する。まず
書き込み動作を第７図のタイミング図を参照して説明す
る。Ａで示すように時刻ａで端子（２１）〜（２４）に
アドレス信号が供給され、同時にＢに示すようにアトレ
ス及びデータ切換用の端子（２５）にローレベル（以下
Ｌと呼ぶ）信号を供給する。

このときには、書き込みを行なうのであるから、書き込
み及び読み出し切換え用の端子（２６）はＥに示すよう
に「Ｌ　Ｊに保持され、制御部（１８）は書き込み動作
にセットされている。従って，端子（２５）のｒＬＪ信
号に応じてアドレスゲート（１２）が開き、Ｃに示すよ
うに制御部（１８）により時刻Ｃでアドレス信号がアド
レスラッチ（１４）に保持される。次に、時刻ｂで端子
（２ｌ）〜（２４）に加えられていた信号がアドレス信
号からＢに示すようにデータ信号に切り換り、同時に、
端子（２５）もハイレベル（以下Ｈという）信号に切換
り、アドレスゲート（１２）を閉じてデータゲート（１
３）を開く。Ｄに示すように時刻ｄにおいて、制御部（
１８）からの信号によりデータ信号がデータラッチ（Ｉ
５）に保持される。

そして、Ｆに示すように時刻ｆにおいて制御部（１８）
はアドレスランチ（１４）からアドレス指定されたＦＲ
ＯＭ（１１）に読み出しゲート（１７）を通してデータ
ラッチ（１５）からデータを書き込む。そして■｛に示
すタイミングでクリャパルスを各アトレスラッチ（１４
）、データラッチ（１５）に送り、保持されていたアド
レス及びデータ信号を消去して書き込み動作を完了する
。

次に第８図に示すタイミング図を参照しながら読み出し
動作について説明する。繻子（２６）にはＥに示すよう
に読み出しに対応した「１｛」信号を与えておく。まず
，時刻ａで読み出したいデータに対応したアドレス信号
を端子（２１）〜（２４）に加え、アトレス及びデータ
切換用の端子（２５）を同時に「Ｌ」信号レベルとする
。そののちに制御部（１８）はＣに示すように時刻Ｃに
おいてラッチパルスをアトレスラソチ（１４）に与え，
これにアトレスの信号を保持する。これにより｝）　Ｒ
　Ｏ　Ｍ　（１１）から読み出すべきデータのアトレス
が指示されるので、時刻ｂで切換用の端子（２５）にｒ
　Ｈ　Ｊ信号が供給される。よってアドレスゲート（１
２）は示し、制御部（１８）から読み出しゲート（１６
）に信号が送られるのに応じてＰ丁＜○Ｍ（ＩＩ）から
指定されたアドレスのデータが端子（２１）〜（２４）
に供給され、情報処理装首で処理されるタイミング期間
のみＢのように継続して読み出され、クリャパルスが制
御部（］８）からＨのようにアドレスランチ（１４）に
送られてあ’ｌみ出しの動作を終了する。

［発明が解決しようとする問題点コ 従来のカード形記憶装置は以上のように構成されている
ので、データを更新するときは特殊な消去装置によって
メモリに記憶されているデータを４１去するか、または
そのカートを新しいものに交換するなどしなければなら
ず、その取り付け構造等によっては消去処理が困難とな
ったり、メモリ素子のキズ，ヨゴレ等で消去が不可能と
なることもあるなどの問題点があった。

この発明は上記のような問題点を解消するためになされ
たもので、メモリに対するデータの書き込み、またはこ
れからのデータの読み出し及び装置の更新が容易にでき
るとともに、記憶させたデータを持続的に保持できるカ
ート形記憶装置を得ることを目的とする。

［問題点をＭ決するための手段コ この発明に係るカート形記憶装置は、データの書き込み
及び読み出し司能なランダムアクセスメモリに記憶した
データを、外部から電力が供給されない状態においても
記憶されているデータの記憶及びそのデータを保持すべ
く、上記ランダムアクセスメモリに電力を供給すること
ができる電源を基材に配備させたものである。

［作　用］ この発明におけるカード形記憶装置はメモリ及びこれに
関連する各部分に、上記メモリに記憶したデータを保持
するための電力が外部または上記電源より常時供給され
る。

［実施例コ 以下，この発明の一実施例を図について説明する。第１
図はこの発明のカード形記憶装置の斜視図である。基材
（９）にはボタン型の電池（３０）が搭載されている。

第２図はこの発明のカード形記憶装置の電気的構成を示
すブロック図である。ここで第１図の（ａ）はＩＩｌｉ
子群（２０）を設けた場合であり、第１図の（ｂ）はこ
れらを設けていない場合を示す。

第２図において、（１０）は書き込み及び読み出し可能
なランダムアクセスメモリ（以下ＲＡＭと呼ぶ）である
．ＲＡＭ（１０）は一般に市阪されている汎用のＲＡＭ
同様に構成されており、Ｒ　Ａ　Ｍ　（１０）に対する
アドレスゲート（ｌ２）とデータゲー｝−（１３）と、
これらアドレスゲーｈ（１２）、データゲート（１３）
からのアドレス信号及びデータ信号をそれぞれ所定期間
だけ保持するアドレスラッチ（ｌ４）及びデータラッチ
（１５）と．ＲＡＭ（１０）からデータを読み出すため
の読み出しゲー１−　（１６）と、データを書き込むた
めの書き込みゲート（ｌ７）とこれらＲ　Ａ　Ｍ　（１
０），読み出しゲート（１６）、書き込みゲー１〜（１
７）、アドレスランチ（１４）．データランチ（１５）
の動作を制御する制御部（１８）と、アドレスゲート（
１２）か、またはデータゲート（１３）を付勢するイン
バータ（１つ）とからなる。また，端子群（２０）のう
ちの端子（２１）〜（２４）は、アドレス及びデータ（
信号）用の入出力端子である。端子（２５）は、アドレ
ス及びデータ切換用の信号入力端子，端子（２６）は書
き込みと読み出しの切換用の信号入力端子、端子（２７
）及び（２８）は制御部（１８）に電力を供給する′ｆ
４ｆ．源供給用の端了である。電池（３０）は制御部（
１８）に接続され，カード形記憶装置の各部から電力を
供給するｒじ池である。

次に上記構成からなる本発明のカード形記憶装置の書き
込み及び読み出し動作について説明する．まず第３図を
参照しながら書き込み動作を説明する。

第３図において、Ａで示すように時刻ａで端子．（２１
）〜（２４）にアトレス信号が供給され、同時に已に示
すようにアトレス及びデータ切換用の端子（２５）に「
Ｌ」信号を供給する。このときには，書き込みを行なう
のであるから、書き込み及び読み出し切換え用の端子（
２６）はＥに示すように「Ｌ」に保持され、制御部（１
８）は書き込み動作にセットされている。従って、端子
（２５）のｒＬＪ信号に応してアトレスゲート（１２）
が開き、Ｃに示すように制御部（１８）により時刻Ｃで
アトレス信号がアトレスランチ（１４）に保持される。

次に、時刻ｂで端子（２１）〜（２４）に加えられてい
た信号がアドレス信号はＢに示すようにデータ信号に変
り、同時に、切換端子（２５）もｒ　Ｈ　Ｊ信号に切換
り、アドレスゲート（１２）を閉じてデータゲート（１
３）を開く。Ｄに示すように時刻ｄにおいて、制御部（
１８）からの信号によりデ−夕信号がデータランチ（ｌ
５）に保持される。

そして，■・”に示すように時刻ｆにおいて制御部（】
８）はアトレスランチ（１４）からアドレス指定された
Ｒ　Ａ　Ｍ　（１０）に読み出しゲート（１７）を通し
てデータラノチ（１５）からデータを−．！Ｆ込む。そ
してＩ］に示すタイミングでクリャパルスを各アドレス
ランチ（　ｌ　ｌ＋　）、データラッチ（１５）に送り
、保持されていたアトレス及びデータ信号を消去して”
ＪＦき込み動作を完了する。

次に第・１図に示すタイミング図を参１７［ｆ　Ｌなが
ら読み出し動作について説明するａ端Ｔ−（２６）には
ｉｆに示すように’３ｊ’ｌみ出しに対応したｒ　Ｉ｛
　Ｊ信号ヲ１ノ．えておく。まず、時刻ａで読み出した
いデータに対応したアドレス信号を端−ｆ（２ｌ）〜（
２１）に加え、アトレス及びデータ切換用の端子（２５
）　３同１１Ｔに「ｌ−」信号レベルとする。ついで，
制御部（１８）はＣに示すように時刻Ｃにおいてランチ
パルスを７１へレスラノチ（ｌ４）に与え、二扛に７１
〜レスの信号を保持する。こｔしによりＲ　Ａ　Ｍ　（
！０）から１｝）ｌコみ出すへきデータのアトレスが指
示されるので、時刻ｂで切換用の端子（２５）に「トＩ
」信号が供給される．よってアトレスゲート（ｌ２）は
閉じ、制御部（１８）から読み出しゲート（１６）に信
号が送られるのに応じてＲＡＭ（１０）から指定された
アドレスのデータが端子（２ｌ）〜（２４）に供給され
、情報処理装置で処理されるタイミング期間のみＢのよ
うに継続して読み出され、クリャパルスが制御部（１８
）からＨのようにアドレスラッチ（１４）に送られて読
み出しの動作を終了する。

以上のような書き込み動作及び読み出し動作時は、制御
部（１８）により外部よりＲＡＭ（１０）．アドレスラ
ッチ（ｌ４）、データラッチ（１５）へ動作に必要な電
力を供給し、そして書き込み動作及び読み出し動作の行
なわれていないときは、同様に制御部（１８）により、
内蔵の電池（３０）へ電源を切り換え、ＲＡＭ（１０）
のデータ保持のための電力をＲＡＭ（１０）に供給する
。

［発明の効果コ 以上のように、この発明によれば、カード形記′α装首
に電．．Ｉ：πを搭４．ヌし、外部から電力が供給され
ないときにおいても、この電源からメモリに電力を供給
するように構成したので，メモリに記憶したデータを継
続して保持することができ、またデータの更新時の動作
も必ダに応じて可能なため，装置としての有用性を高め
ることができるという効果がある。

【図面の簡単な説明】

第１図はこの発明の一実施例によるカード形記憶装置の
斜視図、第２図は第１図に示すカード形記憶装置のブロ
ック図、第３図及び第４図は第１図に示すカード形記憶
装置の動作のタイミング図、第５図は従来のカート形記
憶装置の斜視図，第６図は第５図に示すカード形記ｔα
装置のブロック図、第７図及び第８図は第５図に示すカ
ード形記憶装置の動作のタイミング図である。 図において、（８）は制御部、（９）は基材、（１０）
はＲＡＭ（ランダムアクセスメモリ）．　（３０）は電
池である。 なお、図中同一符号は同一又は相当部分を示す。

Claims (1)

【特許請求の範囲】
1. 　記憶されているデータの更新あるいは消去時に、ある
   所定の装置に装着することにより、電源が供給され、そ
   れら更新あるいは消去が行なわれるカード形記憶装置に
   おいて、上記データの書き込み及び読み出しを可能とす
   るランダムアクセスメモリと、このランダムアクセスメ
   モリへの上記書き込み、及び読み出しを制御する制御部
   とを設けるとともに、上記ランダムアクセスメモリのデ
   ータ記憶を維持させるための電池を設け、上記ランダム
   アクセスメモリ、制御部、電池をカード形状の基材内に
   配備し、上記所定の装置への装着時、上記ランダムアク
   セスメモリへの書き込み、あるいは読み出しを可能とす
   るとともに、上記装着時以外は上記電池によって上記ラ
   ンダムアクセスメモリのデータ記憶内容を保持するよう
   構成したことを特徴とするカード形記憶装置。