JPS6388863A - ゲ−トタ−ンオフサイリスタ - Google Patents
ゲ−トタ−ンオフサイリスタInfo
- Publication number
- JPS6388863A JPS6388863A JP61234855A JP23485586A JPS6388863A JP S6388863 A JPS6388863 A JP S6388863A JP 61234855 A JP61234855 A JP 61234855A JP 23485586 A JP23485586 A JP 23485586A JP S6388863 A JPS6388863 A JP S6388863A
- Authority
- JP
- Japan
- Prior art keywords
- base layer
- time
- type base
- region
- turn
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P34/00—Irradiation with electromagnetic or particle radiation of wafers, substrates or parts of devices
- H10P34/40—Irradiation with electromagnetic or particle radiation of wafers, substrates or parts of devices with high-energy radiation
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D18/00—Thyristors
- H10D18/60—Gate-turn-off devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/50—Physical imperfections
- H10D62/53—Physical imperfections the imperfections being within the semiconductor body
Landscapes
- Thyristors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、大電力のゲートターンオフサイリスタに関し
、特にそのターンオフ特性に関するものである。
、特にそのターンオフ特性に関するものである。
一般に、大電力ゲートターンオフサイリスタは、低オン
電圧で高速スイッチングを得るためにアノード短絡構造
が用いられている。第４図は、アノード短絡構造方式の
従来のゲートターンオフサイリスタの断面図である。第
４図において、１はＮ形ベース層、２はＰ形ベース層、
３はＮ形エミッタ層、４はＰ形エミッタ層、５はアノー
ドＮ１層、６は陽電極、７は陰電極、８はゲート電極で
あり、Ｐ形エミッタ層４とアノードＮ１層は陽電極６で
短絡されたアノード短絡部を構成している。
電圧で高速スイッチングを得るためにアノード短絡構造
が用いられている。第４図は、アノード短絡構造方式の
従来のゲートターンオフサイリスタの断面図である。第
４図において、１はＮ形ベース層、２はＰ形ベース層、
３はＮ形エミッタ層、４はＰ形エミッタ層、５はアノー
ドＮ１層、６は陽電極、７は陰電極、８はゲート電極で
あり、Ｐ形エミッタ層４とアノードＮ１層は陽電極６で
短絡されたアノード短絡部を構成している。
上記アノード短絡構造方式のゲートターンオフサイリス
タは、ターンオフ期間にＮ形ヘース層１に蓄積される残
留キャリアがアノード短絡部を通って引き出されるため
、Ａｕ等の拡散によってライフタイムを短くしなくても
、比較的短いターンオフ時間の製品が得られる。このた
め、低オン電圧で且つターンオフ時間の短いという相反
する両者を満足させることも可能となった。
タは、ターンオフ期間にＮ形ヘース層１に蓄積される残
留キャリアがアノード短絡部を通って引き出されるため
、Ａｕ等の拡散によってライフタイムを短くしなくても
、比較的短いターンオフ時間の製品が得られる。このた
め、低オン電圧で且つターンオフ時間の短いという相反
する両者を満足させることも可能となった。
しかし、ゲートターンオフサイリスタが高耐圧化される
につれて、耐圧をもたせるためＮ形ベース層１の厚みを
厚くすることが要求されて来る。
につれて、耐圧をもたせるためＮ形ベース層１の厚みを
厚くすることが要求されて来る。
Ｎ形ベース層ｌの厚みが厚くなると、アノード主表面か
らはなれたＮ形ベース層１の深い部′分の残留キャリア
は、アノード短絡部を通して引き出されるのに時間を要
するようになる。
らはなれたＮ形ベース層１の深い部′分の残留キャリア
は、アノード短絡部を通して引き出されるのに時間を要
するようになる。
第５図はターンオフ時間と印加主電圧■、の関係を示し
たものである。印加主電圧ＶＤが低くなるにつれてター
ンオフ時間が長くなる依存性が示されている。これは、
印加主電圧■、が低くなると、空乏層の伸びが小さくな
り実効Ｎ形ベース層１が長くなるため、残留キャリアの
引出しに時間を要するようになることを示している。第
５図において、曲線９および曲線１０は耐圧４５００
Ｖおよび１８００ Ｖの場合の依存性を示す。通常、４
５００ Ｖの素子は１８００ ｖのものと比較してベー
ス層の幅が約２倍以上となる。このため、４５００ Ｖ
の素子は１８００■の素子に比較してターンオフ時間の
印加主電圧■。依存性が強くなる。このような素子のタ
ーンオフ時間を短くするには、Ｎベース層１のライフタ
イムを短くするのが有効である。
たものである。印加主電圧ＶＤが低くなるにつれてター
ンオフ時間が長くなる依存性が示されている。これは、
印加主電圧■、が低くなると、空乏層の伸びが小さくな
り実効Ｎ形ベース層１が長くなるため、残留キャリアの
引出しに時間を要するようになることを示している。第
５図において、曲線９および曲線１０は耐圧４５００
Ｖおよび１８００ Ｖの場合の依存性を示す。通常、４
５００ Ｖの素子は１８００ ｖのものと比較してベー
ス層の幅が約２倍以上となる。このため、４５００ Ｖ
の素子は１８００■の素子に比較してターンオフ時間の
印加主電圧■。依存性が強くなる。このような素子のタ
ーンオフ時間を短くするには、Ｎベース層１のライフタ
イムを短くするのが有効である。
シカシ、Ｎ形ベース層１のライフタイムを短くしていく
とオン電圧が高くなってしまうため、ターンオフ時間と
オン電圧の双方のバランスを取るようにライフタイムを
制御することが要求される。
とオン電圧が高くなってしまうため、ターンオフ時間と
オン電圧の双方のバランスを取るようにライフタイムを
制御することが要求される。
特に４５００ Ｖの素子等のような高耐圧素子ではＮ形
ヘース層１が厚くなりオン電圧が高くなる方向にあるた
め、精密な制御が要求されるようになる。
ヘース層１が厚くなりオン電圧が高くなる方向にあるた
め、精密な制御が要求されるようになる。
本発明はこの要求に応えるためになされたものであり、
その目的とするところは、ターンオフ時間を短くしても
オン電圧を低くできる高耐圧の素子を得ることにある。
その目的とするところは、ターンオフ時間を短くしても
オン電圧を低くできる高耐圧の素子を得ることにある。
このような目的を達成するために本発明は、アノード短
絡構造を有するゲートターンオフサイリスタにおいて、
Ｐ形ヘース層とＮ形ヘース層の形成する主接合近傍のＮ
形ベース層にキャリアのトラップ領域を形成するように
したものである。
絡構造を有するゲートターンオフサイリスタにおいて、
Ｐ形ヘース層とＮ形ヘース層の形成する主接合近傍のＮ
形ベース層にキャリアのトラップ領域を形成するように
したものである。
本発明においては、主接合近傍のＮ形ベース層に設けら
れたキャリアのトラップ中心を介して残留キャリアが消
滅する。
れたキャリアのトラップ中心を介して残留キャリアが消
滅する。
本発明に係わるゲートターンオフサイリスタの一実施例
を第１図に示す。第１図において、２１はＮ形ベース層
、２２はＮ形ベース層２１と共に主接合を形成するＰ形
ベース層、２３はＮ形エミッタ層、２４はＰ形エミッタ
層、２５はアノードＮ１層、２６，２７．２８は各々Ａ
Ｎ等の金属からなる陽電極、陰電極、ゲート電極であり
、Ｐ形エミッタ層２４とアノードＮ１層２５は陽電極２
６で短絡されている。また、Ｎ形ベース層２１中の斜線
領域２９はプロトンやアルゴン等の注入によって形成さ
れたキャリアのトラップ領域である。
を第１図に示す。第１図において、２１はＮ形ベース層
、２２はＮ形ベース層２１と共に主接合を形成するＰ形
ベース層、２３はＮ形エミッタ層、２４はＰ形エミッタ
層、２５はアノードＮ１層、２６，２７．２８は各々Ａ
Ｎ等の金属からなる陽電極、陰電極、ゲート電極であり
、Ｐ形エミッタ層２４とアノードＮ１層２５は陽電極２
６で短絡されている。また、Ｎ形ベース層２１中の斜線
領域２９はプロトンやアルゴン等の注入によって形成さ
れたキャリアのトラップ領域である。
Ｎ形ベース層２１のオン電圧への寄与は次式によって表
わされる。
わされる。
Ｖ ｔ （ＮＢ）ＱＣ６″／＋ＫＬ） 、 ・・・（
１１（１１式において、ＷはＮ形ヘース層２１の厚み、
ＬはＮ形ベース層２１中の少数キャリアの拡散長を示す
。なお、拡散長しとライフタイムτとの関係は、Ｄを拡
散定数とすると、Ｌ ＝ ｔＪ”Ｍ〒である。
１１（１１式において、ＷはＮ形ヘース層２１の厚み、
ＬはＮ形ベース層２１中の少数キャリアの拡散長を示す
。なお、拡散長しとライフタイムτとの関係は、Ｄを拡
散定数とすると、Ｌ ＝ ｔＪ”Ｍ〒である。
Ｎ形ベース層２１の領域中のＷｌの幅の領域のライフタ
イムをτ１ （Ｌ １ ＝ Ｄ腎コ） 、その他の領
域のライフタイムをτとすると、 ｖ Ｔ（ＮＢ）αｌ−１７（２０）・−ｗ＋／＋２Ｌｌ
、 、 、 、 （２１（１１，＋２１式から、例え
ばＮ形ヘース層２１の１／３ｗ４域のみのライフタイム
を制御するとすれば、Ｎ形ベース層全体のライフタイム
をライフタイムを制御しない素子の１／２にするのと同
じＶ、（ＮＢ）を得るには、１／３領域のライフタイム
を約１／３にすることに相当することになる。すなわち
、残り２／３ｗ４域のライフタイムは元のままであり、
その分だけオン電圧上有利となる。従って、Ａｕ等の重
金属を拡散した場合、Ｎ形ベース層２１全体にわたる均
一なライフタイム分布よりも、本実施例におけるように
、必要部分において集中的にライフタイムを短くする方
がターンオフ特性の改善に効果的である。Ｎ形ベース領
域２１のうちアノード短絡部に近い部分のライフタイム
は長くても早く引き出されるため、Ｎ形ヘース領域２１
の主接合近傍領域で集中的にライフタイムを短くすれば
良い。なお、数ＭｅＶでプロトンを注入すれば、１００
μｍ以上のところにキャリアのトラソブレヘルを作るこ
とができる。このようにして、本実施例のザイリスタは
、オン電圧の増加を抑制できると共に、トラップ領域２
９の形成によりターンオフ時間も小さくすることができ
る。
イムをτ１ （Ｌ １ ＝ Ｄ腎コ） 、その他の領
域のライフタイムをτとすると、 ｖ Ｔ（ＮＢ）αｌ−１７（２０）・−ｗ＋／＋２Ｌｌ
、 、 、 、 （２１（１１，＋２１式から、例え
ばＮ形ヘース層２１の１／３ｗ４域のみのライフタイム
を制御するとすれば、Ｎ形ベース層全体のライフタイム
をライフタイムを制御しない素子の１／２にするのと同
じＶ、（ＮＢ）を得るには、１／３領域のライフタイム
を約１／３にすることに相当することになる。すなわち
、残り２／３ｗ４域のライフタイムは元のままであり、
その分だけオン電圧上有利となる。従って、Ａｕ等の重
金属を拡散した場合、Ｎ形ベース層２１全体にわたる均
一なライフタイム分布よりも、本実施例におけるように
、必要部分において集中的にライフタイムを短くする方
がターンオフ特性の改善に効果的である。Ｎ形ベース領
域２１のうちアノード短絡部に近い部分のライフタイム
は長くても早く引き出されるため、Ｎ形ヘース領域２１
の主接合近傍領域で集中的にライフタイムを短くすれば
良い。なお、数ＭｅＶでプロトンを注入すれば、１００
μｍ以上のところにキャリアのトラソブレヘルを作るこ
とができる。このようにして、本実施例のザイリスタは
、オン電圧の増加を抑制できると共に、トラップ領域２
９の形成によりターンオフ時間も小さくすることができ
る。
第２図は、オン電圧とターンオフ時間の依存性を、本実
施例（曲線３１）と従来例（曲線３２）のものについて
比較したものである。本実施例では相関関係が大幅に改
善されている。また、第３図はターンオフ時間の印加主
電圧Ｖ、依存性を示したものであり、曲線３３は本実施
例のもの、曲線３４は従来例のものを示す。本実施例で
は依存性が小さくなっている。これは、アノード短絡部
から深く離れたＮ形ベース層２１のライフタイムが短く
なっているため、印加主電圧ＶＤが低く空乏層の伸びが
小さい時でも、実効的にはベース層が短い場合と等価に
なっているためである。
施例（曲線３１）と従来例（曲線３２）のものについて
比較したものである。本実施例では相関関係が大幅に改
善されている。また、第３図はターンオフ時間の印加主
電圧Ｖ、依存性を示したものであり、曲線３３は本実施
例のもの、曲線３４は従来例のものを示す。本実施例で
は依存性が小さくなっている。これは、アノード短絡部
から深く離れたＮ形ベース層２１のライフタイムが短く
なっているため、印加主電圧ＶＤが低く空乏層の伸びが
小さい時でも、実効的にはベース層が短い場合と等価に
なっているためである。
以上説明したように本発明は、Ｐ形ベース層とＮ形ベー
ス層の形成する主接合近傍のＮ形ベース層にキャリアの
トラップ領域を形成したことにより、このトラップ領域
により残留キャリアを消滅させることができると共にオ
ン電圧の増加を抑制することができるので、高耐圧の素
子にあっても、オン電圧が低くターンオフ時間の短い素
子を得ることができる効果がある。
ス層の形成する主接合近傍のＮ形ベース層にキャリアの
トラップ領域を形成したことにより、このトラップ領域
により残留キャリアを消滅させることができると共にオ
ン電圧の増加を抑制することができるので、高耐圧の素
子にあっても、オン電圧が低くターンオフ時間の短い素
子を得ることができる効果がある。
第１図は本発明に係わるゲートターンオフサイリスタの
一実施例を示す断面図、第２図はそのターンオフ時間の
オン電圧依存性を示すグラフ、第３図は同じくそのター
ンオフ時間の印加主電圧依存性を示すグラフ、第４図は
従来のゲートターンオフサイリスタを示す断面図、第５
図はそのターンオフ時間の印加主電圧依存性を示すグラ
フである。 ２１・・・Ｎ形ベース層、２２・・・Ｐ形ベース層、２
３・・・Ｎ形エミッタ層、２４・・・Ｐ形エミッタ層、
２５・・・アノードＮ１層、２６・・・陽電極、２７・
・・陰電極、２８・・・ゲート電極、２９・・・トラッ
プ領域。
一実施例を示す断面図、第２図はそのターンオフ時間の
オン電圧依存性を示すグラフ、第３図は同じくそのター
ンオフ時間の印加主電圧依存性を示すグラフ、第４図は
従来のゲートターンオフサイリスタを示す断面図、第５
図はそのターンオフ時間の印加主電圧依存性を示すグラ
フである。 ２１・・・Ｎ形ベース層、２２・・・Ｐ形ベース層、２
３・・・Ｎ形エミッタ層、２４・・・Ｐ形エミッタ層、
２５・・・アノードＮ１層、２６・・・陽電極、２７・
・・陰電極、２８・・・ゲート電極、２９・・・トラッ
プ領域。
Claims (3)
- （１）アノード短絡構造を有するゲートターンオフサイ
リスタにおいて、Ｐ形ベース層とＮ形ベース層の形成す
る主接合近傍の前記Ｎ形ベース層にキャリアのトラップ
領域を形成したことを特徴とするゲートターンオフサイ
リスタ。 - （２）キャリアのトラップ領域は、プロトン又はアルゴ
ンの注入により形成されたことを特徴とする特許請求の
範囲第１項記載のゲートターンオフサイリスタ。 - （３）キャリアのトラップ領域は、厚みにおいてＮ形ベ
ース層の１／２以内であり、この１／２以内の領域はア
ノード短絡部のない主表面側にあることを特徴とする特
許請求の範囲第１項記載のゲートターンオフサイリスタ
。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61234855A JP2604580B2 (ja) | 1986-10-01 | 1986-10-01 | アノード短絡形ゲートターンオフサイリスタ |
| DE3733100A DE3733100C3 (de) | 1986-10-01 | 1987-09-30 | Abschalt-Thyristor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61234855A JP2604580B2 (ja) | 1986-10-01 | 1986-10-01 | アノード短絡形ゲートターンオフサイリスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6388863A true JPS6388863A (ja) | 1988-04-19 |
| JP2604580B2 JP2604580B2 (ja) | 1997-04-30 |
Family
ID=16977404
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61234855A Expired - Lifetime JP2604580B2 (ja) | 1986-10-01 | 1986-10-01 | アノード短絡形ゲートターンオフサイリスタ |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP2604580B2 (ja) |
| DE (1) | DE3733100C3 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03129879A (ja) * | 1989-10-16 | 1991-06-03 | Toshiba Corp | 過電圧保護機能付半導体装置及びその製造方法 |
| US5191438A (en) * | 1989-12-12 | 1993-03-02 | Sharp Kabushiki Kaisha | Facsimile device with skew correction and text line direction detection |
| JP2009239269A (ja) * | 1998-08-05 | 2009-10-15 | Memc Electron Materials Inc | 高性能シリコンパワーデバイスにおける不均一少数キャリア寿命分布 |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS649658A (en) * | 1987-07-01 | 1989-01-12 | Mitsubishi Electric Corp | Gto thyristor |
| GB2213988B (en) * | 1987-12-18 | 1992-02-05 | Matsushita Electric Works Ltd | Semiconductor device |
| EP0343369A1 (de) * | 1988-05-19 | 1989-11-29 | Siemens Aktiengesellschaft | Verfahren zum Herstellen eines Thyristors |
| DE3832208A1 (de) * | 1988-09-22 | 1990-03-29 | Asea Brown Boveri | Steuerbares leistungshalbleiterbauelement |
| US5182626A (en) * | 1989-09-20 | 1993-01-26 | Mitsubishi Denki Kabushiki Kaisha | Insulated gate bipolar transistor and method of manufacturing the same |
| JP2739002B2 (ja) * | 1991-12-20 | 1998-04-08 | 三菱電機株式会社 | 半導体装置及びその製造方法 |
| EP0556739B1 (en) * | 1992-02-20 | 1998-07-08 | Hitachi, Ltd. | Gate turn-off thyristor and power convertor using the same |
| DE19711438A1 (de) * | 1997-03-19 | 1998-09-24 | Asea Brown Boveri | Thyristor |
| DE102005037573B4 (de) | 2005-08-09 | 2007-05-31 | Infineon Technologies Ag | Thyristor mit Freiwerdeschutz in Form eines Thyristorsystems und Verfahren zur Herstellung des Thyristorsystems |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5021345A (ja) * | 1973-06-27 | 1975-03-06 | ||
| JPS52113686A (en) * | 1976-03-17 | 1977-09-22 | Westinghouse Electric Corp | Method of producing semiconductor device |
| JPS58114467A (ja) * | 1981-12-28 | 1983-07-07 | Toyo Electric Mfg Co Ltd | 高速ダイオ−ド |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4311534A (en) * | 1980-06-27 | 1982-01-19 | Westinghouse Electric Corp. | Reducing the reverse recovery charge of thyristors by nuclear irradiation |
| DE3117202A1 (de) * | 1981-04-30 | 1982-11-18 | Brown, Boveri & Cie Ag, 6800 Mannheim | Verfahren zum einstellen der lebensdauer der minoritaetsladungstraeger in halbleiterschaltern mit protonenstrahlen |
| DE3423287A1 (de) * | 1983-07-01 | 1985-01-03 | Brown, Boveri & Cie Ag, 6800 Mannheim | Halbleiter-bauelement mit mindestens einem pn-uebergang und mit in der tiefe der basisschicht scharf lokalisierten ionen, verfahren zu dessen herstellung und seine verwendung |
| JPH0691244B2 (ja) * | 1984-04-27 | 1994-11-14 | 三菱電機株式会社 | ゲートターンオフサイリスタの製造方法 |
| GB2171555A (en) * | 1985-02-20 | 1986-08-28 | Philips Electronic Associated | Bipolar semiconductor device with implanted recombination region |
-
1986
- 1986-10-01 JP JP61234855A patent/JP2604580B2/ja not_active Expired - Lifetime
-
1987
- 1987-09-30 DE DE3733100A patent/DE3733100C3/de not_active Expired - Lifetime
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5021345A (ja) * | 1973-06-27 | 1975-03-06 | ||
| JPS52113686A (en) * | 1976-03-17 | 1977-09-22 | Westinghouse Electric Corp | Method of producing semiconductor device |
| JPS58114467A (ja) * | 1981-12-28 | 1983-07-07 | Toyo Electric Mfg Co Ltd | 高速ダイオ−ド |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03129879A (ja) * | 1989-10-16 | 1991-06-03 | Toshiba Corp | 過電圧保護機能付半導体装置及びその製造方法 |
| US5191438A (en) * | 1989-12-12 | 1993-03-02 | Sharp Kabushiki Kaisha | Facsimile device with skew correction and text line direction detection |
| JP2009239269A (ja) * | 1998-08-05 | 2009-10-15 | Memc Electron Materials Inc | 高性能シリコンパワーデバイスにおける不均一少数キャリア寿命分布 |
Also Published As
| Publication number | Publication date |
|---|---|
| DE3733100C2 (ja) | 1993-03-18 |
| DE3733100C3 (de) | 1997-01-02 |
| JP2604580B2 (ja) | 1997-04-30 |
| DE3733100A1 (de) | 1988-04-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Deboy et al. | A new generation of high voltage MOSFETs breaks the limit line of silicon | |
| JP3507732B2 (ja) | 半導体装置 | |
| CN103258847B (zh) | 一种双面场截止带埋层的rb-igbt器件 | |
| JP2006332127A (ja) | 電力用半導体装置 | |
| JPS6388863A (ja) | ゲ−トタ−ンオフサイリスタ | |
| US20150279985A1 (en) | Trench transistor device | |
| JP2002517097A (ja) | パワーダイオード構造体 | |
| KR102433407B1 (ko) | 전력 반도체 장치 및 그 제조 방법 | |
| JP2002530869A (ja) | 誘電性または半絶縁性シールド構造体を有する半導体構成素子 | |
| JP3793841B2 (ja) | 接合型ｆｅｔ半導体装置 | |
| US7301178B2 (en) | Pressed-contact type semiconductor device | |
| JP6246979B1 (ja) | Ｍｏｓｆｅｔ及び電力変換回路 | |
| US4952990A (en) | Gate turn-off power semiconductor component | |
| US4236169A (en) | Thyristor device | |
| US6614087B1 (en) | Semiconductor device | |
| US5491351A (en) | Gate turn-off thyristor | |
| US20240266432A1 (en) | Power transistor with soft recovery body diode | |
| US20220376094A1 (en) | Insulated gate bipolar transistor | |
| JPH06112494A (ja) | 絶縁ゲート型バイポーラトランジスタ | |
| JP2504609B2 (ja) | 半導体装置 | |
| JP2674641B2 (ja) | ゲートターンオフサイリスタ | |
| JPS63288064A (ja) | 複合サイリスタ | |
| Bauer | Conceptual study of sub-600 V IGBTs | |
| JPS60260151A (ja) | 半導体装置 | |
| JPH0327573A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |