JPS638961A - デ−タ入力回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の目的〕 （産業上の利用分野） この発明は、データ入力回路、詳しくは、入力すべきデ
ータのみを誤ることなく正確に入力し得るように制御す
るデータ入力回路に関する。

（従来の技術） 例えばマイクロコンピュータ等からデータバスを介して
供給されるデータをデータレジスタを介して入力する場
合、入力データ通常書込信号とともに供給され、この書
込信号によって入力データをゲートしてデータレジスタ
にラッチしている。

また、データレジスタが複数個ある場合には、どのデー
タレジスタを介してデータを入力するのかを決定するた
めに入力データに先立ちデータレジスタを選択するため
のアドレス信号が供給され、このアドレス信号によって
データレジスタを選択することになっている。そして、
この選択後、入力データが書込信号とともに供給され、
この書込信号によって入力データをゲートして先に供給
されたアドレス信号で選択されたデータレジスタに入力
データをラッチしている。

（発明が解決しようとする問題点） 上述した従来のデータ入力方式においては、書込信号が
供給された場合には、データバス上に存在しているデー
タを常に入力データとしてデータレジスタにラッチして
入力しているので、書込信号が意図せずに誤動作した場
合には、この誤動作時データバス上に存在している真の
データでないデータでもラッチしてしまうという問題が
ある。

更に詳細には、入力すべき時でない時に、書込信号線上
にノイズが乗った場合には、このノイズが書込信号と識
別され、このノイズからなる書込信号によりデータバス
上の正規でないデータがデータレジスタに誤ってラッチ
され入力されてしまう。また、入力すべきデータは書込
信号とともに例えばマイクロコンピュータの制御により
供給されるが、該マイクロコンピュータが例えば暴走し
た場合にも、入力すべき時でない予期しない時に書込信
号が誤ってマイクロコンピュータから供給され、この誤
った書込信号によってデータバス上の正規でないデータ
が誤ってラッチされ入力されてしまうことになる。この
ように正規でないデータが入力された場合には、このデ
ータを受信した後段の回路が誤動作するだけでなく、場
合によっては後段の回路に設けられている例えば駆動ト
ランジスタ等が破壊する可能性もある。従来、このよう
な事態を防止するために、後段の回路の種々の回路対策
を行なっていたが、このような従来の回路対策は非常に
複雑で非経済的である上、このような回路対策は必ずし
も十分なものでないとともに、回路対策が行なわれてい
たとしても上述したような正規でないような入力データ
が供給されると、その都度後段の回路は動作が停止する
ためのシステム的にも十分な動作を行なうことができな
い。

この発明は、上記に鑑みてなされたもので、その目的と
するところは、入力すべきデータのみを誤ることなく正
確に入力することができるデータ入力回路を提供するこ
とにある。

〔発明の構成〕

（問題点を解決するための手段） 上記問題点を解決するため、この発明は、入力すべきデ
ータに先立ら所定の許可信号を供給する許可信号供給手
段と、前記許可信号に続く１組の入力データのみを有効
に入力するように制御する許可回路とを有することを要
旨とする。

（作用） この発明のデータ入力回路においては、所定の許可信号
が供給された後の１組の入力データのみを有効に入力し
ている。

（実施例） 以下、図面を用いてこ、の発明の詳細な説明する。第１
図はこの発明の一実施例に係るデータ入力回路のブロッ
ク図である。第２図は第１図のデータ入力回路の電気信
号の波形図である。

第１図のデータ入力回路においては、入力されるデータ
は例えばマイクロコンピュータ等からデータバス１を介
して供給されるようになっている。

このデータバス１には許可回路３、セレクタ５および複
数のデータレジスタ７が共通に接続されている。また、
このデータ入力回路は書込回路９を有している。

データバス１上には例えばマイクロコンピュータから第
２図に示すように許可データ、アドレス信号および入力
データ信号が順次供給されるようになっている。アドレ
ス信号は上記セレクタ５によって解読され、この解読信
号により上記複数のデータレジスタ７の１つを指定する
ものであり、この指定されたデータレジスタ７に入力デ
ータ信号がラッチされるようになっている。

書込回路９には第２図に示すように許可信号およびアド
レス信号の両信号をゲートするように同期したステータ
ス信号と、許可データ、アドレス信号およびデータ信号
にそれぞれ同期した３つの書込信号とが供給され、これ
により書込回路９は許可データおよびアドレス信号にそ
れぞれ同期した２つのコマンド書込信号と、データ信号
に同期したデータ書込信号を発生するよう・に構成され
ている。書込回路９から出力されるコマンド書込信号は
許可回路３およびセレクタ５に供給され、データ書込信
号は各データレジスタ７にゲート信号として供給されて
いる。

許可回路３はデータパスコから供給される許可データを
書込信号とコマンド書込信号とによってゲートしてラッ
チし、許可信号を最初の・コマンド書込信号の後端部か
ら次のコマンド書込信号の後端部の門出力し、この許可
信号をセレクタ５に供給している。

セレクタ５は許可回路３からの許可信号が供給されてい
る時に供給されるコマンド書込信号にようてデータバス
１上のアドレス信号をラッチし、このアドレス信号を解
読してセレクト信号１．２゜３としてそれぞれ対応する
データレジスタ７に供給している。この各セレクト信号
は第３番目の書込信号の後端部まで出力されている。

以上にように本データ入力回路は構成されている。次に
作用を説明する。

まず、入力すべきデータ信号が供給れさるに先立ちデー
タパスコには許可データおよびアドレス信号が順次供給
されるとともに、これらの許可データおよびアドレス信
号をゲートするように同期したステータス信号が書込回
路９に供給される。

また、書込回路９はこのステータス信号と同時にデータ
バス１上に供給される許可データ、アドレス信号、デー
タ信号にそれぞれ同期して３つの書込信号が供給される
。書込回路９はステータス信号および最初の書込信号に
よって最初のコマンド書込信号を許可データに同期して
発生し、このコマンド書込信号によってデータパスコ上
の許可データを受信し、第２図に示すような許可信号を
セレクタ５に供給する。

セレクタ５はこの許可信号を受信している時に書込回路
９からコマンド書込信号を受信すると、このコマンド書
込信号によりデータバス１上のアドレス信号をラッチす
る。そして、このアドレス信号を解読し、解読したセレ
クト信号を出力する。

このセレクト信号は複数のデータレジスタ７の１つを指
定するが、このセレクト信号は第２図に示すように第３
の書込信号の後端部まで出力され、このセレクト信号が
出力されている時に第３の書込信号に同期したデータ書
込信号が供給されると、このデータ書込信号によりセレ
クト信号により指定されているデータレジスタ７にデー
タバス１上のデータ信号がラッチされ、これがその指定
されたデータレジスタ７から出力される。

すなわち、このデータ入力回路においては、データ信号
に先立って許可データが供給された時のみデータバス１
上のデータ信号を正規のデータ信号とみなして、これを
データレジスタ７にラッチし、出力しているのである。

第３図はこの発明の他の実施例に係るデータ入力回路の
ブロック図であり、第４図は第３図のデータ入力回路の
電気信号の波形図である。

このデータ入力回路の基本的構成は第１図の回路とほぼ
同じであるが、第１図の書込回路９においてデータパス
コ上に供給される許可データにのみ同期するように出力
されるイネーブル信号が新たに供給されて、出力信号と
して許可データ書込信号およびアドレス書込信号が独立
に出力され、これらの信号が第１図のコマンド書込信号
の代りに許可回路３およびセレクタ５にそれぞれ供給さ
れるように書込回路９′として構成されている点が異な
るのみであり、このデータ入力回路の動作は第１図の回
路の動作と同じである。

このように構成された結果、書込回路９はイネーブル信
号により最初の書込信号のみを受信し、これにより第４
図に示すように単独の許可データ書込信号を許可回路３
に出力し、データバス１上の許可データを受信して、許
可信号として出力している。従って、第１図のようにコ
マンド書込信号を許可回路３とセレクタ５とで兼用して
いないので、データバス１に供給される許可データはア
ドレス信号等の他の信号によって制限されない任意の信
号を使用することができる。また、同様に、セレクタ５
にアドレス信号をラッチさせるためのアドレス書込信号
もイネーブル信ｑがなくてステータス信号があるという
条件により第４図に示すように単独で形成されてるので
、アドレス信号は他の信号にｆｆ１ｌ限されず任意の信
号を使用することができる。

この実施例のデータ入力回路においては、例えば入力デ
ータを供給するマイクロコンピュータ等が暴走等して意
図しないイネーブル信号だ供給されたとしても、この時
許可データが一致しない場合には許可信号は出力されな
いため、本回路は動作しないことになる。更に、許可デ
ータが一致したとしても、次にステータス信号が供給さ
れる必要があり、更に書込信号が供給されなければ回路
は正常に動作しないようになって、意図しないデータが
容易に入力されないようになっているのである。

第５図は第１図のデータ入力回路の更に詳細な回路、す
なわち第１図のデータ入力回路の各ブロック回路を具体
的な論理回路素子で更に詳細に展開した詳細回路であり
、基本的回路動作は第１図の回路の動作と同じである。

第６図は第５図のデータ入力回路の電気信号の波形図で
ある。従って、第６図は第２図の波形図に対応する波形
図であるが、書込信号の極性が反転されるとともに、新
たに仮許可信号が追加されている。

第５図のデータ入力回路において、書込回路９はＤ型フ
リップフロップ９１、アンド回路９２で構成される。な
お、第１図に示した潜込回路９はコマンド書込信号を発
生するようになっているが、第５図では、コマンド書込
信号は許可回路３に示されているインバータ９３および
アンド回路９４により形成され、許可回路３の個入力り
型フリップフロップ３１のクロック入力に供給されると
ともに、セレクト回路５の個入力り型フリブフロツブ５
１のクロック入力に供給されている。許可回路３の個入
力り型フリップフロップ３１はデータバス１上の許可デ
ータをアンド回路９４からのコマンド書込信号によって
ラッチして、仮許可信号をＤ型フリップフロップ３３に
供給している。Ｄ型フリップフロップ３３はこの仮許可
信号をインバータ９３を介してよ込信号でラッチし、許
可信号をセレクト回路５の各アンド回路５３の一方の入
力に供給でいる。セレクト回路５はデータバス１上に供
給されるアドレス信号を受信づるための個入力のＤ型フ
リップフロップ５１を有し、前記アンド回路９４からの
コマンド書込信号によってアドレス信号をラッチする。

この結果、多入力り型フリップフロップ５１の出力のい
ずれかのみがラッチしたアドレス信号に対応して高レベ
ルになり、この高レベルのアドレス信号により前記アン
ド回路５３を介してセレクト信号としてデータレジスタ
７の対応するアンド回路７１のみをゲートする。一方、
このアンド回路７１には書込回路９のアンド回路９２か
らのデータ書込信号が供給され、セレクト回路５からの
セレクト信号でゲートされたアンド回路７１を介してデ
ータレジスタ７の多入力り型フリップフロップ７２にラ
ッチされ、該入力り型フリップフロップ２から出力信号
として出力されている。

第７図は第３図のデータ入力回路の更に詳細な回路、す
なわち第３図のデータ入力回路の各ブロック回路を具体
的な論理回路素子で更に詳細に展開した詳細回路であり
、基本的回路動作は第３図の回路の動作と同じである。

第８図は第７図のデータ入力回路の電気信号の波形図で
ある。従って、第８図は第４図の波形図に対応する波形
図である。

第７図のデータ入力回路は第３図において説明したよう
にデータバス１上の許可データにのみ同期するイネーブ
ル信号が新たに供給され、これにより許可データ書込信
号およびアドレス書込信号を別々に形成したものである
。このため、第７図の回路はイネーブル信号をラッチす
るＤ型フリップ７０ツブ９５を有し、このＤ型フリップ
７０ツブ９５の出力信＠ＱおよびＱをそれぞれアンド回
路３５．３７に供給し、許可データ書込信号およびアド
レス書込信号を別々に形成し、許可回路３の多入力り型
フリップ７０ツブ３１およびセレクト回路５の多入力り
型フリップフロップ５１のクロック入力にそれぞれ供給
し、データバス１上の許可データおよびアドレス信号を
適確にラッチしている。この他の回路動作は第３図およ
び第５図の回路動作と同じである。

〔発明の効果〕

以上説明したように、この発明によれば、所定の許可信
号が供給された後の１組の入力データのみを有効に入力
しているので、許可信号後の入力すべき正規のデータの
みが入力される。従って、従来のようにノイズやマイク
ロコンピュータの暴走等で誤った書込信号が供給された
としても、許可信号が予め供給されていない場合には°
、このような誤った書込信号により正規でないデータが
入力されることがないようになっており、特に後段の回
路の安全性を保証している。

【図面の簡単な説明】 第１図はこの発明の一実施例に係るデータ入力回路のブ
ロック図、第２図は第１図の回路の動作を示す波形図、
第３図はこの発明の他の実施例に係るデータ入力回路の
ブロック図、第４図は第３図の回路の動作を示す波形図
、第５図および第７図はそれぞれ第１図および第３図の
詳細な回路図、第６図および第８図はそれぞれ第５図お
よび第７図の回路の動作を示す波形図である。 １・・・データバス　　　３・・・許可回路５・・・セ
レクタ　　　　７・・・データレジスタ９．９′・・・
書込回路 代零人人１里士三好　保Ａ 第１図 第２図 第３図

Claims (1)

【特許請求の範囲】
1. 入力すべきデータに先立ち所定の許可信号を供給する許
   可信号供給手段と、前記許可信号に続く１組の入力デー
   タのみを有効に入力するように制御する許可回路とを有
   することを特徴とするデータ入力回路。