JPS6389936A - シフトパス故障診断方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 技術分野 本発明はシフトパス故障診断方式に関し、特に複数の記
憶素子が縦続的に接続された診断ブロックを複数縦続的
に接続して構成されるシフトパスを有する情報処理装置
のシフトパス故障診断方式従来、情報処理装置の試験診
断を行う有効な方法としては、装置内に点在する記憶素
子をテスト時に縦続的に接続して一連のシフトレジスタ
回路（シフトパス）を構成し、テストの難しい順序回路
を組合せ回路に変換することでテストを容易化するシフ
トパス診断方式がある。

このような従来の情報処理装置のシフトパス診断方式で
は、複数の記憶素子を縦続的に接続してシフトパスを構
成しており、このシフトパスには故障時の保守交換単位
が一つのシフト単位に対して複数個含まれていたので、
シフトパスそれ自身に障害が発生すると保守交換単位を
特定することができず、修復時間が大きくなるという欠
点があった。

発明の目的 本発明は上記のような従来のものの欠点を除去すべくな
されたもので、シフトパス自身の故障の診断を容易に行
うことができ、修復時間を短縮することができるシフト
パス故障診断方式の提供を目的とする。

ｌｌＬ員羞 本発明によるシフ１−パス故障診断方式は、複数の記憶
素子が縦続的に接続された診断ブロックを複数縦続的に
接続して構成されるシフトパスを有する情報処理装置の
シフトパス故障診断方式であって、前記診断ブロック毎
に夫々対応して記憶素子を設（プ、前記シフトパスに対
してシフトイン動作により同一データの書込みを行った
ときの前記シフトパスを構成する前記診断ブロック毎の
最後部の記憶素子の内容を前記診断ブロック毎に夫々対
応して設けられた記憶素子に転送して記憶させ、前記診
断ブロック毎に対応して設【プられた記憶素子の内容を
読出して前記診断ブロックの故障の診断を行うようにし
たことを特徴とする。

実施例 次に、本発明の一実施例について図面番参照して説明す
る。

第１図は本発明の一実施例を示すブロック図である。図
において、本発明の一実施例は、シフトパスｉ　（ｉ＝
１．２．・・・・・・、ｎ）と、シフトパス選択モード
を指定するシフトパス選択モード指定回路１１と、診断
モードを指定するためのシフトモード指定回路１２と、
複数のシフトパスｉのうち１つを指定するシフトパス指
定回路１３と、デコーダ１４と、デコーダ１４を介して
クロックを供給するクロック供給回路１５と、シフトパ
スｉにデータを入力するシフトイン制御回路１６と、シ
フトパスｉからの出力を選択するマルチプレクサ１７と
、マルチプレクサ１７により選択されたデータを直列に
出力するためのシフトアウト制御回路１８と、シフトバ
ッファ１９と、診断装置２０とから構成されている。

シフトパスｉは保守交換単位ｉ　ｊ　（ｊ＝ａ、ｂ。

・・・・・・、ρ）が夫々縦続的に接続されて構成され
ている。この保守交換単位ｉｊは夫々、装置内に点在す
る記憶素子ｉ　ｊ−ｋ　（ｋ＝’２．３．・・・・・・
、ｑ）が縦続的に接続されて構成される一連のシフトレ
ジスタ回路群で形成される第１のシフトパスと、記憶素
子１ｊ−ｚで形成される第２のシフトパスと、これらの
シフトパスを切換えるシフトパス選択回路１ｊ−１とか
ら構成されている。

保守交換単位１ａにおいては、シフトパス選択モード指
定回路１１でシフトパス選択モードが“０″にセットさ
れると、シフトパス選択回路１ａ−’１によって記憶素
子１ａ−２〜１　ａ−ｑが縦続的に接続され、一連のシ
フトレジスタ回路を構成して第１のシフトパスを構成す
る。また、シフトパス選択モード指定回路１１でシフト
パス選択モードが“１″にセットされると、シフトパス
選択回路１ａ−１によって記憶素子１ａ−ｚのみが第２
のシフトパスを構成する。

記憶素子１ａ−ｚはシフトモード指定回路１２で診断モ
ードが指定されずに、クロックが供給された場合に、第
１のシフトパスの最後の記憶素子１　ａ−ｑの内容が移
送され、これを記憶するように構成される。保守交換単
位１ａ以外の他の保守交換単位１ｂ、・・・、１ρ、・
・・ｎｕも夫々保守交換単位１ａと同様に構成される。

次に、本発明の一実施例において、シフトパス異常を検
出する手順について説明する。

まず、シフトパス選択モード指定回路１１でシフトパス
選択モードを０″にセットし、保守交換単位ｉｊ夫々の
シフトパスを第１のシフトパス構成とする。

つづいて、シフトパス指定回路１３で所望のシフトパス
１を選択し、シフトモード指定回路１２でシフトモード
を“１″にセットし、クロック供給回路１５からシフト
パス１にクロックを供給する。このクロックの供給によ
りマルチプレクサ１７とシフトアウト制御回路１８とを
介してデータを１ビツトづつシフトバッファ１９に取込
む。このとき、シフトパス１のシフ１〜イン端子からシ
フトイン制御回路１６により０″が入乃される。

このようにして、シフトパス１の保守交換単位１ｊの第
１のシフトパスを構成する記憶素子１ｊ−にの内容をす
べてシフトバッファ１９に転送すると、シフトパス１の
保守交換単位１ｊは第１のシフトパスにはすべて′″０
゛′の内容が格納されているはずである。これをチェッ
クするために、さらにクロックを１回だ（づシフトパス
コに供給して、シフトアウト端子から出力されるビット
が０゛′であることをシフトアウト制御回路１８でチェ
ックする。

このとき、もしシフトパスコ内のある記憶素子１ｊ−ｋ
が１″にスタックされるようなモードの障害になってい
るとシフトアウト端子から出力されるビットは１１１　
Ｉ＋となり、１１１　Ｉ＋スタック故障を検出すること
が可能である。シフトパス１が正常であれば、さらにク
ロックを１回だけシフトパス１に供給し、シフトイン端
子がらシフｌ−イン制御回路１６により１″を入力する
。これにより、シフトパス１ではシフトイン端子側の記
憶素子１ａ−２の１ビツトだけが４１１　＄１となり、
第１のシフトパスを構成する他の記憶素子１ａ−３〜１
ρ−ｑの内容はすべて“Ｏ”′となる。このときの′１
″をラストデジット（以下ＬＳＤ’とする）と呼び、上
述の手順をスキャンアウトと呼ぶ。

スキャンアウト終了後、シフトパス選択モード指定回路
１１でシフトパス選択モードを０″にセットし、保守交
換単位ｉｊ内のシフトパスを第１のシフトパス構成とす
る。

つづいて、シフトパス指定回路１３で所望のシフトパス
１を選択し、シフトモード指定回路１２でシフトモード
を“１″にセットし、クロック供給回路１５・からシフ
トパス１にクロックを供給して、シフトイン制御回路１
６を用いてさきにシフトバッファ１９に取込まれたデー
タを１ビツトづつシフトバッファ１９からシフトパス１
に転送する。

このとき、シフトアウト端子から出力されるデータをシ
フトアウト制御回路１８で１″であるか、“Ｏ″である
かをチェッ゛りする。シフトアウト制御回路１８が１″
を検出したならば、シフトパス１の全ビット数だけクロ
ックを供給したか否かをチェックし、全ビット数だけク
ロックを供給していないときは異常終了とみなす。これ
は、この動作で１１１１１が出力されるのは、予めスキ
ャンアウトが正常に終了したときに最後にシフトインし
たしＳＤが、全ビット数だけのクロックの供給によりシ
フトアウトされる場合に限られるからである。全ビット
数だけクロックが供給されていないときには、シフトア
ウト端子から出力されるデータは１１０１１である。

また、すでに全ビット数だけのクロックを供給している
のに、シフトアウト端子から出力されるデータが“０″
のときは、シフ１へパス１内のある−　　　　〇　　　
　− 記憶素子１ｊ−ｋが“０″にスタックされるようなモー
ドの障害になってることを示し、０′”スタック故障の
検出が可能となる。上述の手順をスキャンインと呼ぶ。

これらスキャンアラ！〜とスキャンインとの終了後に、
診断回路２０はシフトバッフ１１９の内容を読出すこと
によって、任意のシフトパスｉの内容を表示することが
できる。また、スキャンアウト終了後に診断装置２０か
ら所望のデータをシフトバッファ１９に転送し、そのの
ちにスキャンインを行うことによって、任意のシフトパ
スｉに所望のデータをセットすることができる。

第２図は記憶素子１ｊ−にのひとつがパ１′′スタック
故障を生じた場合のシフトパス１およびシフトバッファ
１９の状態遷移を示す図である。図においては、保守交
換単位１ｂの記憶素子１ｂ−３に゛１゛′スタック故障
を生じた場合について図示しており、この場合に故障を
生じた保守交換単位１ｂを指摘する手順について図を用
いて説明する。

まず、シフトパス選択モード指定回路１１によりシフト
パスｉを第１のシフトパス構成として、シフトパス指定
回路１３によりシフトパスコを選択する。シフトモード
指定回路１２とクロック供給回路１５とによりシフトパ
ス１の内容をシフトバッファ１９にスキャンアウトする
。このとき、記憶素子１ｂ−３に゛１″スタック故障が
生じているので、このスキャンアウトは異常終了する。

この異常終了したときのシフトパス１の記憶素子１ｊ−
にの内容は、シフトイン端子から“１″スタツク故障の
記憶素子１ｂ−３の直前の記憶素子１ｂ−２まテノ記憶
素子１　ａ−２〜１　ｂ−２が４１０１１で、記憶素子
１ｂ−３からシフトアウト端子までの記憶素子１ｂ−３
〜１ρ−ｑはすべて１１１　Ｉ＋となっているはずであ
る。

つづいて、シフトモード指定回路１２をＯ″にして、診
断モードを解除し、クロックを１つ供給すると、各保守
交換単位１ｊの第１のシフトパスの最後の記憶素子１ｊ
−ｑの内容が夫々用２のシフトパスを構成する記憶素子
１ｊ−ｚに移送される。すなわち、このとき、記憶素子
１ａ−ｚは“０″で、他の記憶素子１ｂ−ｚ〜１ρ−７
は夫々“１″である。

次に、シフトモード指定回路１２を１１１１１にして診
断モードとし、シフトパス選択モード指定回路１１を“
１″にセットしてシフトパスｉを第２のシフトパス構成
として、シフトパス指定回路１３によりシフトパス１を
選択する。クロック供給回、路１５によりクロックを供
給して、シフトパス１の□内容をシフトバッファ１９に
スキャンアウトすると、保守交換単位１ａのデータのみ
が′０″で、故障のある保守交換単位１ｂからシフトア
ウト側に位置する保守交換単位１ρまでのデータがすべ
て“１″となっているので、故障のある保守交換単位１
ｂを指摘することができる。

第３図は記憶素子１ｊ−にのひとつに゛０″スタック故
障が生じた場合のシフトパス１およびシフトバッファ１
９の状態遷移を示す図である。図においては、保守交換
単位１ｂの記憶素子１ｂ−３に“Ｏ″スタツク故障生じ
た場合について図示しており、この場合に故障を生じた
保守交換単位１ｂを指摘する手順について図を用いて説
明する。

まず、シフトパス選択モード指定回路１１によりシフト
パス１を第１のシフトパス構成として、シフトパス指定
回路１３によりシフトパス１を選択する。シフトモード
指定回路１２とクロック供給回路１５とによりシフトパ
ス１の内容をシフトバッファ１９にスキャンアウトする
。このスキャンアウトでは゛Ｏ″スタック故障をチェッ
クすることができないので、スキャンアウトは一見正常
に終了するが、シフトバッファ１９に取込まれたデータ
は、゛０″スタック故障の記憶素子１ｂ−３以降にシフ
トアウトされた記憶素子１ａ−２〜１ｂ−２のデータは
すべて０″となって、不正データとなる。

つづいて、シフトバッファ１９に取込まれたデータをシ
フトイン制御回路１６を用いてシフトパス１にスキャン
インする。このとき、シフトパス１にお（プる第１のシ
フトパス構成の全ビット数だけのクロックをクロック供
給回路１５がら供給しても、ＬＳＤの１′′が検出され
ず、スキャンインが異常終了して゛Ｏ″スタック故障が
検出される。

この異常終了後に、シフトバッファ１９にオール゛１″
のデータをセットして、シフトイン制御回路１６を用い
てスキャンインすると、シフトパス１の第１のシフトパ
スを構成する記憶素子１ｊ−にの内容は、シフトイン端
子から“′０″スタック故障の記憶素子１ｂ−３の直前
の記憶索子１ｂ−２ｔｒ（７）記憶素子１　ａ−２〜ｌ
　ｂ−２カ”１　”で、“０″スタツク故障の記憶素子
１ｂ−３からシフトアウト端子までの記憶素子１ｂ−３
〜１ρ−ｑはすべてＯ”となってるはずである。

さらに、シフトモード指定回路１２を′０″にして、診
断モードを解除し、クロックを１つ供給すると、各保守
交換単位１ｊの第１のシフトパスの最後の記憶素子１ｊ
−ｑの内容が夫々用２のシフトパスを構成する記憶素子
１ｊ−ｚに移送される。すなわち、このとぎ、記憶素子
１ａ−ｚは“１″で、他の記憶素子１ｂ−ｚ〜１ρ−Ｚ
は夫々１１０　ＩＩである。

次に、シフトモード指定回路１２を“１″にして診断モ
ードとし、シフトパス選択モード指定回路１１を“１″
にセットしてシフトパスｉを第２のシフトパス構成とし
て、°シフトパス指定回路１３によりシフトパス１を選
択する。クロック供給回路１５によりクロックを供給し
て、シフトパス１の内容をシフトバッファ１９にスキャ
ンアウトすると、保守交換単位１ａのデータのみが′１
″で、故障のある保守交換単位１ｂからシフトアウト側
に位置する保守交換単位１ρまでのデータがすべて“０
゛′となっているので、故障のある保守交換単位１ｂを
指摘することができる。

また、第２のシフトパスを構成する記憶素子１ｊ−ｚが
故障の場合は、上述の手順において第１のシフトパス構
成と第２のシフトパス構成とを入れかえることで、故障
のある保守交換単位ｉｊを指摘することが可能である。

このように、シフトパスｉを構成する保守交換単位ｉｊ
毎に夫々対応する記憶素子１ｊ−ｚを設けて、シフトパ
スｉに同一データをスキャンインしたときの保守交換単
位ｉｊ毎のシフトパスの最後の記憶素子１ｊ−ｑの内容
を記憶素子１ｊ−ｚに転送して、記憶素子１ｊ−ｙの内
容を読出して保＼守交換単位ｉｊ毎の故障の診断を行う
ことによって、シフトパス自身の故障の診断を容易に行
うことができ、故障した保守交換単位１ｊを特定できる
ので、この故障の修復に要する時間を短縮することがで
きる。

尚、本発明の一実施例では、説明をわかりやすくするた
めに、シフトパス１を構成する保守交換単位１ｊの数お
よび記憶素子ｉｊ−にの数をシフトパスｉ毎に同数とし
たが、保守交換単位１ｊを構成する記憶素子ｉｊ−にの
数およびシフトパスｉを構成する保守交換単位ｉｊの数
がシフトパスｉ毎に異なっていても動作に変わりはなく
、問題とはならない。また、シフトパス１を構成する記
憶素子１ｊ−ｋを保守交換単位ｉｊ毎にグループ化した
が、診断ブロック毎にグループ化してもよく、これに限
定されない。

発明の詳細 な説明したように本発明によれば、シフトパスを構成す
る診断ブロック毎に夫々対応する記憶素子を設けて、シ
フトパスに同一のデータをシフトインしたときに、この
記憶素子に診断ブロック毎のシフトパスの最後の記憶素
子の内容を転送し、この内容を読出して診断ブロック毎
の故障の診断を行うようにすることによって、シフトパ
ス自身の故障の診断を容易に行うことができ、修復時間
を短縮することができるという効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例を示すブロック図、第２図は
第１図の記憶素子のひとつに“１″スタツク故障が生じ
た場合のシフトパスおよびシフトバッファの状態遷移を
示す図、第３図は第１図の記憶素子のひとつに゛０″ス
タック故障が生じた場合のシフトパスおよびシフトバッ
ファの状態遷移を示す図である。 主要部分の符号の説明 １〜ｎ・・・・・・シフトパス １ａ〜１ρ、・・・・・・。 ｎａ−ｎρ・・・・・・保守交換単位 １ａ−１，１ｂ−１゜ ・・・・・・、１ρ−１゜ ・・・・・・、　ｒＮ！−１・・・・・・シフトパス選
択回路１ａ−２〜１　ａ−ｑ。 、　１ａ−ｚ、・・・・・・。 ｎρ−２〜ｎρ−ｑ。 ｎρ−２・・・・・・記憶素子 １１・・・・・・シフトパス選択 モード指定回路 １２・・・・・・ジノ１ヘモード 指定回路 １３・・・・・・シフトパス 指定回路 １６・・・・・・シフトイン 制御回路 １８・・・・・・シフトアウト 制御回路 １９・・・・・・シフトバッファ ２０・・・・・・診断装置

Claims (2)

【特許請求の範囲】
1. （１）複数の記憶素子が縦続的に接続された診断ブロッ
   クを複数縦続的に接続して構成されるシフトパスを有す
   る情報処理装置のシフトパス故障診断方式であつて、前
   記診断ブロック毎に夫々対応して記憶素子を設け、前記
   シフトパスに対してシフトイン動作により同一データの
   書込みを行つたときの前記シフトパスを構成する前記診
   断ブロック毎の最後部の記憶素子の内容を前記診断ブロ
   ック毎に夫々対応して設けられた記憶素子に転送して記
   憶させ、前記診断ブロック毎に対応して設けられた記憶
   素子の内容を読出して前記診断ブロックの故障の診断を
   行うようにしたことを特徴とするシフトパス故障診断方
   式。
2. （２）前記診断ブロック毎に夫々対応して設けられた記
   憶素子が、夫々縦続的に接続されて第２のシフトパスを
   構成し、前記診断ブロック毎の最後部の記憶素子の内容
   を前記診断ブロック毎に夫々対応して設けられた記憶素
   子に転送して記憶させた内容を前記第２のシフトパスの
   シフトアウト動作で読出すようにしたことを特徴とする
   特許請求の範囲第１項のシフトパス故障診断方式。