JPS6394656A - 半導体素子の処理方法 - Google Patents

半導体素子の処理方法

Info

Publication number
JPS6394656A
JPS6394656A JP61239153A JP23915386A JPS6394656A JP S6394656 A JPS6394656 A JP S6394656A JP 61239153 A JP61239153 A JP 61239153A JP 23915386 A JP23915386 A JP 23915386A JP S6394656 A JPS6394656 A JP S6394656A
Authority
JP
Japan
Prior art keywords
semiconductor substrate
adhesive tape
electrodes
layers
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61239153A
Other languages
English (en)
Inventor
Fumiaki Sato
文明 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP61239153A priority Critical patent/JPS6394656A/ja
Publication of JPS6394656A publication Critical patent/JPS6394656A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Led Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の目的〕 (産業上の利用分野) 本発明は半導体素子特に■−■族化合物からなる半導体
基板を利用して製造する発光ダイオードペレットの分割
方法に関する。
(従来の技術) 発光ダイオードはm−v族化合物に属するGaP基板に
その表面と平行なPN接合を設け、この基板表面に電極
を設置する方法が採用されているのは、良く知られてい
る通りである。この電極形成に当っては前述のようにP
N接合(図示せず)を形成したGaP半導体基板20表
面に厚さ1μm程度のAu層を蒸着後パターニングを行
って一素子当り一表面側に一個、地表面側に三個の電極
21を設ける。この形成電極数は半導体素子に特性に応
じて選択するもので、発光ダイオードでは発光時におけ
る吸収を抑制するために設置する。このパターニング後
の断面を第3図口に示し、尚半導体基板として適用する
GaPの厚さは200乃至300μ票が一般的である。
次に電極21及びPN接合を持ったGaP半導体基板を
一素子当りに分割する工程に移行するが、いわゆるブレ
ードダイサーによる機械的切削手段が適用されている。
と言うのはGaPならびにGaAs等の単結晶基板をブ
レーキングにより分割するとその切断面が、結晶構造に
よりギザギザとなり、又レーザを使用した際には、切断
面に露出するPN接合端及び昨結晶基板の汚れを考慮し
てこれらの手段は採用されていないのが実情である。
前述の機械的切削工程を施すに当ってはGaP半導体基
板20をマスキングテープ(ツカサ商会販売今後粘着性
テープと記載する)22に固定し、個々の半導体素子2
3・・・に分割する。分割後の断面を第3図ハに示した
。この分割に先立ってGaP半導体基板20の分割位置
にいわゆるケガキ手法によって目印を書込み厚さ200
〜300μmの厚さを機械的に切削するために、破砕層
が発生する。
この破砕層の除去をリン酸系の食刻液で溶除してから(
第2図二)粘着性テープを剥離して次工程であるマウン
ト工程へ進む。
(発明が解決しようとする問題点) 半導体素子の形成すなわちに半導体ウェーハに造込まれ
た素子を個々に分割する手段としていわゆるブレードダ
イシングが実施されているが、このダイシング面に弾性
歪が発生し、この破砕層を食刻手段によって除去するこ
とが通常実施されている。
この発明では食刻手段として、手軽な等方性食刻手段に
頼っており、その結果第3図示に示すように粘着性テー
プと半導体基板間に気泡が入り込みそのま一食刻を行う
とその気泡存在位置まで食刻液が浸入して基板裏面まで
反応が進行し、この食刻により除去する部分を23に示
す。更に、食刻液に渇されるのは分割面だけでなく電極
以外の半導体基板表面であるので、この表面も食刻され
るために、電極剥れを生じ易い、このため食刻も軽くな
らざるを得なくなって、分割面に発生した破砕層の除去
はどうしても充分でない難点をもっている0本発明は上
記難点を除去する新規な半導体素子の処理方法を提供す
ることを目的とする。
〔発明の構成〕
(問題点を解決するための手段) この目的を達成するために本発明では電極を形成した半
導体基板の両表面をレジスト層で被覆してこの電極を埋
設し、一方のレジスト層を粘着性テープに固定後、機械
的切削手段により半導体基板を一素子毎に分割してから
等方性食刻により破砕層を完全に除去する。この工程後
半導体基板の一面に被着したレジスト層を現像液で溶除
して露出した電極に他の粘着性テープを固定し、先に固
定した粘着性テープを剥雑して再びレジスト層を現像液
で溶除する手法を採用した。
(作 用) このように本発明に係る半導体素子の処理方法ではダイ
シング工程に適用する機械的切削手段により発生する破
砕層の除去を、保;5層としてレジスト層を採用するこ
とによって完全に実施して発光ダイオードの発光出力低
下を防止するものである。
第2図に示すように本発明方法を適用した発光素子は1
000時間の通電後でもその発光出力が低下しないのに
対して従来方法を適用して破砕層が充分に排除されてい
ない発光素子は10時間の通常で早くも発光出力の低下
が発生し、1000時間後にあっては本発明方法を適用
した発光素子の発光出力に比較して2割乃至3割の低下
をもたらすことが判明している。
この事実は、本発明方法の有効性を明らかにするもので
あり、粘着性テープにより規則正しく配列した発光素子
をマウンタ等の組立工程に供給可能とする利点を持ち、
量産上の効果をもたらすものである。
(実施例) 第1図イルへならびに第2図により本発明に係る実施例
を詳述するが、従来の技術と重複する箇所についても新
番号を付して説明する。
■−■族化合物半導体であるGaPからなる半導体基板
に発光素子(LED)に本発明を適用する例を示す。先
ず、従来の技術欄で説明したようにGaP半導体基板1
内部にはその表面と平行にPN接合(図示せず)を形成
し、この基板表面に厚さ1μm程度に蒸着したAuをパ
ターニングして電極2・・・を設ける。この電極2・・
・は−素子当り前記半導体基板表面の一面に1側地面に
は3個設け、発光がこの他面で吸収されるのを防止する
が、機種によってこの筒数を選択するのは勿論である。
次にポジレジスト膜(商品名マイクロポジエツト)3を
半導体基板1の表面に被着して電極2・・・を埋設後粘
着性テープ5に固定する。この状態で複数の素子が形成
された半導体基板1を素子毎に分割するためにブレード
ダイサーによるダイシング工程を実施して第1図ハの断
面を得る。この工程で発生する破砕層を除去するのにリ
ン酸系の等方性食刻液を適用しく第1図二)次にポジレ
ジスト膜3の現像液によって溶除して第1図ホの断面と
する。次に露出した電極2・・・に新しい他の粘着性テ
ープを張りつけてから今迄使用していた粘着性テープ2
を引剥してから(第1図へ)残存しているポジレジスト
層を除去して処理方法を完了し、この結果粘着性テープ
に固定した半導体素子は次のマウント工程に移行する。
〔発明の効果〕
第2図は縦軸に発光効率横軸に通電時間を採り、両者の
関係を示したものであるが、前述のように本発明方法を
適用した発光素子の発光効率は1000時間でも殆んど
低下していないのに対して従来の方法を適用した場合に
は僅か10時間から劣化を始め、1000時間で約20
〜30%も悪化している。この現像から本発明方法では
機械的切削方法によって発生する破砕層が完全に除去さ
れていると判断できる。
【図面の簡単な説明】
第1図イルへは本発明方法を説明する断面図、第2図は
縦軸に発光効率横軸に通電時間を採りその関係を示す図
、第3図イ〜ホは従来の方法を説明する断面図である。

Claims (1)

    【特許請求の範囲】
  1. 内部に接合をもつ半導体基板表面に電極を設け、この半
    導体基板にレジスト層を被着し、この一方のレジスト層
    を粘着性テープに固定後前記半導体基板を機械的切削手
    段により分割し、この手段により発生する破砕層だけを
    等方性食刻法で除去することを特徴とする半導体素子の
    処理方法。
JP61239153A 1986-10-09 1986-10-09 半導体素子の処理方法 Pending JPS6394656A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61239153A JPS6394656A (ja) 1986-10-09 1986-10-09 半導体素子の処理方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61239153A JPS6394656A (ja) 1986-10-09 1986-10-09 半導体素子の処理方法

Publications (1)

Publication Number Publication Date
JPS6394656A true JPS6394656A (ja) 1988-04-25

Family

ID=17040538

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61239153A Pending JPS6394656A (ja) 1986-10-09 1986-10-09 半導体素子の処理方法

Country Status (1)

Country Link
JP (1) JPS6394656A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5622900A (en) * 1993-03-03 1997-04-22 Texas Instruments Incorporated Wafer-like processing after sawing DMDs
WO2000001014A1 (de) * 1998-06-29 2000-01-06 Osram Opto Semiconductors Gmbh & Co. Ohg Verfahren zur herstellung und vereinzelung von halbleiter-lichtemissionsdioden
JP2006255871A (ja) * 2005-03-18 2006-09-28 Nisshin Seisakusho:Kk ホーニング砥石およびその製造方法
KR100682271B1 (ko) 2005-07-29 2007-02-15 엘지전자 주식회사 수직형 발광소자 제조방법

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5622900A (en) * 1993-03-03 1997-04-22 Texas Instruments Incorporated Wafer-like processing after sawing DMDs
WO2000001014A1 (de) * 1998-06-29 2000-01-06 Osram Opto Semiconductors Gmbh & Co. Ohg Verfahren zur herstellung und vereinzelung von halbleiter-lichtemissionsdioden
JP2006255871A (ja) * 2005-03-18 2006-09-28 Nisshin Seisakusho:Kk ホーニング砥石およびその製造方法
KR100682271B1 (ko) 2005-07-29 2007-02-15 엘지전자 주식회사 수직형 발광소자 제조방법

Similar Documents

Publication Publication Date Title
US6465158B1 (en) Semiconductor wafer dividing method
US7754584B2 (en) Semiconductor substrate, and semiconductor device and method of manufacturing the semiconductor device
US20090011158A1 (en) Microneedle structures and corresponding production methods employing a backside wet etch
KR102024697B1 (ko) 반도체편의 제조 방법
JPS63261851A (ja) 半導体素子の製造方法
JPS6394656A (ja) 半導体素子の処理方法
EP4046194B1 (en) Forming a multicolor phosphor-converted led array
JP3421523B2 (ja) ウエハーの分割方法
EP0776029A1 (en) Improvements in or relating to semiconductor chip separation
CN110352478B (zh) 用于选择半导体芯片的方法
JPH0645436A (ja) 半導体基板の貼付方法
JPS61214587A (ja) 半導体装置の製造方法
JPH10302634A (ja) 蛍光表示管用単結晶半導体ウエハーの加工方法
JP3129944B2 (ja) 半導体発光素子およびその製造方法
JP2000294521A (ja) 電子素子の製造方法
JP5631179B2 (ja) 半導体装置の製造方法
JPH0974076A (ja) 発光半導体ウエハの個別分離方法
CN108284661B (zh) 偏光片的剥离设备及其剥离方法
JP2003149649A (ja) スペーサー、画像表示装置、間隔保持方法、素子の転写方法、及び素子の配列方法
US4389280A (en) Method of manufacturing very thin semiconductor chips
JPS61276383A (ja) 半導体素子のエツチング方法
JPH0288203A (ja) 半導体素子の製造方法
CN111864016B (zh) 一种微型发光二极管的制造方法
JPH0416767B2 (ja)
JPS61216443A (ja) 半導体基板の製造方法