JPS6399539A - 樹脂封止半導体装置の製造方法 - Google Patents

樹脂封止半導体装置の製造方法

Info

Publication number
JPS6399539A
JPS6399539A JP26712486A JP26712486A JPS6399539A JP S6399539 A JPS6399539 A JP S6399539A JP 26712486 A JP26712486 A JP 26712486A JP 26712486 A JP26712486 A JP 26712486A JP S6399539 A JPS6399539 A JP S6399539A
Authority
JP
Japan
Prior art keywords
mold
substrate
resin
space
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP26712486A
Other languages
English (en)
Inventor
Yukishige Natori
名取 幸重
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of JPS6399539A publication Critical patent/JPS6399539A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 【発明の属する技術分野】
本発明は、半導体素子を固着した金属基板がほぼ直方体
の樹脂層によりて被覆され、その際基板の反素子支持面
を覆う樹脂層は放熱効果を上げるために、素子を覆う樹
脂層に比して薄くされる樹脂封止半導体装置の製造方法
に関する。
【従来技術とその問題点】
半導体素子を支持する金属基板を表面に露出させて樹脂
封止した半導体装置においては、接地された放熱体上に
絶縁して固定する場合は、基板と放熱体の間にマイカ等
の絶縁板を介挿させていた。 このような絶縁板の使用を不要にするため、放熱体に固
定される側にも基板上に絶縁層を設けた樹脂封止半導体
装置を第2図に示し、(alは外観図。 (b)は断面図である0図において、半導体チップ1は
支持基板としてのリードフレームのマウント部2にろう
付けられており、外部リード部21と導線3によって接
続され、外部リード部21を露出させ、取付孔8を有す
る樹脂層4によって封止されている。この際、樹脂層4
のチップ側の厚さd、に比して反対側の厚さd、は著し
く薄くされていて、この半導体装置を面5によって放熱
体上に固定した場合の放熱性を良くしである。しがし、
このような樹脂層4の成形のために、金型空間内にリー
ドフレームを支持し、マウント部21に垂直な金型面に
設けられたゲート6から樹脂を注入すると、層厚さの差
異により樹脂流れに及ぼす抵抗が異なり、樹脂は基板2
のチップ側の広い金型空間に入りやすく、厚さd、の樹
脂層が早(成形され、基板2の反チップ側の厚さd、の
樹脂層は遅く成形される。そして、この反チップ側にゲ
ート6から直接入る樹脂と基板2のチップ側の金型空間
から廻ってくる樹脂との合流点が反チップ側の金型空間
にできるため、金型空間内の空気が十分に抜は切らず、
樹脂層4内に気泡、ピンホールが発生する。この現象は
薄い樹脂層の厚さd2が薄いほど、また封止面積が大き
い程著しい。
【発明の目的] 本発明は、上述の問題を解決し、基板の半導体素子側の
厚い樹脂層と反素子側の薄い樹脂層への成形速度の差異
と、それに基づいて発生する樹脂層中の気泡含有、ピン
ホールの発生を防ぐことのできる樹脂封止半導体装置の
製造方法を提供することを目的とする。 【発明の要点】 本発明は、樹脂をほぼ直方体の空間をもつ金型の基板面
に垂直な金型面の一つに基板の半導体素子側の金型空間
に対向して設けられた主注入口と、その金型面に主注入
口より近い側で、隣接する基板面に垂直な金型面に基板
の反素子側の金型空間に対向して設けられた補助注入口
とより注入するもので、これにより基板の反素子側の薄
い樹脂層への成形速度を素子側の厚い樹脂層の成形速度
に同調させることができるので上記の目的が達成される
【発明の実施例】
第1図は本発明の一実施例を示し、(a)は樹脂成形後
の平面図、(blはでき上がった半導体装置の断面図で
あり、第2図と共通の部分には同一の符号が付されてい
る。図から明らかなように、樹脂は主ランナ7に連通ず
る主ゲート6と、主ランナ7から分岐した補助ランナ7
1に連通し、主ゲート6に近い側の隣接金型内側面に設
けられた補助ゲート61から注入される。第1図中)か
ら分がるように、主ゲート6は基板2のチップ1側の厚
さd、の広い金型空間に向けられており、補助ゲート6
1は基板2の反チップ側の厚さd8の狭い金型空間に向
けられている。これらの主ゲート6および補助ゲート6
1から樹脂を注入すると、厚さd2の狭い金型空間には
、各々のゲートからの樹脂がそれぞれ扇状に広がりなが
ら充填されていく。従って主ゲート6と補助ゲート61
の位置関係で厚さの薄い金型空間に流入する樹脂は、そ
の空間中の空気を押し出す方向に向かって成形されてい
く。この成形速度を基板のチップ側の広い金型空間の成
形速度と同調を取るために、補助ランナ71に連通する
補助ゲートを複数設けてもよい。 第3図は、主ゲート6が基板2の外部リード部21と反
対側に設けられた実施例を示す。 補助ゲート61を主ゲート6から遠い側の隣接側金型側
面に設けると前述の空気押し出し効果が順調に生じない
。ただし、主ゲート6が金型側面の中央に設けられると
きには、何れの隣接金型側面に設けられてもよい。 第4図、第5図は主ゲート6を主ランナ7の矢印9で示
す樹脂圧入方向に見てすべて手前側にそれぞれ設け、ま
た補助ランナ71を矢印9で示す樹脂圧入方向に見て主
ゲート6よりすべて手前側にそれぞれ設けたもので、こ
れにより第1図、第3図の場合に比して補助ランナ71
の数は増すが各金型空間への注入圧力が上がると共に均
一化するため、各半導体装置の健全な樹脂層4の成形を
一様に行うことができる利点がある。
【発明の効果】
本発明によれば、半導体素子を支持する基板の素子側の
厚い金型空間に向かう注入口のほかに、反素子側の薄い
金型空間に向かう注入口・を−っまたは複数設けて薄い
樹脂層の成形速度を任意に設定することにより、厚い樹
脂層の成形速度に同調させることが可能になる。この結
果、基板の前後からの樹脂層の合流が防止され、樹脂の
完全充填が行われて樹脂層の気泡含有、ピンホールの発
生が防止され、また樹脂の合流による外観不良もなくな
る。本発明は個別素子のチップを樹脂封止した半導体装
置に限らず、モノリシックICチップ。 ハイブリッドIC基板を単独にあるいは複合して封止し
た半導体装置の製造に対しても有効に適用できる。
【図面の簡単な説明】
第1図は本発明の一実施例を示し、fa)は樹脂成形後
の平面図、(b)はでき上がった半導体装置の断面図、
第2図は従来の樹脂封止半導体装置を示し、(a)は斜
視図、(b)は断面図、第3図は本発明の異なる実施例
を示し、(a)は樹脂成形後の平面図、 (blはでき
上がった半導体装置の断面図、第4図、第5図はそれぞ
れ本発明のさらに異なる実施例の樹脂成形後の平面図で
ある。 1:半導体チップ、2:基板、21:外部リード、4:
樹脂層、6:主ゲート、61:補助ゲート、7:主ラン
ナ、71:補助ランナ。 1N開昭63−99539(4) 第4図 7オ〜六不= ・−ト←=

Claims (1)

    【特許請求の範囲】
  1. 1)半導体素子を固着した基板を金型のほぼ直方体の空
    間内に支持し、樹脂を注入して基板の素子側に厚い樹脂
    層、基板の反素子側に薄い樹脂層を成形する際に、基板
    面に垂直な金型面の一つに基板の素子側の金型空間に対
    向して設けられた主注入口と、前記金型面に主注入口よ
    り近い側で、隣接する基板面に垂直な金型面に基板の反
    素子側の金型空間に対向して設けられた補助注入口とよ
    り樹脂を注入することを特徴とする樹脂封止半導体装置
    の製造方法。
JP26712486A 1986-06-04 1986-11-10 樹脂封止半導体装置の製造方法 Pending JPS6399539A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP61-129927 1986-06-04
JP12992786 1986-06-04

Publications (1)

Publication Number Publication Date
JPS6399539A true JPS6399539A (ja) 1988-04-30

Family

ID=15021855

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26712486A Pending JPS6399539A (ja) 1986-06-04 1986-11-10 樹脂封止半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPS6399539A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5368805A (en) * 1992-03-24 1994-11-29 Fuji Electric Co., Ltd. Method for producing resin sealed type semiconductor device
KR101073702B1 (ko) 2009-07-17 2011-10-14 미크론정공 주식회사 반도체 패키지를 위한 리드 프레임 및 몰드 금형, 그리고 반도체 패키지 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5368805A (en) * 1992-03-24 1994-11-29 Fuji Electric Co., Ltd. Method for producing resin sealed type semiconductor device
KR101073702B1 (ko) 2009-07-17 2011-10-14 미크론정공 주식회사 반도체 패키지를 위한 리드 프레임 및 몰드 금형, 그리고 반도체 패키지 방법

Similar Documents

Publication Publication Date Title
JP3338063B2 (ja) 半導体装置
US5935502A (en) Method for manufacturing plastic package for electronic device having a fully insulated dissipator
KR0178698B1 (ko) 수지성형 방법 및 장치
US6676885B2 (en) Plural semiconductor devices bonded onto one face of a single circuit board for subsequent batch resin encapsulation of the plural semiconductor devices in a single cavity formed by molding dies
US4482915A (en) Lead frame for plastic encapsulated semiconductor device
JP2981370B2 (ja) Midチップ型発光素子
JP2002079547A (ja) 半導体樹脂モールド金型及びそれを用いた半導体樹脂モールド方法
US5422163A (en) Flexible substrate with projections to block resin flow
US5793613A (en) Heat-dissipating and supporting structure for a plastic package with a fully insulated heat sink for an electronic device
JP3479121B2 (ja) Bgaパッケージの樹脂モールド方法
JPH04306865A (ja) 半導体装置及びその製造方法
JPS6399539A (ja) 樹脂封止半導体装置の製造方法
JP3129660B2 (ja) Sonパッケージの樹脂封止方法及び樹脂封止装置
KR900001984B1 (ko) 수지봉합형 반도체장치
JP3226244B2 (ja) 樹脂封止型半導体装置
JP2525555Y2 (ja) 樹脂封止型半導体装置用リードフレーム組立体
JP3787131B2 (ja) Bgaパッケージの製造に用いるモールド金型
JPH09219470A (ja) 半導体装置
JPH0353551A (ja) 絶縁型半導体装置用放熱板
JP3519223B2 (ja) 樹脂封止型半導体装置
CA1213678A (en) Lead frame for plastic encapsulated semiconductor device
JP2508567B2 (ja) 半導体装置の製造方法
JP2552887Y2 (ja) 絶縁物被覆電子部品
JPH02277259A (ja) 半導体装置
JPS5966128A (ja) 樹脂封止型半導体装置の製造方法