JPS6399608A - デイジタル演算回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明はディジタル信号処理における非線形演算回路に
関するものであり、ディジタル信号の比較的高レベルの
振幅成分をリミッタするような特性を有するディジタル
演算回路を提供しようとするものである。

従来の技術 近年、ディジタル技術の進歩に伴い、論理素子、記憶素
子等の大集積化、高速化がめざましく、このため従来の
アナログ信号処理手法に替えてディジタル信号処理手法
の導入が高まっている。ディジタル信号処理手法では信
号を２進表現の数値として取り扱い、これらの数値に対
して種々の演算を行うことにより処理される。このよう
なディジタル信号処理の１つとして非線形演算が挙げら
れる。この非線形処理は文字通り非線形演算により処理
されるが、−粋に非線形演算は演算のアルゴリズムが線
形演算である加算演算等に比べて複雑となる。このため
簡易な方法として、ＲＯＭ　（す−ドオンリーメモリ：
続出し専用メモリ）による演算テーブル参照方式と呼ば
れる方式が従来より用いられている。ＲＯＭによる演算
テーブル参照方式は、あらかじめ所望の非線形特性をＲ
ＯＭに記憶しておき、ＲＯＭに入力値が与えられること
により非線形特性に応じた出力値が出力されるようにし
たものである。

上記方式を用いた非線形処理の１つとして、入力値が所
定値の範囲内のときには入力値を出力値とし、人力値が
所定値以上のときにはあらかじめ定めた最大値“ｋ”を
出力値とするリミッタ処理がある。

このリミッタ処理はディジクル信号の不用な大振幅レベ
ルの制限などに用いられており、特に上記演算テーブル
参照方式を用いることにより所望の特性が任意に可変で
きるなど柔軟な処理が可能となり、アナログ信号処理に
比べて大きな利点がある。

以下図面を参照しながら」二連した従来の演算テーブル
参照方式によりリミッタ処理を行うディジタル演算回路
の一例について説明する。

第６図は従来の演算テーブル参照方式によりリミッタ処
理を行うディジタル演算回路の構成を示すブロック図で
あり、第７図は具体例を示すブロック図である。また第
２図にリミッタ処理の入出力特性の一例を示す。実線で
表したのが入出力特性である。第６図において１は入力
値を入力する入力端子、９はリミッタ処理を行った出力
値を出力する出力端子、２は従来の演算テーブル参照方
式によりリミッタ処理を行うリミッタ処理回路である。

第７図で第６図と同じ番号を付したものはそれぞれ対応
しており、２ａは入力値に対応した各アドレスに第２図
に示すような出力値をデータとして記憶したＲＯＭであ
り、２ｂはＲＯＭ２ａのアドレス端子、２ｃはＲＯＭの
データ出力端子である。

以上のように構成された演算テーブル参照方式によりリ
ミッタ処理を行うディジタル演算回路について、以下そ
の動作について説明する。入力端子１および出力端子９
はそれぞれＲＯＭ２ａのアドレス端子２ｂ、データ出力
端子２Ｃに接続されている。またＲＯＭ２ａは入力端子
１からの入力値に対応した各アドレスに第２図に示すよ
うな出力値をデータとして記憶している。これより、ま
ず入力端子１に入力値が与えられると、入力値に対応し
たＲＯＭ２ａのアドレスが選択される。このアドレスに
は第２図に示すような出力値がデータとしてあらかじめ
記憶されているため、この結果データ出力端子２Ｃには
入力値が所定値の範囲内（第２図では“０”から“ｋ”
まで）のときには入力値を、入力値が所定値以上（第２
図では“ｋ”以上）のときにはあらかじめ定めた最大値
“ｋ”を出力値として得ることができ、これによりリミ
ッタ処理が実現できる。

（参考文献：村上、榎並：カラー補正器、テレビジョン
学会誌、　３３．　４　（１９７９）　Ｐ２９１〜２９
５）発明が解決しようとする問題点 しかしながら上記のような構成では、ＲＯＭを用いてい
るため入力値のビット数が増えるに従いＲＯＭの容量が
増大（入力ビツト数をｎビット増ずと容量は２″倍とな
る）するので、素子数が非常に多くなり、例えば上記の
ような構成をディジタル信号処理用のＬＳＩ（大規模集
積回路）に導入しようとした場合ＬＳＩの規模が非常に
大きくなるというような問題点を有していた。

本発明は上記問題点に鑑み、ディジタル演算回路を構成
する素子数を増大することなく、また入力値のピント数
増加が素子数増加に大きく影響を与えるということのな
いディジタル演算回路を提供するものである。

問題点を解決するための手段 上記問題点を解決するために本発明のディジタル演算回
路は、Ｎピッ）　（Ｎは０以上の任意の整数）の自然２
進数表現の入力値を入力し、前記入力値の最上位ビット
よりＭビット（Ｍは０以上、Ｎ以下の任意の整数）を入
力し、前記入力値の最上位ビットよりＭビットがずべて
論理値“ｌ”であるか判断し、その、判断結果を出力す
る最大値検出回路と、前記入力値と前記最大値検出回路
からの判断結果を入力し、前記最大値検出回路からの判
断結果が前記入力値の最上位ビットよりＭビットがすべ
て論理値“１”である場合にはＮビットの定数“ｋ”を
出力値とし、前記最大値検出回路からの判断結果が前記
入力値の最上位ビットよりＭビットの中で１つでも論理
値“１″でないビットがある場合には前記入力値を出力
値とする出力スイッチ回路とを備えたものである。

作用 本発明は上記した構成により、まず自然２進表現の入力
値が比較的大きな値の場合には入力値の上位ビットの論
理値は“１”が連続することを利用し、最大値検出回路
により入力値の上位ビットの論理値がすべて“１”であ
るかを検出し、すべて１″である場合には出力スイッチ
回路により定数“ｋ”を出力値とし、１つでも論理値“
１”でないビットがある場合には出力スイッチ回路によ
り人力値を出力値とすることにより、所望のリミッタ処
理を行う特性をわずかな論理回路とコントロール回路に
より実現している。

実施例 以下本発明の一実施例のディジタル演算回路について、
図面を用いて説明する。

第１図は本発明のリミッタ処理を行うディジタル演算回
路の構成を示すブしノック図である。第１図において１
は入力端子でありＮビット−（Ｎは０以上の任意の整数
）の自然２進表現の入力値１０を入力する。ここでＮビ
ットの自然２進表現とは、ゼロ〜２Ｎ−１の正整数Ｘを
Ｎビットの符合Ｘ。

（ｉ＝１〜Ｎ）を用いて符合列（ｘＩ、ｘＺ＋　　Ｘ３
・・・ＸＮ）　　とし、 Ｘ−Σｘ、・２°−’　、ｘｔ　＝　（０，１］として
表現することである。また以下ｘ１を最上位ビットＸＮ
を最下位ビットと呼ぶ。

例えば５ビツトの自然２進数表現で正整数“３”を表現
するには符合列（０００１１）となる。

４は最大値検出回路であり、人力値１０の最上位ビット
よりＭビット（Ｍは０以上、Ｎ以下の任意の整数）分で
ある最大値検出回路入力値１００を入力し、この最大値
検出回路入力値１００のすべてのビットが論理値“１”
であるかを判断し、その判断結果を最大値検出回路出力
４９として出力する。

６は出力スイッチ回路であり、最大値検出回路出力４９
と入力値１０を入力し、スイッチ６Ｓにより最大値検出
回路出力４９の判断結果が、最大値検出回路入力値１０
０のすべてのビットが論理値“１”である場合にはＮビ
ットの定数″ｋ”を出力値６０とし、最大値検出回路出
力４９の判断結果が、最大値検出回路人力値１００の各
ビットの中で１つでも論理値“１“でないビットがある
場合には入力値１０を出力値６０としている。９は出力
端子でありリミッタ処理を行った出力値６０を出力する
。

以上のように構成されたリミッタ処理を行うディジタル
演算回路について以下第１図及び第２図を用いてその動
作を説明する。

まず第２図は本発明のリミッタ処理を行うディジタル演
算回路の入出力特性をを示している。すなわち入力値が
“０”から“ｋ”までは出力値は入力値と等しく、“ｋ
”以上では出力値は“ｋ”となる。

ここで入力値１０のビット数をＮ、最大値検出回路入力
値１００のビット数をＭとし、リミッタ処理を行う範囲
“ｋ”を ｋ”−２８２８−Ｍ とすると、“ｋ”以上では入力４１ｉ１０の」二値ビッ
トからＭビット分、すなわち最大値検出回路人力１００
の各ビットはすべて論理値“１゛である。すなわち人力
値１０の上位Ｍビットのそれぞれのビットを論理値“０
”か“１”かを判断し、すべて“１”であれば出力値６
０を定数“ｋ”とし、それ以外は入力値１０を出力（！
６０とすることにより第２図に示すような入出力特性を
得ることができる。

さて入力端子１にＮビットの入力値１０が与えられると
、最大値検出回路４には入力値１０の最上位ピッ１へよ
りＭピッＩ・分の最大値検出回路入力１００が入力され
る。最大値検出回路４では、この最大値検出回路入力値
１００のすべてのビットが論理値“１”であるかどうか
を判断する。この判断結果はすべてのピントが論理値“
１”の場合があるいは１つでも論理値“１”でないビッ
トがある場合かを最大値検出回路出力４９として出力ス
イッチ回路６に出力する。すなわち最大値検出回路入力
値１００のすべてのビットが論理値“１”の場合には、
先の理由より入力値１０は“ｋ”以上であるため、出力
値６０を定数“ｋ”とし、それ以外は入力値１０は“ｋ
”未満であるため出力値６０を入力値１０とすることに
より所望のリミッタ特性が得られる。この処理を行って
いるのが次に述べる出カスインチ回路６である。出力ス
イッチ回路６は、最大値検出回路出力４９と入力値１０
を入力し、スイッチ６Ｓにより、ゼロ検出回路出力４９
の判断結果において最大値検出回路入力値１００のすべ
てのビットが論理値“工”の場合にはあらかじめ定数“
ｋ”を記憶した定数６ｋを選択し、最大値検出回路出力
４９の判断結果において最大値検出回路入力値１００の
ビットの中で１つでも論理値“１”でないビットがある
場合には入力値１０を選択して、この選択された値が出
力値６０として出力される。以上、この出力値６０は入
力値１０が“０”から“ｋ”までの範囲は入力値１０で
あり、“ｋ”以上では定数“ｋ”であり、この結果入力
値１０と出力値６０の入出力時性は第２図の実線で示す
ようになる。最大値検出回路４は論理素子により、また
出カスインチ回路６の定数６にはレジスタにより、また
出力スイッチ回路６のスイッチ６ｂはマルチプレクサに
より容易に実現できる。

以上のように本実施例によれば、最大値検出回路６によ
り入力値１０の最上位ビットよりＭビット分の各ピッ１
−の論理値が“０”が“１”かを判断し、すべて“１”
である場合には入力値１ｏが“ｋ”以上であることを利
用し、出力スイッチ回路６により、最大値検出回路６の
判断結果が、最大値検出回路入力値１００のすべてのビ
ットが論理値“１”の場合には定数“ｋ”を出力値６ｏ
とし、最大値検出回路入力値１００の各ビットの中で１
つでも論理値“１”でないビットがある場合には入力値
１ｏを出力値６０とすることにより、第２図の実線で示
したようなリミッタ処理を行う入出力特性を有するディ
ジタル演算回路をわずかなコントロール回路により実現
している。

第３図は本発明のリミッタ処理を行うディジタル演算回
路の一具体例を示すブロック図である。

ここでは説明をわかりやすくするため、第１図の入力値
１０、定数６ｋ、および出力値６０のビット数Ｎを５ビ
ツトとし、最大値検出回路４の最大値検出回路人力（直
１００のビット数Ｍを３ビツトとした例を挙げて説明す
る。ここで第２図ににおける“ｋ″は ｋ”　＝２Ｎ　　２Ｎ−）ｌ　＝“２８″であり、リミ
ッタ処理を行う範囲は“２８”から“３１”までとなる
。第３図において第１図と同じ番号を付したものはそれ
ぞれ対応している。第１図の入力値１０に対応するのが
第３図の入力線１１〜１５であり、入力線１１が最上位
ビット、入力線１５が最下位ビットであって、入力線１
１〜１５により５ビツトの入力値１０を表している。同
様に出力値６０は出力線６１〜６５により表している。

６ａ〜６ｅはマルチプレクサであり、４ａはＡＮＤゲー
トであってこれらの入出力論理を第５図に示す。

以上のように構成されたリミッタ処理を行うディジタル
演算回路の一具体例について説明する。

まず入力端子１より５ビツトの自然２進表現の入力値１
０が入力線１１〜１５により入力される。また入力線１
１〜１３は最大値検出回路４に入力される。

本具体例では最大値検出回路をＡＮＤゲート４ａにより
実現している。すなわち５人力線１１〜１３の論理値が
すべて“１”の時のみ最大値検出回路出力４９は“１”
となる。さて本具体例ではリミッタ処理を行う範囲を“
２８”から“３１”までとした例を挙げていることによ
り、“２８”〜“３１”までの人力（！１０は、入力線
１１〜１５により　（１１１００）〜（１１１１１）と
表現され、この範囲のみ入力線１１〜１３の論理値がす
べて“１”となりＡＮＤゲーグー４ａにより所望のリミ
ッタ処理を行う範囲を検出できる。

ＡＮＤゲーグーａの出力は最大値検出回路出力４９とし
て出力スイッチ回路６に出力され、マルチプレクサ６ａ
〜６ｅのセレクト端子Ｓに接続される。

第５図に示すようなマルチプレクサの論理により、ＡＮ
Ｄゲーグー４ａの出力が論理値“１″のときには５ビツ
トの定数“ｋ”が選択され、ＡＮＤゲート４ａの出力が
論理値“０”のときには人力線１１〜１５が選択され、
出力線６１〜６５を通して出力端子９に出力される。

以上の動作により本具体例では第２図においてｋ”−“
２８”となるようなリミッタ処理を行う入出力特性が得
られる。

第５図は本具体例において、入力値１０、最大値検出回
路出力４９、出力値６０のそれぞれの比較を具体的に示
したものである。

なお本具体例では入出力のビット数Ｎを５ビツト、最大
値検出回路入力のビット数Ｍを３ビツトとしたが、これ
は説明をわかりやすくするだめの例で、入出力のビット
数および所望のリミッタ処理の特性に応じて、マルチプ
レクサおよび最大値検出回路入力のビット数を増減ずれ
ばよい。また本具体例では最大値検出回路４をＡＮＤゲ
ート４ａで実現したが、最大値検出回路は入力値のすべ
ての論理値が“１”かどうかを判断できるものなら何で
もよい。

発明の効果 以」二のように本発明は、Ｎビット（ＮはＯ以上の任意
の整数）の自然２進表現の入力値を入力し、人力値の最
上位ビットよりＭビット（Ｍは０以上、Ｎ以下の任意の
整数）を入力し、入力値の最上位ビットよりＭビットが
ずべて論理値“１”であるかを最大値検出回路により判
断し、出力スイッチ回路により判断結果が入力値の最上
位ビフＩ・よりＭビットがすべて論理値“１”である場
合にはＮビットの定数“ｋ”を出力値とし、判断結果が
入力値の最上位ビットよりＭビットの中で１つでも論理
値“１”でないビットがある場合には入力値を出力値と
するように構成しているので、リミッタ処理を行うディ
ジタル演算回路を構成する素子数を増大することなく、
また入力値のビット数増加が素子数増加に大きく影響を
与えるということもなく、わずかなコントロール回路に
よりリミッタ処理を行うディジタル演算回路が実現でき
るという優れた効果が得られる。

【図面の簡単な説明】

第１図は本発明の一実施例におけるディジタル演算回路
のブロック図、第２図は本発明のディジタル演算回路の
入出力特性を示す入出力特性図、第３図は本発明の一具
体例におけるディジタル演算回路のブロック図、第４図
は本発明の具体例の入出力値を比較した入出力特性図の
図、第５図は第３図の各論理素子の論理を示す論理図、
第６図は従来のディジタル演算回路の構成を示すブロッ
ク図、第７図は第６図の具体例を示すブロック図である
。 １・・・・・・入力端子、２・・・・・・従来のディジ
タル演算回路、４・・・・・・最大値検出回路、６・・
・・・・出力スイッチ回路、９・・・・・・出力端子。 代理人の氏名　弁理士　中尾敏男　ばか１名第４図 第５図 第６図　２ 第７図 ？

Claims (1)

【特許請求の範囲】
1. Ｎビット（Ｎは０以上の任意の整数）の自然２進数表現
   の入力値を入力し、前記入力値の最上位ビットよりＭビ
   ット（Ｍは０以上、Ｎ以下の任意の整数）を入力し、前
   記入力値の最上位ビットよりＭビットがすべて論理値“
   １”であるか判断し、その判断結果を出力する最大値検
   出回路と、前記入力値と前記最大値検出回路からの判断
   結果を入力し、前記最大値検出回路からの判断結果が前
   記入力値の最上位ビットよりＭビットがすべて論理値“
   １”である場合にはＮビットの定数“２＾Ｎ−２＾Ｎ＾
   −＾Ｍ”を出力値とし、前記最大値検出回路からの判断
   結果が前記入力値の最上位ビットよりＭビットの中で１
   つでも論理値“１”でないビットがある場合には前記入
   力値を出力値とする出力スイッチ回路を有することを特
   徴とするディジタル演算回路。