JPS641054B2 - - Google Patents
Info
- Publication number
- JPS641054B2 JPS641054B2 JP12025482A JP12025482A JPS641054B2 JP S641054 B2 JPS641054 B2 JP S641054B2 JP 12025482 A JP12025482 A JP 12025482A JP 12025482 A JP12025482 A JP 12025482A JP S641054 B2 JPS641054 B2 JP S641054B2
- Authority
- JP
- Japan
- Prior art keywords
- etching
- pattern
- wiring
- width
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Weting (AREA)
Description
【発明の詳細な説明】
この発明は、半導体装置の製造工程において、
下地に段差がある場合の配線材料のパターン形成
法に関するものである。
下地に段差がある場合の配線材料のパターン形成
法に関するものである。
配線材料のパターン形成は、配線材料の被膜を
形成した後、必要な部分をマスク材で覆い、不要
部分をエツチングする。従来、このエツチングは
溶液を用いて行われていたが安全性および廃液処
理に問題があること、また自動化が容易でないこ
となどの点からガスプラズマを用いたプラズマエ
ツチングに移行してきている。プラズマエツチン
グは円筒型の反応槽内に高周波電力を印加してプ
ラズマを発生させ、プラズマ中の反応性の高いラ
ジカルを利用して化学反応によりエツチングを行
う方法である。しかしながらガスプラズマエツチ
ング法では化学反応であるため、溶液によるエツ
チングの場合と同様にマスク材への下へのエツチ
ングのまわりこみがあり、加工断面形状は第１図
ａに示したようないわゆるアンダーカツトを示
す。第１図ａにおいて１は半導体基板、２は被加
工物、３はマスク材である。このアンダーカツト
は、3μｍ以下の幅をもつ微細パターンを精度良
くエツチングする際には障害となる。そこで微細
パターンの形成にはアンダーカツトの少ないエツ
チング法が必要である。これは平行電極をもつエ
ツチング装置で可能である。すなわち、平行電極
間に高周波電力を印加してガスプラズマを発生さ
せ、プラズマ中の反応性イオンを、電極近傍に発
生した電位差により直進させ、被加工断面に当て
ることによりエツチングを行う方法であり、反応
性イオンエツチング法と呼ばれる。この場合の加
工断面形状は第１図ｂに示したようにアンダーカ
ツトがなく、微細パターンの形成を可能にするも
のである。
形成した後、必要な部分をマスク材で覆い、不要
部分をエツチングする。従来、このエツチングは
溶液を用いて行われていたが安全性および廃液処
理に問題があること、また自動化が容易でないこ
となどの点からガスプラズマを用いたプラズマエ
ツチングに移行してきている。プラズマエツチン
グは円筒型の反応槽内に高周波電力を印加してプ
ラズマを発生させ、プラズマ中の反応性の高いラ
ジカルを利用して化学反応によりエツチングを行
う方法である。しかしながらガスプラズマエツチ
ング法では化学反応であるため、溶液によるエツ
チングの場合と同様にマスク材への下へのエツチ
ングのまわりこみがあり、加工断面形状は第１図
ａに示したようないわゆるアンダーカツトを示
す。第１図ａにおいて１は半導体基板、２は被加
工物、３はマスク材である。このアンダーカツト
は、3μｍ以下の幅をもつ微細パターンを精度良
くエツチングする際には障害となる。そこで微細
パターンの形成にはアンダーカツトの少ないエツ
チング法が必要である。これは平行電極をもつエ
ツチング装置で可能である。すなわち、平行電極
間に高周波電力を印加してガスプラズマを発生さ
せ、プラズマ中の反応性イオンを、電極近傍に発
生した電位差により直進させ、被加工断面に当て
ることによりエツチングを行う方法であり、反応
性イオンエツチング法と呼ばれる。この場合の加
工断面形状は第１図ｂに示したようにアンダーカ
ツトがなく、微細パターンの形成を可能にするも
のである。
実際の半導体装置の製造工程における配線材料
のパターン形成では、下地に段差がある場合が多
い。第２図および第３図を用いて下地に段差があ
る場合の配線材料のパターン形成法について説明
する。第２図および第３図においてａは平面図、
ｂはａのＡ−A′での断面図を示す。また、図中
４は基板、５は下地パターン、６は層間絶縁膜、
７は配線材料被膜、８はマスクパターン、９はエ
ツチング後の配線パターンである。
のパターン形成では、下地に段差がある場合が多
い。第２図および第３図を用いて下地に段差があ
る場合の配線材料のパターン形成法について説明
する。第２図および第３図においてａは平面図、
ｂはａのＡ−A′での断面図を示す。また、図中
４は基板、５は下地パターン、６は層間絶縁膜、
７は配線材料被膜、８はマスクパターン、９はエ
ツチング後の配線パターンである。
基板４上に形成された下地パターン５上に層間
絶縁膜６を形成した後、配線材料被膜を形成す
る。しかる後に通常の写真製版工程を経てマスク
パターン８を形成すると第２図に示したようにな
る。その後、前述した反応性イオンエツチング法
を用いてエツチングを行うと第３図に示したよう
に配線パターン９が形成されるが、同時に段差部
でエツチングの残膜１０を生ずる。この残膜は配
線間の短絡の原因となる。残膜の発生の原因は、
第２図ｂに示すように、配線材料被膜形成時に段
差部での被膜の膜厚が平担部に比べて約２倍程度
に厚くなり、平担部の膜厚に合わせてエツチング
を行うと段差部に残膜を生じてしまうのである。
この際、横方向にもエツチングが進行すれば残膜
は生じないが反応性イオンの直進性を利用した反
応性イオンエツチングの場合には横方向のエツチ
ングはわずかである。また、残膜の除去のために
エツチング時間を延長すると配線パターンが細く
なる。これは反応性イオンエツチングにおいて
は、一般に配線材料とマスク材とのエツチング速
度の差が小さいためである。配線パターンが細く
なりすぎると配線抵抗が大きくなり電気信号の伝
播速度を遅くする。また、残膜の除去のために、
引き続き溶液によるエツチング法あるいは円筒型
装置を用いたガスプラズマエツチング法によるエ
ツチングを追加すると、アンダーカツトのために
パターン形状が悪くなり、場合によつては段差部
での配線パターンが断線する。
絶縁膜６を形成した後、配線材料被膜を形成す
る。しかる後に通常の写真製版工程を経てマスク
パターン８を形成すると第２図に示したようにな
る。その後、前述した反応性イオンエツチング法
を用いてエツチングを行うと第３図に示したよう
に配線パターン９が形成されるが、同時に段差部
でエツチングの残膜１０を生ずる。この残膜は配
線間の短絡の原因となる。残膜の発生の原因は、
第２図ｂに示すように、配線材料被膜形成時に段
差部での被膜の膜厚が平担部に比べて約２倍程度
に厚くなり、平担部の膜厚に合わせてエツチング
を行うと段差部に残膜を生じてしまうのである。
この際、横方向にもエツチングが進行すれば残膜
は生じないが反応性イオンの直進性を利用した反
応性イオンエツチングの場合には横方向のエツチ
ングはわずかである。また、残膜の除去のために
エツチング時間を延長すると配線パターンが細く
なる。これは反応性イオンエツチングにおいて
は、一般に配線材料とマスク材とのエツチング速
度の差が小さいためである。配線パターンが細く
なりすぎると配線抵抗が大きくなり電気信号の伝
播速度を遅くする。また、残膜の除去のために、
引き続き溶液によるエツチング法あるいは円筒型
装置を用いたガスプラズマエツチング法によるエ
ツチングを追加すると、アンダーカツトのために
パターン形状が悪くなり、場合によつては段差部
での配線パターンが断線する。
この発明は、上記のような従来のものの欠点を
除去するためになされたもので、反応性イオンエ
ツチングによる配線パターン形成の後に、再度マ
スクパターンを形成してエツチングを行うことに
より、エツチング残膜を除去し、短絡および断線
のない配線パターンを形成することを目的とす
る。
除去するためになされたもので、反応性イオンエ
ツチングによる配線パターン形成の後に、再度マ
スクパターンを形成してエツチングを行うことに
より、エツチング残膜を除去し、短絡および断線
のない配線パターンを形成することを目的とす
る。
以下、この発明の一実施例を図について説明す
る。第４図において１１は２回目のマスクパター
ンを示す。従来法により第３図に示した配線パタ
ーン例えばAlパターンを四塩化炭素（CCl4）と
希ガスとの混合ガスを用いた反応性イオンエツチ
ングにより形成すると、段差部でAlのエツチン
グ残膜１０を生ずる。そこで、通常の写真製版工
程により配線パターンに合わせて配線パターンの
幅よりやや大きな幅の２回目のマスクパターン１
１を形成する。この際マスクパターンの幅は隣接
する配線パターンの間隔により決まるものであ
り、例えば間隔が2μｍである場合にはマスクパ
ターンの幅を片側1μｍ以下の幅だけ大きくする。
マスクパターン形成の後、配線材料がAlである
場合には、リン酸、硝酸系のエツチング液に浸
す。残膜１０のうちマスク材で覆われていないも
のは当然除去され、その上にマスク材で覆われて
いる段差部の残膜も溶液のまわりこみによるアン
ダーカツトにより除去できる。第５図は、マスク
材を除去した後の配線パターンを示す。
る。第４図において１１は２回目のマスクパター
ンを示す。従来法により第３図に示した配線パタ
ーン例えばAlパターンを四塩化炭素（CCl4）と
希ガスとの混合ガスを用いた反応性イオンエツチ
ングにより形成すると、段差部でAlのエツチン
グ残膜１０を生ずる。そこで、通常の写真製版工
程により配線パターンに合わせて配線パターンの
幅よりやや大きな幅の２回目のマスクパターン１
１を形成する。この際マスクパターンの幅は隣接
する配線パターンの間隔により決まるものであ
り、例えば間隔が2μｍである場合にはマスクパ
ターンの幅を片側1μｍ以下の幅だけ大きくする。
マスクパターン形成の後、配線材料がAlである
場合には、リン酸、硝酸系のエツチング液に浸
す。残膜１０のうちマスク材で覆われていないも
のは当然除去され、その上にマスク材で覆われて
いる段差部の残膜も溶液のまわりこみによるアン
ダーカツトにより除去できる。第５図は、マスク
材を除去した後の配線パターンを示す。
なお上記実施例では、２回目のエツチングに溶
液を用いた例を示したが、円筒型装置を用いて四
塩化炭素と他のガスとの混合ガスで行つても同様
の効果が得られる。
液を用いた例を示したが、円筒型装置を用いて四
塩化炭素と他のガスとの混合ガスで行つても同様
の効果が得られる。
また、上記実施例では配線材料としてAlを用
いたものを示したが２層ゲート構造の半導体素子
の場合の２層目のポリシリコンのパターニングの
際にも本発明が適用できる。この場合の２回目の
エツチングは円筒型装置を用いてフレオン１４と
酸素との混合ガスで行つてもよいし、ポリシリコ
ン膜のエツチング液である、弗化水素を希釈した
水溶液で行つてもよい。また、配線材料はAl、
ポリシリコンに限らず、半導体素子の製造工程に
用いる材料であれば何でも良く、上記実施例と同
様に行えば効果が期待できる。
いたものを示したが２層ゲート構造の半導体素子
の場合の２層目のポリシリコンのパターニングの
際にも本発明が適用できる。この場合の２回目の
エツチングは円筒型装置を用いてフレオン１４と
酸素との混合ガスで行つてもよいし、ポリシリコ
ン膜のエツチング液である、弗化水素を希釈した
水溶液で行つてもよい。また、配線材料はAl、
ポリシリコンに限らず、半導体素子の製造工程に
用いる材料であれば何でも良く、上記実施例と同
様に行えば効果が期待できる。
以上のように、この発明の方法によれば、マス
クパターンとして同一データで作られた２種類の
マスクを用いてエツチング残膜を除去できるの
で、配線の幅を変えることなく短絡および断線を
防ぐことができ、微細かつ寸法精度の良い配線パ
ターンを形成することができる。
クパターンとして同一データで作られた２種類の
マスクを用いてエツチング残膜を除去できるの
で、配線の幅を変えることなく短絡および断線を
防ぐことができ、微細かつ寸法精度の良い配線パ
ターンを形成することができる。
第１図ａは溶液によるエツチングあるいはラジ
カルを用いたガスプラズマエツチングを行つた後
の断面形状を示す図、第１図ｂは反応性イオンエ
ツチングを行つた後の断面形状を示す図、第２図
ａ，ｂおよび第３図ａ，ｂはそれぞれ従来の配線
パターン形成法を示す平面図とＡ−Ａ線断面図、
第４図ａ，ｂおよび第５図ａ，ｂはそれぞれ本発
明の一実施例を説明するための配線パターン形成
法を示す平面図とＡ−Ａ線断面図である。 図中、４……基板、５……下地パターン、６…
…層間絶縁膜、７……配線材料被膜、８……マス
クパターン、９……配線パターン、１０……エツ
チング残膜、１１……２回目のマスクパターンで
ある。なお、図中同一符号は同一または相当部分
を示す。
カルを用いたガスプラズマエツチングを行つた後
の断面形状を示す図、第１図ｂは反応性イオンエ
ツチングを行つた後の断面形状を示す図、第２図
ａ，ｂおよび第３図ａ，ｂはそれぞれ従来の配線
パターン形成法を示す平面図とＡ−Ａ線断面図、
第４図ａ，ｂおよび第５図ａ，ｂはそれぞれ本発
明の一実施例を説明するための配線パターン形成
法を示す平面図とＡ−Ａ線断面図である。 図中、４……基板、５……下地パターン、６…
…層間絶縁膜、７……配線材料被膜、８……マス
クパターン、９……配線パターン、１０……エツ
チング残膜、１１……２回目のマスクパターンで
ある。なお、図中同一符号は同一または相当部分
を示す。
Claims (1)
- １ 下地に段差がある場合の配線材料のパターン
形成において、マスク材によるパターニングと配
線材料のエツチングを交互に２回ずつ行う工程を
具備し、前記マスク材により形成する２回目のパ
ターン幅を１回目のパターン幅より大きくして、
１回目のエツチングはガスプラズマ中で発生した
イオンの直進性を利用したエツチング方式で行
い、２回目のエツチングはガスプラズマ中で発生
したラジカルによる化学反応あるいは溶液による
化学反応を利用したエツチング方式にて行うこと
を特徴とする配線パターン形成法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12025482A JPS599942A (ja) | 1982-07-08 | 1982-07-08 | 配線パタ−ン形成法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12025482A JPS599942A (ja) | 1982-07-08 | 1982-07-08 | 配線パタ−ン形成法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS599942A JPS599942A (ja) | 1984-01-19 |
| JPS641054B2 true JPS641054B2 (ja) | 1989-01-10 |
Family
ID=14781641
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12025482A Granted JPS599942A (ja) | 1982-07-08 | 1982-07-08 | 配線パタ−ン形成法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS599942A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0779105B2 (ja) * | 1988-05-31 | 1995-08-23 | 日本電気株式会社 | 半導体装置の配線形成方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| IT967781B (it) * | 1971-10-08 | 1974-03-11 | Rca Corp | Metodo per la riparazione di di fetti in sottili strati pellico lari configurati |
| JPS5468177A (en) * | 1977-11-11 | 1979-06-01 | Hitachi Ltd | Manufacture for semiconductor device |
| JPS5790940A (en) * | 1980-11-27 | 1982-06-05 | Toshiba Corp | Manufacture of semiconductor device |
-
1982
- 1982-07-08 JP JP12025482A patent/JPS599942A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS599942A (ja) | 1984-01-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS588579B2 (ja) | ハンドウタイソウチノセイゾウホウホウ | |
| EP0779556B1 (en) | Method of fabricating a semiconductor device | |
| JPS641054B2 (ja) | ||
| JPS594027A (ja) | 半導体装置の製造方法 | |
| KR0122516B1 (ko) | 반도체 소자의 금속배선 콘택 제조방법 | |
| KR100451498B1 (ko) | 반도체소자의바패턴형성방법 | |
| JPH01105538A (ja) | フォトレジストパターン形成方法 | |
| JPS59175124A (ja) | 半導体装置の製造方法 | |
| JPS6066435A (ja) | 薄膜形成方法 | |
| JPS58197748A (ja) | 半導体装置の製造方法 | |
| JPS6226843A (ja) | 電極金属配線パタ−ンの形成方法 | |
| JPH02226724A (ja) | 集積回路装置の製造方法 | |
| JPS594857B2 (ja) | 半導体装置の電極、配線層形成方法 | |
| JPS5815249A (ja) | コンタクトホ−ル形成法 | |
| JPH034535A (ja) | 配線パターンの形成方法 | |
| JPS6359540B2 (ja) | ||
| JPH04155816A (ja) | 半導体装置の製造方法 | |
| KR0172551B1 (ko) | 반도체 소자의 미세패턴 형성방법 | |
| JPS62222658A (ja) | 導体配線の形成方法 | |
| JPS62222657A (ja) | 導体配線およびその形成方法 | |
| JPH01243426A (ja) | レジスト膜のエツチング方法 | |
| JPH01212909A (ja) | 電極形成方法 | |
| JPH03101229A (ja) | 半導体集積回路装置の製造方法 | |
| JPS5976447A (ja) | 多層配線方法 | |
| JPS62160739A (ja) | 半導体装置の製造方法 |