JPS6410871B2 - - Google Patents

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は、テレビジヨンカメラなどの撮像装置
で抽出した対象物の画像信号に対して空間フイル
タリング操作を行つて輪郭の強調やノイズ成分の
除去を行う画像信号処理方法および装置に関する
ものである。

〔従来技術〕

近時、頻繁に行われるようになつた画像処理技
術として空間フイルタリング操作という手法があ
る。これは、２次元的な入力画像の輝度情報を２
次元的に処理して新たな画像を得るための操作で
あるが、この空間フイルタリング操作の中でも特
に多く用いられるのが「たたみ込み波」と呼ば
れる処理である。

第１図は、このたたみ込み波処理を説明する
ための図であつて、撮像装置によつて得られる画
像の画素を「ｘ×ｙ」個、各画素の座標を１，
１，１，２，……ｘ，ｙとすると、各画素は第１
図ａに示すようにａ，１，１、ａ，１，２、……
ａ，ｘ，ｙとして表わされる。

このような構成の入力画像の中の画素ａ，ｍ，
ｎ〔ｍ＝１〜ｘ，ｎ＝１〜ｙ〕とその周囲の各画
素に対して水平方向にｐ個、垂直方向にｑ個配列
された要素、例えば第１図ｂに示すようなオペレ
ータｂ，１，１、ｂ１，２、……ｂ，３，３を作
用させると、 ｃ（ｍ，ｎ）＝ｂ（１，１）・ａ（ｍ−１，ｎ −１）＋ｂ（１，２）・ａ（ｍ−１，ｎ） ＋ｂ（１，３）・ａ（ｍ−１，ｎ＋１） ＋ｂ（２，１）・ａ（ｍ，ｎ−１） ＋ｂ（２，２）・ａ（ｍ，ｎ）＋ｂ（２，３） ・ａ（ｍ，ｎ＋１）＋ｂ（３，１）・ａ（ｍ ＋１，ｎ−１）＋ｂ（３，２）・ａ（ｍ ＋１，ｎ）＋ｂ（３，３）・ａ（ｍ ＋１，ｎ＋１） ……(1) で表わされる第１図ｃに示すような変換画素ｃ，
ｍ，ｎが得られる。

このような中央の１つの画素ｍ，ｎに対する変
換画素ｃ，ｍ，ｎを求める操作を第１図ａに示す
画素の全てに対して順次行うためには、第１図ｂ
に示すオペレータを１画素ずつ移動させながら、
移動させるたびに上記第(1)式で示される演算を実
行するのであるが、このようにして求められた変
換画像は元の画像とは異なつた空間周波数を持つ
たものになる。

例えば、３×３マトリクスから成るオペレータ
を とした場合、このオペレータはローパスフイルタ
として機能するため、低空間周波数の画像が強調
される。またオペレータを とした場合、このオペレータはハイパスフイルタ
として機能するため、高空間周波数の画像が強調
される。

ところで、このようなフイルタリング操作を実
現するためには、撮像装置から得られる画像信号
をデイジタル信号に変換してフレームメモリに記
憶しておき、これを順次アクセスしながら演算装
置で演算して出力するという操作を１フレームの
全画素に亘つて繰返す必要がある。

ところが、このようなフイルタリング操作のた
めの演算は多項に亘る乗算処理を含むものであ
り、かつ各画素毎にこの演算を実行しなければな
らないため、長時間の処理時間を必要とし、研究
用以外にはとても実用し得ないという問題があ
る。例えば、３×３マトリクスから成るオペレー
タを使用した場合、１つの画素における変換画素
ｃ，ｍ，ｎを得るためにはフレームメモリを９回
アクセスし、９項に亘る積和演算が必要となる。
従つて１フレームが512×512画素で構成されてい
るとすれば、１フレームの処理を行うために
2359296回（＝512×512×９）のアクセスと積和
演算を必要とし、１回のアクセスタイムを1μsec
とすると１フレームの全アクセス時間は約2.4秒
（＝2359296×１×10^-6〔sec〕）となり、また１回
の積和演算時間を10μsecとすると１フレームの全
積和演算時間は約24秒（＝2359296×10×10^-6
〔sec〕）となる。そして、オペレータのサイズが
大きい場合はそのサイズの２乗に比例して処理時
間も増大する。

このように従来から用いられている空間フイル
タリング操作では長時間の処理時間を必要とし、
研究用以外にはとても実用し得ないという問題が
ある。

〔発明の目的および構成〕

本発明はこのような事情に鑑みなされたもの
で、その目的は短時間のうちに対象物画像のノイ
ズ成分を除去できると共に輪郭の強調を行うこと
ができる画像信号処理方法および装置を提供する
ことにある。

このために本発明は、水平方向にｐ個、垂直方
向にｑ個の画素領域を操作単位として設定したう
えで、対象物画像信号を複数画像フレームに亘つ
て繰返し抽出し、繰返し抽出される画像信号間に
おいて各画像フレーム相互の画素相対位置関係を
ｐ×ｑ個の操作単位に対応して１画素ずつ水平垂
直方向に各フレーム毎にずらしながら操作単位内
の各画像信号に対して付与する重み係数に対応し
たフレーム数の画像信号を加減演算し、その演算
結果を変換画像信号として出力するようにしたも
のである。すなわち、操作単位内の各画像信号に
対して重み係数を乗算するのに代えて、その重み
係数に対応した回数だけ各画像信号を加算または
減算するようにし、かつ中心画素の周囲の画像信
号を加算または減算する場合はフレームメモリの
アドレスを指定するアドレスカウンタのカウント
値を中心画素を基準としたアドレスにオフセツト
してこのオフセツトアドレスからスタートさせる
などしてフレーム相互の画素位置関係を相対的に
ずらし、さらにこのアドレスオフセツトは１フレ
ームの画像抽出が終了するたびに行うようにし、
これにより操作単位内の積和演算を重み係数の総
和に等しいフレーム数の画像抽出時間で終了し得
るようにしたものである。

〔実施例〕

第２図は本発明による画像信号処理方法を適用
した装置の一実施例を示すブロツク図、第３図は
画像処理方法を説明するための図である。第２図
において、１は対象物（図示せず）を走査して１
フレーム当り例えば512×512画素から成る対象物
のアナログ画像信号AVを抽出する撮像装置、２
は撮像装置１から出力されるアナログ画像信号
AVをデイジタル画像信号Ｖに変換するAD変換
器、３はAD変換器２から出力されるデイジタル
画像信号Ｖと後述するフレームメモリ４から読出
された再生デイジタル画像信号RVとを加算また
は減算する演算器、４は演算器３から出力される
デイジタル画像信号V′を記憶するフレームメモ
リであり、１フレームの画像信号を記憶するのに
充分な記憶容量を有している。５はフレームメモ
リ４から読出された再生デイジタル画像信号RV
をアナログ画像信号ATVに変換するDA変換器、
６はアナログ画像信号ATVを受けて可視画像と
して表示する表示装置、７は前述の１〜６の各部
に必要な同期信号を分配供給すると共に、操作単
位（オペレータ）のサイズおよび重み係数の設定
を行い、これに基づき演算器３に対しては加算ま
たは減算の指令信号Ａ／Ｓを与え、フレームメモ
リ４に対しては読出し、書込み、演算のサイクル
指令信号Ｒ／Ｗ／Ａとアドレス信号ADRとを与
える制御回路であり、アドレス信号ADRの内容
を操作単位に対応して水平、垂直方向に１画素ず
つシフトする機能を有している。

このような構成において、制御回路７は撮像装
置１に対して同期信号を与え、該撮像装置１に対
象物の濃淡に応じた１フレームの画像信号AVを
繰返し抽出させる。また、AD変換器２に対して
も同期信号を与え、繰返し抽出させる画像信号
AVをデイジタル画像信号Ｖに変換させ、このデ
イジタル画像信号Ｖを演算器３の一方の演算入力
Ａに入力させる。

一方、制御回路７は撮像装置１による対象物の
順次走査点の変化と同期して変化するアドレス信
号ADRをフレームメモリ４に与えると共に、ア
ドレス信号ADRが同一内容を示している時間
（１画素時間）内においてまずフレームメモリ４
を読出しモードに設定するサイクル指令信号Ｒ／
Ｗ／Ａを出力し、次に演算器３の演算動作を開始
させるサイクル指令信号Ｒ／Ｗ／Ａを出力し、最
後にフレームメモリ４を書込みモードに設定する
サイクル指令信号Ｒ／Ｗ／Ａを出力する。また、
操作単位内のある重み係数に対応した演算が終了
するまで演算器３に対して加算または減算を実行
させるための指令信号Ａ／Ｓを出力する。

ここで、第３図ａに示すようにb₀〜b₈から成る
サイズの操作単位が設定され、かつ各画素の重み
係数ｋ〔b₀〕〜ｋ〔b₈〕として第３図ｂに示すよう
な値が設定されたものとすると、制御回路７はま
ず中央の画素の画像信号Ｖをその重み係数ｋ〔b₀〕
＝４に対応した回数だけ加算するため、デイジタ
ル画像信号Ｖと再生デイジタル画像信号RVの画
素位置関係が互に一致し、かつ再生デイジタル画
像信号RVの画素座標が「×＝０，ｙ＝０」から
始まり「×＝512，ｙ＝512」で終るアドレス信号
ADRを４回繰返し出力する。すなわち、制御回
路７はフレームメモリ４に対するアドレスオフセ
ツトが零のアドレス信号ADRを撮像装置１によ
る画像抽出動作と同期して４フレーム分だけ出力
する。同時に、演算器３には重み係数ｋ〔b₀〕が
正の値であるために加算動作を指示する。

すると、演算器３においてはAD変換器２から
出力される画像信号Ｖとフレームメモリ４から読
出された再生デイジタル画像信号RVとの加算動
作が同一画素に関する信号同士で実行される。そ
して、この加算結果の信号V′は演算終了後に信
号Ｒ／Ｗ／Ａによつてフレームメモリ４が書込み
モードに設定されるため、この時の信号RVの読
出しアドレスと同一アドレスに書込まれる。この
ような動作はアドレス信号ADRで示される画素
座標が変化するたびに実行され、しかも４フレー
ムの画像信号AVの抽出が終了するまで実行され
る。

この結果、４フレームの画像信号AVの抽出が
終了した段階では、フレームメモリ４の各アドレ
スには１フレーム内の各画素における画像信号Ｖ
を４倍した画像信号４・Ｖが記憶される。

次に制御回路７は操作単位内の画素b₁の画像信
号Ｖをその重み係数ｋ〔b₁〕＝−２に対応してフレ
ームメモリ４に既に記憶させた画像信号４・Ｖか
ら２回減算するため、デイジタル画像信号Ｖと再
生デイジタル画像信号RVの画素位置関係が第３
図ｃに示すように水平方向で「＋１」、垂直方向
で「−１」だけずれるようにアドレス信号ADR
をオフセツトし、このオフセツトアドレスから始
まる512×512画素分のアドレス信号ADRを２回
出力する。すなわち、AD変換器２から演算器３
に入力される画像信号Ｖの画素座標は常に「ｘ＝
０，ｙ＝０」から始まり「ｘ＝511，ｙ＝511」で
終るが、例えば「ｘ＝ｍ，ｙ＝ｎ」の座標の再生
デイジタル画像信号RVが演算器３の一方の入力
Ｂに与えられるタイミングでは「ｘ＝ｍ＋１，ｙ
＝ｎ−１」の座標の画像信号Ｖが他方の入力Ａに
与えられるようにアドレス信号ADRの初期値を
「ｘ＝０−１＝511」，「ｙ＝０＋１＝１」にオフセ
ツトし、このオフセツトアドレス「ｘ＝511，ｙ
＝１」から始まり「ｘ＝510，ｙ＝０」で終る512
×512画素分のアドレス信号ADRを２回繰返し出
力する。同時に、重み係数ｋ〔b₁〕が負の値であ
るために演算器３には減算動作を指示する。

すると、演算器３では「ｘ＝ｍ，ｙ＝ｎ」の座
標の再生デイジタル画像信号RV＝４・Ｖが与え
られるタイミングにおいて「ｘ＝ｍ＋１，ｙ＝ｎ
−１」の座標の画像信号Ｖが一方の入力Ａに与え
られるため、「ｘ＝ｍ，ｙ＝ｎ」の画像信号RV
から水平方向で「＋１」、垂直方向で「−１」だ
けずれた座標「ｘ＝ｍ＋１，ｙ＝ｎ−１」の画像
信号Ｖを減算する動作がアドレス信号ADRの変
化毎に実行される。そして、この加算結果の信号
「RV−Ｖ＝４・Ｖ−Ｖ」は演算終了後に「ｘ＝
ｍ，ｙ＝ｎ」で示されるフレームメモリ４のアド
レスに書込まれる。このような動作は２フレーム
の画像信号Ｖの抽出が終了するまで実行される。

この結果、２フレームの画像信号の抽出が終了
した段階では、フレームメモリ４の各アドレスに
は Ｖ〔ｘ＝ｍ，ｙ＝ｎ〕＝４・Ｖ〔ｘ＝ｍ，ｙ ＝ｎ〕−２・Ｖ〔ｘ＝ｍ＋１，ｙ＝ｎ−１〕
……(2) で示される画像信号Ｖ〔ｘ＝ｍ，ｙ＝ｎ〕が記憶
される。

次に、制御回路７は操作単位内の画素b₂〜b₈の
画像信号Ｖの重み係数ｋ〔b₂〕〜ｋ〔b₈〕に対応し
て同様の演算を演算器３に実行させる。

これにより、重み係数ｋ〔b₀〕〜ｋ〔b₈〕の絶対
値の総和に等しいフレーム数の画像信号Ｖを抽出
した段階では Ｖ〔ｘ＝ｍ，ｙ＝ｎ〕 ＝４・Ｖ〔ｘ＝ｍ，ｙ＝ｎ〕 −２・Ｖ〔ｘ＝ｍ＋１，ｙ＝ｎ−１〕 −２・Ｖ〔ｘ＝ｍ＋１，ｙ＝ｎ〕 −２・Ｖ〔ｘ＝ｍ＋１，ｙ＝ｎ＋１〕 −２・Ｖ〔ｘ＝ｍ，ｙ＝ｎ＋１〕 −２・Ｖ〔ｘ＝ｍ−１，ｙ＝ｎ＋１〕 −２・Ｖ〔ｘ＝ｍ−１，ｙ＝ｎ〕 −２・Ｖ〔ｘ＝ｍ−１，ｙ＝ｎ−１〕 −２・Ｖ〔ｘ＝ｍ，ｙ＝ｎ−１〕 ……(3) で示される画像信号Ｖ〔ｘ＝ｍ，ｙ＝ｎ〕がフレ
ームメモリの各アドレスに記憶される。すなわ
ち、従来方法と同一結果となる512×512画素の各
画像信号Ｖ〔ｘ＝ｍ，ｙ＝ｎ〕（但し、ｍ＝０〜
511、ｎ＝０〜511）の変換画像信号がフレームメ
モリ４に記憶される。

このようにしてフレームメモリ４に得られた変
換画像信号はDA変換器５においてアナログ画像
信号ATVに変換されて表示装置６に可視像とし
て表示される。

従つて、重み係数ｋ〔b₀〕〜ｋ〔b₈〕を適切に設
定することにより、ノイズ成分が除去され、かつ
輪郭の強調された可視像を表示させることができ
る。そして、この可視像は、１フレーム当りの画
像抽出時間を例えば33msとすると、約0.7秒（33
×10^-3×20＝660ms）という極めて短時間で表示
させることができる。

〔発明の効果〕

以上説明したように本発明は、ｐ×ｑ個のオペ
レータによる空間フイルタリング操作をフレーム
相互の画素位置関係のオフセツト操作と加減算操
作の組合せによつて行うようにしたものである。
このため、ノイズ成分の除去や輪郭の強調を極め
て短時間のうちに加減算のみで行うことが可能と
なる。従つて、Ｘ線画像の処理など各種の画像処
理に適用すれば極めて実用性のある装置を提供で
きる。

【図面の簡単な説明】

第１図は従来の画像信号処理方法を説明するた
めの図、第２図は本発明の一実施例を示すブロツ
ク図、第３図は本発明の画像信号処理方法を説明
するための図である。 １……撮像装置、２……AD変換器、３……演
算器、４……フレームメモリ、５……DA変換
器、６……表示装置、７……制御回路。

Claims (1)

1. 【特許請求の範囲】 １ 撮像装置によつて対象物を走査して抽出した
   複数画素から成る画像信号に対して水平方向にｐ
   個、垂直方向にｑ個のｐ×ｑ個の画素領域を操作
   単位として設定し、この操作単位内の各画像信号
   に対して所定の重み係数を乗算してその総和を求
   める操作を１画像フレームの全画素に亘つて実行
   し、輪郭の強調やノイズ成分の除去を行う画像信
   号処理方法において、 対象物画像信号を複数画像フレームに亘つて繰
   返し抽出し、繰返し抽出される画像信号間におい
   て各画像フレーム相互の画素相対位置関係を前記
   操作単位に対応して１画素ずつ水平垂直方向に各
   フレーム毎にずらしながら前記操作単位内の画像
   信号に対して付与する重み係数に対応したフレー
   ム数の画像信号を加減演算し、輪郭の強調やノイ
   ズ成分の除去を行う画像信号処理方法。 ２ 撮像装置によつて対象物を走査して抽出した
   複数画素から成る画像信号に対して水平方向にｐ
   個垂直方向にｑ個のｐ×ｑ個の画素領域を操作単
   位として設定し、この操作単位内の各画像信号に
   対して所定の重み係数を乗算してその総和を求め
   る操作を１画像フレームの全画素に亘つて実行
   し、輪郭の強調やノイズ成分の除去を行う画像信
   号処理装置において、 複数画像フレームの画像信号を加減演算する演
   算器と、前記撮像装置に対し対象物画像信号を複
   数画像フレームに亘つて繰返し抽出させると共
   に、繰返し抽出される画像信号間において各画像
   フレーム相互の画素相対位置関係を前記操作単位
   に対応して１画素ずつずらしながら前記操作単位
   内の画像信号に対して付与する重み係数に対応し
   たフレーム数の画像信号の加減演算を前記演算器
   に実行させる制御装置とを備えたことを特徴とす
   る画像信号処理装置。