JPS6411166B2 - - Google Patents
Info
- Publication number
- JPS6411166B2 JPS6411166B2 JP56026211A JP2621181A JPS6411166B2 JP S6411166 B2 JPS6411166 B2 JP S6411166B2 JP 56026211 A JP56026211 A JP 56026211A JP 2621181 A JP2621181 A JP 2621181A JP S6411166 B2 JPS6411166 B2 JP S6411166B2
- Authority
- JP
- Japan
- Prior art keywords
- amplifier
- transistors
- gain
- amplifier circuit
- control voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000003990 capacitor Substances 0.000 description 5
- 230000007423 decrease Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000001419 dependent effect Effects 0.000 description 2
- 230000010363 phase shift Effects 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G1/00—Details of arrangements for controlling amplification
- H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
- H03G1/0017—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal the device being at least one of the amplifying solid-state elements
- H03G1/0023—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal the device being at least one of the amplifying solid-state elements in emitter-coupled or cascode amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03J—TUNING RESONANT CIRCUITS; SELECTING RESONANT CIRCUITS
- H03J1/00—Details of adjusting, driving, indicating, or mechanical control arrangements for resonant circuits in general
- H03J1/06—Driving or adjusting arrangements; combined with other driving or adjusting arrangements, e.g. of gain control
- H03J1/063—Special arrangements taken in correlation with the wear; Suppressing backlash; Locking in a desired position
Landscapes
- Amplifiers (AREA)
- Control Of Amplification And Gain Control (AREA)
Description
【発明の詳細な説明】
本発明は低域通過形の特性を有し、この低域通
過形特性で周波数応答が決まる増幅器路と、この
増幅器路の出力側から入力側に至る少なくとも１
個の負帰還路とを具え、制御電圧により負帰還量
を変えることにより全体の利得を制御することが
できる増幅回路に関するものである。
過形特性で周波数応答が決まる増幅器路と、この
増幅器路の出力側から入力側に至る少なくとも１
個の負帰還路とを具え、制御電圧により負帰還量
を変えることにより全体の利得を制御することが
できる増幅回路に関するものである。
このような増幅回路の原理はドイツ連邦共和国
特許第2404331号明細書から既知である。而して
この既知の増幅回路には２個の交又接続された差
動増幅器、即ち４個のトランジスタが含まれてお
り、これらの４個のトランジスタの各１個のトラ
ンジスタの３個の電極を他の３個のトランジスタ
の各１個のトランジスタの対応する電極に、各ト
ランジスタが各地の１個のトランジスタと１個だ
けの電極を共有するようにして接続してある。そ
してこのような差動増幅器対段の共通出力端子
（これは２個のコレクタ結線ラインの一方からと
る。他方のコレクタ結線ラインは増幅のために使
用されない）に演算増幅器の出力端子から２個の
交又接続された差動増幅器の２個の入力端子（こ
れには２個のエミツタ端子を利用する）迄負帰還
をかける程度が異なる２個の負帰還路を接続す
る。そして共通ベース端子間に制御電圧をかけ
る。
特許第2404331号明細書から既知である。而して
この既知の増幅回路には２個の交又接続された差
動増幅器、即ち４個のトランジスタが含まれてお
り、これらの４個のトランジスタの各１個のトラ
ンジスタの３個の電極を他の３個のトランジスタ
の各１個のトランジスタの対応する電極に、各ト
ランジスタが各地の１個のトランジスタと１個だ
けの電極を共有するようにして接続してある。そ
してこのような差動増幅器対段の共通出力端子
（これは２個のコレクタ結線ラインの一方からと
る。他方のコレクタ結線ラインは増幅のために使
用されない）に演算増幅器の出力端子から２個の
交又接続された差動増幅器の２個の入力端子（こ
れには２個のエミツタ端子を利用する）迄負帰還
をかける程度が異なる２個の負帰還路を接続す
る。そして共通ベース端子間に制御電圧をかけ
る。
この制御電圧を十分高くとると４個のトランジ
スタのうち２個がターンオフし、このため２個の
差動増幅器の入力端子に印加される２個の信号の
うち一方だけが共通出力端子に現われ、その結果
この信号の入力端子に至る負帰還路、即ち負帰還
の程度が低い方の負帰還路だけが働らく。次に制
御電圧の極性を反転すると２個の他方のトランジ
スタがターンオフし、２個の差動増幅器の他方の
入力端子に印加される信号だけが共通出力端子に
現われ、（負帰還の程度が高い）他方の負帰還路
だけが働らく。各々が一定の負還回路利得を有す
る負帰還路を設けてあるが、その時々で働らくべ
き負帰還路を制御電圧で選択し、増幅回路全体の
利得を制御電圧で制御することができる。
スタのうち２個がターンオフし、このため２個の
差動増幅器の入力端子に印加される２個の信号の
うち一方だけが共通出力端子に現われ、その結果
この信号の入力端子に至る負帰還路、即ち負帰還
の程度が低い方の負帰還路だけが働らく。次に制
御電圧の極性を反転すると２個の他方のトランジ
スタがターンオフし、２個の差動増幅器の他方の
入力端子に印加される信号だけが共通出力端子に
現われ、（負帰還の程度が高い）他方の負帰還路
だけが働らく。各々が一定の負還回路利得を有す
る負帰還路を設けてあるが、その時々で働らくべ
き負帰還路を制御電圧で選択し、増幅回路全体の
利得を制御電圧で制御することができる。
制御電圧を負帰還の程度が最大で、従つて全体
の利得が最小になるように選択するとループ利得
が可成り大きくなる（ここでループ利得とは増幅
回路利得と帰還回路利得との積である）。その結
果増幅回路は不安定となり、発振しそうになる。
の利得が最小になるように選択するとループ利得
が可成り大きくなる（ここでループ利得とは増幅
回路利得と帰還回路利得との積である）。その結
果増幅回路は不安定となり、発振しそうになる。
この既知の増幅回路を実際の場で、例えば集積
回路Valvo TCA740の形で使用する時は低域通
過形の特性を有する回路段を加えている。例えば
テイーツエ（Tietze）とシエンク（Schenk）の
共著に係る「ハルプライターシヤルツングステヒ
ニーク」（Halbleiterschaltungstechnik）、第４
版、1978年シユプリンガー社刊第７・４章又はア
イ・イー・イー・イー ジヤーナル オブ ソリ
ツド−ステート サーキツツ（IEEE Journal of
Solid−State Circuits）、第SC9巻第６号、1974
年12月、第314〜332頁から知られるように、この
ような「周波数により変わる補正」を用いると信
号周波数が上昇してゆく時ループ利得は下つてゆ
き、（反転増幅器を用いる場合は）この増幅器と
負帰還路での位相偏移が180゜に達する前にループ
利得が１迄下つてしまう。この「周波数により変
わる補正」は最も不都合なケース、即ち負帰還の
程度が最大でループ利得は最大であるが全体の利
得は最小のケースに基づいて行なわねばならな
い。
回路Valvo TCA740の形で使用する時は低域通
過形の特性を有する回路段を加えている。例えば
テイーツエ（Tietze）とシエンク（Schenk）の
共著に係る「ハルプライターシヤルツングステヒ
ニーク」（Halbleiterschaltungstechnik）、第４
版、1978年シユプリンガー社刊第７・４章又はア
イ・イー・イー・イー ジヤーナル オブ ソリ
ツド−ステート サーキツツ（IEEE Journal of
Solid−State Circuits）、第SC9巻第６号、1974
年12月、第314〜332頁から知られるように、この
ような「周波数により変わる補正」を用いると信
号周波数が上昇してゆく時ループ利得は下つてゆ
き、（反転増幅器を用いる場合は）この増幅器と
負帰還路での位相偏移が180゜に達する前にループ
利得が１迄下つてしまう。この「周波数により変
わる補正」は最も不都合なケース、即ち負帰還の
程度が最大でループ利得は最大であるが全体の利
得は最小のケースに基づいて行なわねばならな
い。
本発明者はこのような増幅回路では、（例えば
90dBといつた）非常に広いレンジに亘つて制御
電圧で全体の利得を制御したり、これと同時に出
力信号が相当に大きくても歪みが非常に小さくな
るようにしようとする場合に問題が生ずることを
認識した。即ち（負帰還の程度が最小で）全体の
利得が最大の場合周波数が高い処でループ利得が
相当に低くなり、その結果負帰還をかけても（増
幅回路の諸要素が不可避的に非直線性を有するこ
とによる）非直線歪みを完全には除去できないの
である。
90dBといつた）非常に広いレンジに亘つて制御
電圧で全体の利得を制御したり、これと同時に出
力信号が相当に大きくても歪みが非常に小さくな
るようにしようとする場合に問題が生ずることを
認識した。即ち（負帰還の程度が最小で）全体の
利得が最大の場合周波数が高い処でループ利得が
相当に低くなり、その結果負帰還をかけても（増
幅回路の諸要素が不可避的に非直線性を有するこ
とによる）非直線歪みを完全には除去できないの
である。
それ故本発明の目的は全体の利得が高く、周波
数が高く且つ大振幅駆動する場合でも、不安定性
を高めることなく、非直線歪みを小さくできる冒
頭に記載したタイプの増幅回路を提供するにあ
る。
数が高く且つ大振幅駆動する場合でも、不安定性
を高めることなく、非直線歪みを小さくできる冒
頭に記載したタイプの増幅回路を提供するにあ
る。
この目的を達成するため本発明によれば前記増
幅器路に利得を制御できる増幅器段を設け、この
増幅器段の利得を制御電圧で、全体の利得を上げ
る場合はこの増幅器段の利得も上がるように制御
するように構成したことを特徴とする。
幅器路に利得を制御できる増幅器段を設け、この
増幅器段の利得を制御電圧で、全体の利得を上げ
る場合はこの増幅器段の利得も上がるように制御
するように構成したことを特徴とする。
大きさが非直線歪みの除去にきいてくる増幅回
路のループ利得と対照的に、全体の利得の方はあ
まり増幅器段の利得に左右されることはない（こ
れは瞬時負帰還利得の逆数にほぼ対応する）。本
発明によれば全体の利得が高い場合でも、冒頭に
記載したタイプの増幅回路内に利得が前述したよ
うにして制御される増幅器段を設けなかつた場合
よりも高いループ利得が得られる。従つて本発明
によれば全体の利得が高く、それでいて非直線歪
みが小さい増幅回路が得られる。
路のループ利得と対照的に、全体の利得の方はあ
まり増幅器段の利得に左右されることはない（こ
れは瞬時負帰還利得の逆数にほぼ対応する）。本
発明によれば全体の利得が高い場合でも、冒頭に
記載したタイプの増幅回路内に利得が前述したよ
うにして制御される増幅器段を設けなかつた場合
よりも高いループ利得が得られる。従つて本発明
によれば全体の利得が高く、それでいて非直線歪
みが小さい増幅回路が得られる。
この本発明増幅回路を具体化した一実施例によ
れば前記増幅器路に出力端子を共有する２個の交
又接合させた差動増幅器を設け、この差動増幅器
の後段に低域通過形の特性を有する増幅器段を設
け、この増幅器段の出力端子を負帰還の程度が異
なる２個の負帰還路を介して前記２個の差動増幅
器の入力端子に接続したことを特徴とする。この
ようにすれば、２個の差動増幅器に共通な増幅器
段に低域通過形特性を持たせると共にこの増幅器
段の利得を制御電圧で制御できることになる。
れば前記増幅器路に出力端子を共有する２個の交
又接合させた差動増幅器を設け、この差動増幅器
の後段に低域通過形の特性を有する増幅器段を設
け、この増幅器段の出力端子を負帰還の程度が異
なる２個の負帰還路を介して前記２個の差動増幅
器の入力端子に接続したことを特徴とする。この
ようにすれば、２個の差動増幅器に共通な増幅器
段に低域通過形特性を持たせると共にこの増幅器
段の利得を制御電圧で制御できることになる。
例えば前記雑誌「アイ・イー・イー・イー ジ
ヤーナル オブ ソリツド−ステート サーキツ
ツ」（IEEE Journal of Solid−State Circuits）、
殊に第９図から既知のように、低域通過形特性を
有する増幅器段は入力電圧に比例する交流電流を
出力する第１の増幅部と、この後段にくるコンデ
ンサを介して負帰還がかかる第２の増幅部とから
構成することができる。このような増幅器段の利
得は第１の増幅器部のスロープ（slope）に比例
し、コンデンサの容量に逆比例する。従つてこの
増幅器段の利得はコンデンサの容量を変えること
により変えることもできるし、スロープを変える
ことにより変えることもできる。コンデンサの代
りに容量を直流電圧で制御できる可変容量ダイオ
ードを用いても制御電圧により容量を変えること
ができよう。しかし、こうすると非直線歪みが不
可避的に大きくなつてしまう。それ故本発明の更
に具体化した一つの実施例によれば、トランジス
タ増幅回路ではスロープがこの回路を流れる直流
電流に比例するという事実を利用してスロープを
変えることにより増幅器段の利得を変える。これ
を具体化した一つの実施例は前記直流設定要素を
定電流源と、制御電圧で制御できる直流電流を出
力する直流電流源との並列回路で構成したことを
特徴とする。
ヤーナル オブ ソリツド−ステート サーキツ
ツ」（IEEE Journal of Solid−State Circuits）、
殊に第９図から既知のように、低域通過形特性を
有する増幅器段は入力電圧に比例する交流電流を
出力する第１の増幅部と、この後段にくるコンデ
ンサを介して負帰還がかかる第２の増幅部とから
構成することができる。このような増幅器段の利
得は第１の増幅器部のスロープ（slope）に比例
し、コンデンサの容量に逆比例する。従つてこの
増幅器段の利得はコンデンサの容量を変えること
により変えることもできるし、スロープを変える
ことにより変えることもできる。コンデンサの代
りに容量を直流電圧で制御できる可変容量ダイオ
ードを用いても制御電圧により容量を変えること
ができよう。しかし、こうすると非直線歪みが不
可避的に大きくなつてしまう。それ故本発明の更
に具体化した一つの実施例によれば、トランジス
タ増幅回路ではスロープがこの回路を流れる直流
電流に比例するという事実を利用してスロープを
変えることにより増幅器段の利得を変える。これ
を具体化した一つの実施例は前記直流設定要素を
定電流源と、制御電圧で制御できる直流電流を出
力する直流電流源との並列回路で構成したことを
特徴とする。
図面につき一実施例をあげて本発明を詳細に説
明する。
明する。
第１図には４個のnpnトランジスタ１〜４が示
されているが、このうちトランジスタ１と２及び
３と４のエミツタ同士を相互に接続し、トランジ
スタ１と３及び２と４のコレクタ同士を相互に接
続し、トランジスタ１と４及び２と３のベース同
士を相互に接続する。トランジスタ２と４の共通
コレクタラインとトランジスタ１と３の共通コレ
クタラインとの間に抵抗５を接続する。この抵抗
５はトランジスタ１〜４により構成される差動増
幅器対の負荷抵抗として働らく。この負荷抵抗５
の両端間に生ずる電圧降下を増幅器段６の反転入
力端子に印加する。増幅器段６の他方の入力端子
には基準電圧を印加する。
されているが、このうちトランジスタ１と２及び
３と４のエミツタ同士を相互に接続し、トランジ
スタ１と３及び２と４のコレクタ同士を相互に接
続し、トランジスタ１と４及び２と３のベース同
士を相互に接続する。トランジスタ２と４の共通
コレクタラインとトランジスタ１と３の共通コレ
クタラインとの間に抵抗５を接続する。この抵抗
５はトランジスタ１〜４により構成される差動増
幅器対の負荷抵抗として働らく。この負荷抵抗５
の両端間に生ずる電圧降下を増幅器段６の反転入
力端子に印加する。増幅器段６の他方の入力端子
には基準電圧を印加する。
増幅器段６の出力端子７は同時に本発明増幅回
路全体の出力端子となる。この出力端子７を抵抗
R2を介して（電圧利得１の）インピーダンス整
合器段８の（非反転）入力端子に接続し、抵抗
R4を介してインピーダンス整合器段８と同じ構
造のインピーダンス整合器段９の対応する入力端
子に接続する。
路全体の出力端子となる。この出力端子７を抵抗
R2を介して（電圧利得１の）インピーダンス整
合器段８の（非反転）入力端子に接続し、抵抗
R4を介してインピーダンス整合器段８と同じ構
造のインピーダンス整合器段９の対応する入力端
子に接続する。
これらのインピーダンス整合器段８と９の夫々
の非反転入力端子を抵抗R1とR3を介してこの増
幅回路で増幅しようと思う信号が印加される共通
入力端子１０に接続する（なおこの信号の利得は
１よりも相当に小さくてもよい）。
の非反転入力端子を抵抗R1とR3を介してこの増
幅回路で増幅しようと思う信号が印加される共通
入力端子１０に接続する（なおこの信号の利得は
１よりも相当に小さくてもよい）。
インピーダンス整合器段８及び９の出力端子を
夫々抵抗１１又は１２を介してトランジスタ対１
及び２又は３及び４の共通エミツタ端子に接続す
ると共に夫々抵抗１３又は１４を介して接地す
る。インピーダンス整合器段８及び９並びにこれ
らの抵抗１１〜１４を介してトランジスタ対１及
び２並びに３及び４のエミツタラインにインピー
ダンス整合器段８及び９の入力端子に印加された
信号電圧に比例する信号電流が流れる。
夫々抵抗１１又は１２を介してトランジスタ対１
及び２又は３及び４の共通エミツタ端子に接続す
ると共に夫々抵抗１３又は１４を介して接地す
る。インピーダンス整合器段８及び９並びにこれ
らの抵抗１１〜１４を介してトランジスタ対１及
び２並びに３及び４のエミツタラインにインピー
ダンス整合器段８及び９の入力端子に印加された
信号電圧に比例する信号電流が流れる。
一方ではトランジスタ２と３、他方では３と４
の夫々の共通ベース端子同士の間に制御電圧Ust
を印加する。なおこの制御電圧Ustは同時に増幅
器段６の利得を制御するのにも役立つ。
の夫々の共通ベース端子同士の間に制御電圧Ust
を印加する。なおこの制御電圧Ustは同時に増幅
器段６の利得を制御するのにも役立つ。
ここで抵抗R2とR1の抵抗値の比を１よりも大
きく、例えば30とし、抵抗R4とR3の比を１より
もずつと小さくとるものと仮定する。また制御電
圧Ustの値と極性をトランジスタ１及び４のベー
ス電位がトランジスタ２及び３のベース電位より
も約120ｍＶだけ正側になるように選ぶものと仮
定する。こうするとトランジスタ２及び３は仮想
的にカツトオフとなり、従つてほぼ全部の信号電
流がトランジスタ１と４を流れる。抵抗５（これ
は正の電流電圧端子＋UBに接続されている）を
流れるのはトランジスタ４のコレクタ電流だけで
あるから、この動作状態では全体の利得が要素４
〜７、R4／R3、９、12及び14だけで決まる。こ
の時かかる負帰還の程度はR4及びR3を抵抗R4及
びR3の抵抗値とした時値R3／（R3＋R4）に対応
し、ループ利得は最大となり、全体の利得は最小
となる。なお増幅器段６の低域通過形特性はこの
動作状態の時周波数が上昇していく際信号の位相
が（増幅器６による180゜の位相偏移に加えて）
180゜偏移してしまう前に１よりも小さくなつてし
まうようなものである。
きく、例えば30とし、抵抗R4とR3の比を１より
もずつと小さくとるものと仮定する。また制御電
圧Ustの値と極性をトランジスタ１及び４のベー
ス電位がトランジスタ２及び３のベース電位より
も約120ｍＶだけ正側になるように選ぶものと仮
定する。こうするとトランジスタ２及び３は仮想
的にカツトオフとなり、従つてほぼ全部の信号電
流がトランジスタ１と４を流れる。抵抗５（これ
は正の電流電圧端子＋UBに接続されている）を
流れるのはトランジスタ４のコレクタ電流だけで
あるから、この動作状態では全体の利得が要素４
〜７、R4／R3、９、12及び14だけで決まる。こ
の時かかる負帰還の程度はR4及びR3を抵抗R4及
びR3の抵抗値とした時値R3／（R3＋R4）に対応
し、ループ利得は最大となり、全体の利得は最小
となる。なお増幅器段６の低域通過形特性はこの
動作状態の時周波数が上昇していく際信号の位相
が（増幅器６による180゜の位相偏移に加えて）
180゜偏移してしまう前に１よりも小さくなつてし
まうようなものである。
制御電圧を下げてゆく時はトランジスタ２と３
がエミツタ電流の上昇分を引き受ける。従つてこ
の時の回路の動作を決めるフアクタに抵抗R2及
びR1、インピーダンス整合器段８、抵抗１１及
び１３も加わる。これと同時に増幅器６の利得が
制御電圧Ustが下がつた分だけ高くなるが、それ
でも不安定性が増すことはない。制御電圧Ustが
例えば値０迄下がると、以前トランジスタ４だけ
を流れていた信号電流の半分がトランジスタ３を
流れる。この時増幅器段６の利得は最初に述べた
動作状態の場合の約２倍となるが、それでも発振
しそうになることはない。
がエミツタ電流の上昇分を引き受ける。従つてこ
の時の回路の動作を決めるフアクタに抵抗R2及
びR1、インピーダンス整合器段８、抵抗１１及
び１３も加わる。これと同時に増幅器６の利得が
制御電圧Ustが下がつた分だけ高くなるが、それ
でも不安定性が増すことはない。制御電圧Ustが
例えば値０迄下がると、以前トランジスタ４だけ
を流れていた信号電流の半分がトランジスタ３を
流れる。この時増幅器段６の利得は最初に述べた
動作状態の場合の約２倍となるが、それでも発振
しそうになることはない。
次に制御電圧Ustの極性を反転すると、トラン
ジスタ２を流れる分が増加し、遂にはトランジス
タ２のコレクタ電流だけが負荷抵抗５を流れる。
この動作状態の時かかる負帰還の程度は最初に述
べた動作状態の時よりも小さく、全体の利得は負
帰還が小さくなるため高くなる。而してこれでも
非直線歪みはほぼ０に等しく、回路の発振傾向が
上がることはない。
ジスタ２を流れる分が増加し、遂にはトランジス
タ２のコレクタ電流だけが負荷抵抗５を流れる。
この動作状態の時かかる負帰還の程度は最初に述
べた動作状態の時よりも小さく、全体の利得は負
帰還が小さくなるため高くなる。而してこれでも
非直線歪みはほぼ０に等しく、回路の発振傾向が
上がることはない。
第２図に示すように増幅器段６は非反転入力端
子２０と反転入力端子２１とを具え、この直后に
入力回路が続く。破線で示した負荷抵抗５から判
かるように反転入力端子２１を差動増幅器対段１
〜４の出力端子に接続し、非反転入力端子２０を
適当な基準電圧Urefに接続する。これらの入力
端子２０及び２１を夫々npnトランジスタ２２及
び２３のベース端子に接続する。npnトランジス
タ２２及び２３のコレクタ端子は正の電源電圧＋
UBに接続し、エミツタ端子は夫々２個のpnpトラ
ンジスタ対２４及び２５並びに２６及び２７のエ
ミツタに接続する。これらの４個のpnpトランジ
スタ２４〜２７（これらは全て同一とする）のベ
ース端子は相互に接続する。またトランジスタ２
５と２６のコレクタ端子を相互に接続し、制御自
在の直流電流源２８を介して接地する。この制御
自在の直流電流源から出力される直流電流の大き
さは制御電圧Ustにより制御することができる。
またpnpトランジスタ２４〜２７の共通のベース
端子をpnpトランジスタ２９のエミツタ端子に接
続し、このpnpトランジスタ２９のベース端子を
トランジスタ２５及び２６の共通コレクタ端子に
接続し、pnpトランジスタ２９のコレクタ端子を
接地する。
子２０と反転入力端子２１とを具え、この直后に
入力回路が続く。破線で示した負荷抵抗５から判
かるように反転入力端子２１を差動増幅器対段１
〜４の出力端子に接続し、非反転入力端子２０を
適当な基準電圧Urefに接続する。これらの入力
端子２０及び２１を夫々npnトランジスタ２２及
び２３のベース端子に接続する。npnトランジス
タ２２及び２３のコレクタ端子は正の電源電圧＋
UBに接続し、エミツタ端子は夫々２個のpnpトラ
ンジスタ対２４及び２５並びに２６及び２７のエ
ミツタに接続する。これらの４個のpnpトランジ
スタ２４〜２７（これらは全て同一とする）のベ
ース端子は相互に接続する。またトランジスタ２
５と２６のコレクタ端子を相互に接続し、制御自
在の直流電流源２８を介して接地する。この制御
自在の直流電流源から出力される直流電流の大き
さは制御電圧Ustにより制御することができる。
またpnpトランジスタ２４〜２７の共通のベース
端子をpnpトランジスタ２９のエミツタ端子に接
続し、このpnpトランジスタ２９のベース端子を
トランジスタ２５及び２６の共通コレクタ端子に
接続し、pnpトランジスタ２９のコレクタ端子を
接地する。
制御自在の直流電流源から出力された直流電流
は入力端子２０と２１の電圧により決まる比率に
従つてトランジスタ２５と２６を分かれて流れ
る。この際入力端子２１の電位が入力端子２０の
電位よりも正であればトランジスタ２６を流れる
分が増し、入力端子２１の電位が入力端子２０の
電位よりも負であればトランジスタ２６を流れる
分が減る。
は入力端子２０と２１の電圧により決まる比率に
従つてトランジスタ２５と２６を分かれて流れ
る。この際入力端子２１の電位が入力端子２０の
電位よりも正であればトランジスタ２６を流れる
分が増し、入力端子２１の電位が入力端子２０の
電位よりも負であればトランジスタ２６を流れる
分が減る。
トランジスタ２４と２７とには夫々トランジス
タ２５及び２６を流れる電流と同じだけの電流が
流れる。蓋し、これらのトランジスタ２４及び２
７にはトランジスタ２５及び２６と同じベース−
エミツタ電圧がかかるからである。トランジスタ
２４のコレクタ電流はコレクタがトランジスタ２
４のコレクタと自分自身のベースとに接続されて
いて（従つてダイオードとして働らく）エミツタ
が接地されているnpnトランジスタ３０を具える
電流ミラー回路（current mirror）に流れる。
npnトランジスタのベースをもう一つのnpnトラ
ンジスタ３１のベースに接続する。トランジスタ
３１のエミツタも接地する。従つてこのnpnトラ
ンジスタ３１にはトランジスタ３０を流れる電
流、即ちトランジスタ２４，２５の一方を流れる
電流とほぼ同じ大きさの電流が流れる。このnpn
トランジスタ３１のコレクタはトランジスタ２７
のコレクタに接続する。従つてこれらのトランジ
スタ２７と３１のコレクタ電流の差が出力段に流
れ込む。
タ２５及び２６を流れる電流と同じだけの電流が
流れる。蓋し、これらのトランジスタ２４及び２
７にはトランジスタ２５及び２６と同じベース−
エミツタ電圧がかかるからである。トランジスタ
２４のコレクタ電流はコレクタがトランジスタ２
４のコレクタと自分自身のベースとに接続されて
いて（従つてダイオードとして働らく）エミツタ
が接地されているnpnトランジスタ３０を具える
電流ミラー回路（current mirror）に流れる。
npnトランジスタのベースをもう一つのnpnトラ
ンジスタ３１のベースに接続する。トランジスタ
３１のエミツタも接地する。従つてこのnpnトラ
ンジスタ３１にはトランジスタ３０を流れる電
流、即ちトランジスタ２４，２５の一方を流れる
電流とほぼ同じ大きさの電流が流れる。このnpn
トランジスタ３１のコレクタはトランジスタ２７
のコレクタに接続する。従つてこれらのトランジ
スタ２７と３１のコレクタ電流の差が出力段に流
れ込む。
出力段はnpnトランジスタ３２を具えるが、こ
のnpnトランジスタのベースはトランジスタ２７
と３１の共通コレクタ端子に接続し、エミツタを
接地する。npnトランジスタのコレクタは２個の
ダイオード３３と３４を順方向に直列接続し、こ
れに直流電流源３５を接続した枝路を介して電圧
源の正側＋UBに接続すると共に、pnpトランジス
タ３６のベース端子に接続する。pnpトランジス
タ３６のコレクタは接地し、エミツタはnpnトラ
ンジスタ３７のエミツタに接続する。npnトラン
ジスタ３７のコレクタは電圧源の正側＋UBに接
続し、ベースは直流電流源３５とダイオードチエ
ーン３３，３４の接続点に接続する。
のnpnトランジスタのベースはトランジスタ２７
と３１の共通コレクタ端子に接続し、エミツタを
接地する。npnトランジスタのコレクタは２個の
ダイオード３３と３４を順方向に直列接続し、こ
れに直流電流源３５を接続した枝路を介して電圧
源の正側＋UBに接続すると共に、pnpトランジス
タ３６のベース端子に接続する。pnpトランジス
タ３６のコレクタは接地し、エミツタはnpnトラ
ンジスタ３７のエミツタに接続する。npnトラン
ジスタ３７のコレクタは電圧源の正側＋UBに接
続し、ベースは直流電流源３５とダイオードチエ
ーン３３，３４の接続点に接続する。
トランジスタ３６と３７はプツシユプルに接続
された出力段として働らく。その零入力電流は直
流電流源３５並びにダイオードチエーン３４，３
３により決まる。トランジスタ３６と３７の相互
接続されたエミツタを出力端子７に接続する。
された出力段として働らく。その零入力電流は直
流電流源３５並びにダイオードチエーン３４，３
３により決まる。トランジスタ３６と３７の相互
接続されたエミツタを出力端子７に接続する。
周波数が高い時は第２図に示した増幅器段６の
開ループ利得（open−loop gain）Vo（これは端
子７の信号電圧の端子２１の信号電圧に対する比
である）はVo＝Ｓ／WCで与えられる。ここで
Ｓはスロープ（これは要素22〜31から成る増幅器
部の出力信号電流の入力信号電圧に対する比であ
る）であり、ＣはコンデンサＣの容量である。可
変容量ダイオードを用いれば制御電圧により容量
を変えることもできるが、これは大振幅駆動の場
合に本発明が小さくしようとしている非直線歪み
を大きくしてしまう。これに対し増幅器部２３〜
３１のスロープＳを変える方は簡単である。蓋
し、このスロープＳは制御自在の直流電流源２８
から供給される出力直流電流に比例するからであ
る。それ故、制御電圧によりこの出力直流電流を
変えれば足りる。この場合全体の利得を上げたい
時は制御自在の直流電流源の出力直流電流を大き
くするようにする。
開ループ利得（open−loop gain）Vo（これは端
子７の信号電圧の端子２１の信号電圧に対する比
である）はVo＝Ｓ／WCで与えられる。ここで
Ｓはスロープ（これは要素22〜31から成る増幅器
部の出力信号電流の入力信号電圧に対する比であ
る）であり、ＣはコンデンサＣの容量である。可
変容量ダイオードを用いれば制御電圧により容量
を変えることもできるが、これは大振幅駆動の場
合に本発明が小さくしようとしている非直線歪み
を大きくしてしまう。これに対し増幅器部２３〜
３１のスロープＳを変える方は簡単である。蓋
し、このスロープＳは制御自在の直流電流源２８
から供給される出力直流電流に比例するからであ
る。それ故、制御電圧によりこの出力直流電流を
変えれば足りる。この場合全体の利得を上げたい
時は制御自在の直流電流源の出力直流電流を大き
くするようにする。
第３図はこのような制御自在の直流電流源２８
の好適な一例の回路図である。この直流電流源は
定電流源J1を具えるが、この定電流源J1は正の電
源電圧端子＋UBとトランジスタ４０及び４１の
相互接続されたエミツタとの間に接続する。制御
電圧Ustは２個のトランジスタ４０と４１のベー
ス端子同士の間に印加する。従つてこの制御電圧
Ustにより定電流源J1から出力された直流電流が
どのようにトランジスタ４０と４１の間に分配さ
れるかが決まる。トランジスタ４０のコレクタは
接地し、トランジスタ４１のコレクタは電流ミラ
ーを介して接地する。この電流ミラーはコレクタ
をトランジスタ４１のコレクタと自分自身のベー
スとに接続した（従つてこれはダイオードとして
働らく）npnトランジスタ４２を具える。npnト
ランジスタ４２のエミツタは接地する。npnトラ
ンジスタ４２のベースはこれまたエミツタを接地
したもう一つのnpnトランジスタ４３のベースに
接続する。npnトランジスタ４３のコレクタは定
電流源Joに接続する。定電流源J0の他方の端子は
接地する。
の好適な一例の回路図である。この直流電流源は
定電流源J1を具えるが、この定電流源J1は正の電
源電圧端子＋UBとトランジスタ４０及び４１の
相互接続されたエミツタとの間に接続する。制御
電圧Ustは２個のトランジスタ４０と４１のベー
ス端子同士の間に印加する。従つてこの制御電圧
Ustにより定電流源J1から出力された直流電流が
どのようにトランジスタ４０と４１の間に分配さ
れるかが決まる。トランジスタ４０のコレクタは
接地し、トランジスタ４１のコレクタは電流ミラ
ーを介して接地する。この電流ミラーはコレクタ
をトランジスタ４１のコレクタと自分自身のベー
スとに接続した（従つてこれはダイオードとして
働らく）npnトランジスタ４２を具える。npnト
ランジスタ４２のエミツタは接地する。npnトラ
ンジスタ４２のベースはこれまたエミツタを接地
したもう一つのnpnトランジスタ４３のベースに
接続する。npnトランジスタ４３のコレクタは定
電流源Joに接続する。定電流源J0の他方の端子は
接地する。
npnトランジスタ４３のコレクタと定電流源J0
との接続点をトランジスタ２５と２６の共通コレ
クタ端子に接続する（第２図参照）。従つてトラ
ンジスタ２５と２６の共通コレクタ端子は定電流
源J0から供給される一定の成分と、制御電圧Ust
に依存して大きさが変化するトランジスタ４３の
コレクタ直流電流成分とにより構成される直流電
流が入る。
との接続点をトランジスタ２５と２６の共通コレ
クタ端子に接続する（第２図参照）。従つてトラ
ンジスタ２５と２６の共通コレクタ端子は定電流
源J0から供給される一定の成分と、制御電圧Ust
に依存して大きさが変化するトランジスタ４３の
コレクタ直流電流成分とにより構成される直流電
流が入る。
トランジスタ４０のベース電位をトランジスタ
４１のベース電位に対して正にすれば（この時ト
ランジスタ４のベース電位がトランジスタ２のベ
ース電位に対して正である）、定電流源J1から供
給される電流は殆んど全てトランジスタ４０を流
れる。この時は制御自在の直流電流源２８の出力
はほぼ定電流源J0から供給される直流電流に等し
い。トランジスタ４０と４１のベース端子間の電
位差が小さくなると、定電流源J1から供給される
電流のうちトランジスタ４１を流れる分が増大
し、遂には制御電圧Ustが０に等しくなつた時定
電流源J1から供給された直流電流の半分がトラン
ジスタ４１を流れ、これが制御自在の直流電流源
２８の出力端子に現われる（但し、トランジスタ
４２と４３は同一とする）。トランジスタ４１の
ベース電位がトランジスタ４０のベース電位より
も一層正になるとトランジスタ４１を流れる分が
更に増大し、最後には定電流源J1から供給される
直流電流が全部制御自在の直流電流源２８の出力
端子に現われる。
４１のベース電位に対して正にすれば（この時ト
ランジスタ４のベース電位がトランジスタ２のベ
ース電位に対して正である）、定電流源J1から供
給される電流は殆んど全てトランジスタ４０を流
れる。この時は制御自在の直流電流源２８の出力
はほぼ定電流源J0から供給される直流電流に等し
い。トランジスタ４０と４１のベース端子間の電
位差が小さくなると、定電流源J1から供給される
電流のうちトランジスタ４１を流れる分が増大
し、遂には制御電圧Ustが０に等しくなつた時定
電流源J1から供給された直流電流の半分がトラン
ジスタ４１を流れ、これが制御自在の直流電流源
２８の出力端子に現われる（但し、トランジスタ
４２と４３は同一とする）。トランジスタ４１の
ベース電位がトランジスタ４０のベース電位より
も一層正になるとトランジスタ４１を流れる分が
更に増大し、最後には定電流源J1から供給される
直流電流が全部制御自在の直流電流源２８の出力
端子に現われる。
トランジスタ４０〜４３のエミツタ面積の比を
適当に選ぶか（トランジスタ４０及び４１の）エ
ミツタラインに含まれる負帰還抵抗を適当な大き
さに選べばこの第３図に示した回路配置の特性
（即ち制御電圧Ustの関数としての出力電流）を
所望の条件に適合させることができる。
適当に選ぶか（トランジスタ４０及び４１の）エ
ミツタラインに含まれる負帰還抵抗を適当な大き
さに選べばこの第３図に示した回路配置の特性
（即ち制御電圧Ustの関数としての出力電流）を
所望の条件に適合させることができる。
第１図は本発明増幅回路全体の回路図、第２図
は利得が制御できる増幅器段の回路図、第３図は
直流設定要素の回路図である。 １〜４……npnトランジスタ（２個の交又接続
された差動増幅器）、５……負荷抵抗、６……増
幅器段、７……出力端子、８，９……インピーダ
ンス整合器段、１０……入力端子、１１〜１４，
R1〜R4……抵抗、Ust……制御電圧、２８……直
流電源（直流設定要素）、J0，J1……定電流源、
４０，４１，４２，４３……トランジスタ。
は利得が制御できる増幅器段の回路図、第３図は
直流設定要素の回路図である。 １〜４……npnトランジスタ（２個の交又接続
された差動増幅器）、５……負荷抵抗、６……増
幅器段、７……出力端子、８，９……インピーダ
ンス整合器段、１０……入力端子、１１〜１４，
R1〜R4……抵抗、Ust……制御電圧、２８……直
流電源（直流設定要素）、J0，J1……定電流源、
４０，４１，４２，４３……トランジスタ。
Claims (1)
- 【特許請求の範囲】 １ 低域通過形の特性を有し、この低域通過形特
性で周波数応答が決まる増幅器路と、この増幅器
路の出力側から入力側に至る少なくとも１個の負
帰還路とを具え、制御電圧により負帰還量を変え
ることにより全体の利得を制御することができる
増幅回路において、前記増幅器路に利得を制御で
きる増幅器段６を設け、この増幅器段６の利得を
制御電圧で、全体の利得を上げる場合はこの増幅
器段６の利得も上がるように制御するように構成
したことを特徴とする増幅回路。 ２ 前記増幅器路に出力端子を共有する２個の交
又接続させた差動増幅器を設け、この差動増幅器
の後段に低域通過形の特性を有する増幅器段を設
け、この増幅器段の出力端子を負帰還の程度が異
なる２個の負帰還路を介して前記２個の差動増幅
器の入力端子に接続したことを特徴とする特許請
求の範囲第１項記載の増幅回路。 ３ 前記増幅器段６のスロープの尺度となる直流
電流を直流設定要素２８から供給するようにし、
この直流設定要素２８を制御電圧で、全体の利得
を上げる時はこの直流設定要素から供給される直
流電流が増すように制御するように構成したこと
を特徴とする特許請求の範囲第２項記載の増幅回
路。 ４ 前記直流設定要素を定電流源J0と、制御電圧
で制御できる直流電流を出力する直流電流源J1，
４０〜４３との並列回路で構成したことを特徴と
する特許請求の範囲第３項記載の増幅回路。 ５ 前記直流電流源に２個のトランジスタ４０，
４１を設け、これらの２個のトランジスタ４０，
４１の共通エミツタラインにもう一つの定電流源
を設け、これらの２個のトランジスタ４０，４１
のベース電極間に制御電圧Ustを印加し、一方の
トランジスタ４１のコレクタ電流から増幅器段用
の直流電流を導き出すように構成したことを特徴
とする特許請求の範囲第４項記載の増幅回路。 ６ 前記一方のトランジスタ４１のコレクタライ
ンに電流ミラー４２，４３を設け、その出力端子
を増幅器段６に接続したことを特徴とする特許請
求の範囲第５項記載の増幅回路。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19803007715 DE3007715A1 (de) | 1980-02-29 | 1980-02-29 | Verstaerkerschaltung mit durch eine steuerspannung steuerbarer gesamtverstaerkung |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS56134805A JPS56134805A (en) | 1981-10-21 |
| JPS6411166B2 true JPS6411166B2 (ja) | 1989-02-23 |
Family
ID=6095906
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2621181A Granted JPS56134805A (en) | 1980-02-29 | 1981-02-26 | Amplifying circuit |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US4437070A (ja) |
| JP (1) | JPS56134805A (ja) |
| CA (1) | CA1164962A (ja) |
| DE (1) | DE3007715A1 (ja) |
| FR (1) | FR2477340B1 (ja) |
| GB (1) | GB2070870B (ja) |
| HK (1) | HK27385A (ja) |
| IT (1) | IT1193581B (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5857807A (ja) * | 1981-10-02 | 1983-04-06 | Sony Corp | 電圧制御可変利得回路 |
| DE3204217A1 (de) * | 1982-02-08 | 1983-08-18 | Philips Patentverwaltung Gmbh, 2000 Hamburg | Schaltung zur elektronischen verstaerkungsstellung |
| DE3343308A1 (de) * | 1983-11-30 | 1985-06-05 | Blaupunkt-Werke Gmbh, 3200 Hildesheim | Analogverstaerker |
| JPS62102612A (ja) * | 1985-10-29 | 1987-05-13 | Nippon Gakki Seizo Kk | 利得制御回路 |
| GB2334163B (en) * | 1999-06-10 | 2001-02-21 | Mitel Semiconductor Ltd | Variable transconductance amplifier |
| US9667235B1 (en) | 2012-12-13 | 2017-05-30 | Rockwell Collins, Inc. | Ultra-precision linear phase shifter with gain control |
| US8903342B1 (en) * | 2013-01-09 | 2014-12-02 | Rockwell Collins, Inc. | High dynamic range precision variable amplitude controller |
| US9831833B1 (en) | 2016-01-28 | 2017-11-28 | Rockwell Collins, Inc. | Power amplifier |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB542000A (en) * | 1940-05-18 | 1941-12-22 | Telephone Mfg Co Ltd | Improvements in and relating to electric wave transmission devices |
| DE2262089C3 (de) | 1972-12-19 | 1975-10-30 | Philips Patentverwaltung Gmbh, 2000 Hamburg | Schaltungsanordnung zur elektronischen Frequenzbeeinflussung, insbesondere elektronischer Klangeinsteller |
| JPS5951771B2 (ja) | 1977-11-04 | 1984-12-15 | ヤマハ株式会社 | パワ−アンプ |
| DE2755827A1 (de) | 1977-12-15 | 1979-06-21 | Philips Patentverwaltung | Schaltungsanordnung mit einem durch eine steuergleichspannung veraenderbaren frequenzgang |
-
1980
- 1980-02-29 DE DE19803007715 patent/DE3007715A1/de active Granted
-
1981
- 1981-01-22 US US06/227,334 patent/US4437070A/en not_active Expired - Fee Related
- 1981-02-19 CA CA000371260A patent/CA1164962A/en not_active Expired
- 1981-02-25 GB GB8105874A patent/GB2070870B/en not_active Expired
- 1981-02-25 FR FR8103748A patent/FR2477340B1/fr not_active Expired
- 1981-02-26 JP JP2621181A patent/JPS56134805A/ja active Granted
- 1981-02-26 IT IT20018/81A patent/IT1193581B/it active
-
1985
- 1985-04-04 HK HK273/85A patent/HK27385A/xx unknown
Also Published As
| Publication number | Publication date |
|---|---|
| HK27385A (en) | 1985-04-12 |
| CA1164962A (en) | 1984-04-03 |
| FR2477340B1 (fr) | 1985-10-31 |
| IT8120018A0 (it) | 1981-02-26 |
| GB2070870B (en) | 1984-05-02 |
| JPS56134805A (en) | 1981-10-21 |
| IT1193581B (it) | 1988-07-08 |
| DE3007715C2 (ja) | 1988-02-04 |
| GB2070870A (en) | 1981-09-09 |
| US4437070A (en) | 1984-03-13 |
| DE3007715A1 (de) | 1981-09-17 |
| FR2477340A1 (fr) | 1981-09-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4586000A (en) | Transformerless current balanced amplifier | |
| US4595883A (en) | Emitter-follower type single-ended push-pull circuit | |
| EP0286347A2 (en) | Balanced output analog differential amplifier circuit | |
| US5923216A (en) | Frequency selective amplifier circuit | |
| US6028482A (en) | Wide dynamic range transimpedance amplifier circuit | |
| EP0502056B1 (en) | Difference amplifier apparatus employing an input attenuator network | |
| US5053718A (en) | Feedback control reducing signal distortion produced by differential amplifier stage | |
| US5204639A (en) | Miller loop compensation network with capacitive drive | |
| US4437070A (en) | Amplifier arrangement whose overall gain is controllable by means of a control voltage | |
| US5382919A (en) | Wideband constant impedance amplifiers | |
| US4357578A (en) | Complementary differential amplifier | |
| US4360786A (en) | Variable-gain differential amplifier | |
| JPH0626287B2 (ja) | 増幅装置 | |
| US4058775A (en) | Over-current prevention circuitry for transistor amplifiers | |
| US4910477A (en) | Bridge-type linear amplifier with wide dynamic range and high efficiency | |
| US4891607A (en) | Low distortion drive amplifier | |
| JPH0712128B2 (ja) | 増幅器 | |
| JPH031844B2 (ja) | ||
| US4972158A (en) | Transistor amplifier with variable bias circuits | |
| US5166983A (en) | Mute circuit for audio amplifiers | |
| US4588909A (en) | Distortion compensating circuit | |
| JPS631768B2 (ja) | ||
| EP0028229B1 (en) | A balanced amplifier output stage | |
| US5952881A (en) | Power stage, particularly for an operational amplifier | |
| US4205275A (en) | Method and apparatus of controlling bias voltage in regulating amplifiers |