JPS6412405B2 - - Google Patents
Info
- Publication number
- JPS6412405B2 JPS6412405B2 JP55179661A JP17966180A JPS6412405B2 JP S6412405 B2 JPS6412405 B2 JP S6412405B2 JP 55179661 A JP55179661 A JP 55179661A JP 17966180 A JP17966180 A JP 17966180A JP S6412405 B2 JPS6412405 B2 JP S6412405B2
- Authority
- JP
- Japan
- Prior art keywords
- output terminal
- diode
- current
- diodes
- series
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000000295 complement effect Effects 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 4
- 230000007423 decrease Effects 0.000 description 3
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 230000000284 resting effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H11/00—Networks using active elements
- H03H11/02—Multiple-port networks
- H03H11/24—Frequency-independent attenuators
Landscapes
- Amplifiers (AREA)
- Networks Using Active Elements (AREA)
- Control Of Amplification And Gain Control (AREA)
Description
【発明の詳細な説明】
本発明は、トランジスタのベース−エミツタ接
合の順方向にバイアスされたダイオード特性を用
いる電気的に変化しうるインピーダンス素子を有
するタイプの可変インピーダンス回路に関するも
のである。
合の順方向にバイアスされたダイオード特性を用
いる電気的に変化しうるインピーダンス素子を有
するタイプの可変インピーダンス回路に関するも
のである。
公知の種類の電気的に変化しうるインピーダン
ス制御回路は、本願人に係る米国特許第3761741
号に開示されている。従来技術の構成と比較する
と、本願人の前記米国特許に係る発明は、高度の
直線性を保持しながら、広範囲のインピーダンス
値を与えることができる。第4図は前記米国特許
の第1図に示されているような従来回路を示し、
この従来回路では入力信号線23の出力端子22
と大地との間に接続されたダイオード接続トラン
ジスタ21に可変電流源25から所定の電流を供
給して出力端子22と大地との間の分路インピー
ダンスを構成するこのダイオード接続トランジス
タ21のインピーダンスを所定の値に調整するよ
うにしているが、信号源24から入力信号線23
を経て供給される入力信号がダイオード接続トラ
ンジスタ21を流れる電流を変化してそのインピ
ーダンスを変化するため、30%程度の高い非直線
性を生ずる。この非直線性を低減するために、第
5図に示す前記米国特許の第4図の回路ではダイ
オード接続トランジスタQ2を別のトランジスタ
Q1と差動回路の形態に接続し、これらトランジ
スタを差動増幅器Q3,Q4の負荷として接続して、
信号線26を経て供給される入力信号によりトラ
ンジスタQ1及びQ2の一方のエミツタ電流が増大
すると他方のトランジスタのエミツタ電流が等し
く減少するようにしてトランジスタQ1及びQ2の
ベース−エミツタ接合から成る出力端子22と大
地との間の分路インピーダンスが一定に維維され
るようにしてあり、この回路によれば広いインピ
ーダンス範囲に亘つて1.5%程度の低い非直線性
が得られる。尚、トランジスタQ5はトランジス
タQ3及びQ4にベース電流を供給してトランジス
タQ1のエミツタ電流の変化をトランジスタQ2の
ベースへ結合する回路のベース電流の損失を補償
するためのものである。
ス制御回路は、本願人に係る米国特許第3761741
号に開示されている。従来技術の構成と比較する
と、本願人の前記米国特許に係る発明は、高度の
直線性を保持しながら、広範囲のインピーダンス
値を与えることができる。第4図は前記米国特許
の第1図に示されているような従来回路を示し、
この従来回路では入力信号線23の出力端子22
と大地との間に接続されたダイオード接続トラン
ジスタ21に可変電流源25から所定の電流を供
給して出力端子22と大地との間の分路インピー
ダンスを構成するこのダイオード接続トランジス
タ21のインピーダンスを所定の値に調整するよ
うにしているが、信号源24から入力信号線23
を経て供給される入力信号がダイオード接続トラ
ンジスタ21を流れる電流を変化してそのインピ
ーダンスを変化するため、30%程度の高い非直線
性を生ずる。この非直線性を低減するために、第
5図に示す前記米国特許の第4図の回路ではダイ
オード接続トランジスタQ2を別のトランジスタ
Q1と差動回路の形態に接続し、これらトランジ
スタを差動増幅器Q3,Q4の負荷として接続して、
信号線26を経て供給される入力信号によりトラ
ンジスタQ1及びQ2の一方のエミツタ電流が増大
すると他方のトランジスタのエミツタ電流が等し
く減少するようにしてトランジスタQ1及びQ2の
ベース−エミツタ接合から成る出力端子22と大
地との間の分路インピーダンスが一定に維維され
るようにしてあり、この回路によれば広いインピ
ーダンス範囲に亘つて1.5%程度の低い非直線性
が得られる。尚、トランジスタQ5はトランジス
タQ3及びQ4にベース電流を供給してトランジス
タQ1のエミツタ電流の変化をトランジスタQ2の
ベースへ結合する回路のベース電流の損失を補償
するためのものである。
しかし、前記米国特許の回路構成によつてもつ
と広い可変インピーダンス範囲及びもつと大きな
出力電圧スイングを得るためには、第6図に示す
前記米国特許の第5図の回路のように、トランジ
スタQ1及びQ2のエミツタと可変電流源Q22,Q23
を構成するトランジスタQ22のコレクタとの間に
それぞれ複数個のダイオード接続トランジスタ
Q6,Q8,Q10,Q12及びQ7,Q9,Q11,Q13を直列
に接続すると共にトランジスタQ3及びQ4のエミ
ツタと電源電圧+Vとの間にそれぞれ複数個のダ
イオード接続トランジスタQ14,Q16,Q18,Q20
及びQ15,Q17,Q19,Q21を直列に接続する必要
がある。この回路によれば、トランジスタQ1〜
Q13が分路インピーダンスを構成するので、広い
可変インピーダンス範囲が得られると共に従来の
回路に比べてかなり改善された直線性が得られる
が、この回路は依然として多くの重大な欠点を有
している。
と広い可変インピーダンス範囲及びもつと大きな
出力電圧スイングを得るためには、第6図に示す
前記米国特許の第5図の回路のように、トランジ
スタQ1及びQ2のエミツタと可変電流源Q22,Q23
を構成するトランジスタQ22のコレクタとの間に
それぞれ複数個のダイオード接続トランジスタ
Q6,Q8,Q10,Q12及びQ7,Q9,Q11,Q13を直列
に接続すると共にトランジスタQ3及びQ4のエミ
ツタと電源電圧+Vとの間にそれぞれ複数個のダ
イオード接続トランジスタQ14,Q16,Q18,Q20
及びQ15,Q17,Q19,Q21を直列に接続する必要
がある。この回路によれば、トランジスタQ1〜
Q13が分路インピーダンスを構成するので、広い
可変インピーダンス範囲が得られると共に従来の
回路に比べてかなり改善された直線性が得られる
が、この回路は依然として多くの重大な欠点を有
している。
前記米国特許の第5図の回路は、このように直
列に接続されたトランジスタQ1〜Q21を導通状態
にバイアスする必要があるため、この従来回路は
適切な動作のためには少くとも約8ボルトの電源
電圧を必要とすること明らかである。実際には、
前記米国特許の第5図の回路は、市販されている
ドルビー(Dolby)プロセツサ集積回路の可変イ
ンピーダンス素子として用いられており、この回
路は適切な動作のために少なくとも8ボルトの電
源電圧を必要とする。さらに、この従来回路は16
個のダイオード接続トランジスタを使用すること
が必要であり、一層高い電圧変動が必要ならばこ
のようなトランジスタをさらに設けなければなら
ない。このような構造は、チツプ分野では複雑か
つ不経済である。携帯用蓄電池動作装置の大衆性
を増大するためには、本願人の従来の可変インピ
ーダンスの発明を、低電圧で動作する回路で優秀
に使用できることが望まれるようになつた。特
に、公称6ボルト蓄電池からこのような回路に電
力を供給することが必要であり、この回路によれ
ば最小約4ボルトまで動作することができる。
列に接続されたトランジスタQ1〜Q21を導通状態
にバイアスする必要があるため、この従来回路は
適切な動作のためには少くとも約8ボルトの電源
電圧を必要とすること明らかである。実際には、
前記米国特許の第5図の回路は、市販されている
ドルビー(Dolby)プロセツサ集積回路の可変イ
ンピーダンス素子として用いられており、この回
路は適切な動作のために少なくとも8ボルトの電
源電圧を必要とする。さらに、この従来回路は16
個のダイオード接続トランジスタを使用すること
が必要であり、一層高い電圧変動が必要ならばこ
のようなトランジスタをさらに設けなければなら
ない。このような構造は、チツプ分野では複雑か
つ不経済である。携帯用蓄電池動作装置の大衆性
を増大するためには、本願人の従来の可変インピ
ーダンスの発明を、低電圧で動作する回路で優秀
に使用できることが望まれるようになつた。特
に、公称6ボルト蓄電池からこのような回路に電
力を供給することが必要であり、この回路によれ
ば最小約4ボルトまで動作することができる。
本発明の目的は、本願人の先行発明の改善され
た直線性およびインピーダンス範囲特性を与え、
さらに低電源電圧で動作することのできる可変イ
ンピーダンス回路を提供することにある。
た直線性およびインピーダンス範囲特性を与え、
さらに低電源電圧で動作することのできる可変イ
ンピーダンス回路を提供することにある。
本発明の他の目的は、多数の直列接続ダイオー
ドを必要とすることなしに、広範囲のインピーダ
ンス値および大きな出力変動を与えることのでき
る可変インピーダンス回路を提供することにあ
る。
ドを必要とすることなしに、広範囲のインピーダ
ンス値および大きな出力変動を与えることのでき
る可変インピーダンス回路を提供することにあ
る。
本発明によれば、これらの目的は、信号の供給
によつて生じる非直線性を、入力信号の供給によ
つて加えられた入力電流を相殺する帰還回路を用
いてほとんど減少させることによつて達成され
る。さらに、直線性に所望の改善を得るための帰
還回路を用いることによつて、帰還ループのゲイ
ンを調整して、本願人による従来回路のように追
加の直列接続ダイオードを設ける必要性なしに、
必要なインピーダンス範囲および出力変動を得る
ことができる。これらの直列接続ダイオードを排
除することによつて、回路はかなり低い電圧で動
作できる。
によつて生じる非直線性を、入力信号の供給によ
つて加えられた入力電流を相殺する帰還回路を用
いてほとんど減少させることによつて達成され
る。さらに、直線性に所望の改善を得るための帰
還回路を用いることによつて、帰還ループのゲイ
ンを調整して、本願人による従来回路のように追
加の直列接続ダイオードを設ける必要性なしに、
必要なインピーダンス範囲および出力変動を得る
ことができる。これらの直列接続ダイオードを排
除することによつて、回路はかなり低い電圧で動
作できる。
本発明は、本願人の前記米国特許の第1図に示
される公知の種類の可変減衰器回路に基いてい
る。この可変減衰器回路によれば、直列入力抵抗
をその出力端子において、P−N接合を能動領域
に適切にバイアスすることにより形成される電気
的に変えうる分路インピーダンスによつて分路さ
れている。このような構造では、出力電圧は、分
路接合抵抗と直列入力抵抗との和により除算され
た分路接合抵抗に等しい減衰率により乗算された
入力電圧に等しい。
される公知の種類の可変減衰器回路に基いてい
る。この可変減衰器回路によれば、直列入力抵抗
をその出力端子において、P−N接合を能動領域
に適切にバイアスすることにより形成される電気
的に変えうる分路インピーダンスによつて分路さ
れている。このような構造では、出力電圧は、分
路接合抵抗と直列入力抵抗との和により除算され
た分路接合抵抗に等しい減衰率により乗算された
入力電圧に等しい。
本発明では、この電気的に変えうる分路インピ
ーダンスを、抵抗信号線の出力端子と共通端子と
の間に同一の極性で直列に接続した少なくとも2
個のダイオード接続トランジスタによつて与え
る。本明細書では、ダイオード接続トランジスタ
を以降簡単にダイオードと称し、ダイオード記号
によつて図に示す。ダイオードという用語が用い
られ、あるいはダイオード記号が図示されている
場合には、実際にはダイオード接続トランジスタ
(すなわち、ベース端子とコレクタ端子とを互い
に接続したトランジスタ)が企図されていること
に留意すべきである。これら直列接続ダイオード
の所望の静止(quiescent)分路インピーダンス
値は、抵抗信号線の出力端子に接続した電流源に
よつて確立される。この電流源の電流レベルを選
ばれた値に設定することによつて、直列接続ダイ
オードのインピーダンスを、本願人による前記米
国特許に記載した所望値に設定することができ
る。信号の供給に基づく入力インピーダンスの変
動によつて生ずる非直線性を補償するためには、
2個の直列接続ダイオード間の接続点から出力端
子へ帰還接続を設けて、ダイオード電流したがつ
てダイオードの分路インピーダンスをほぼ一定の
レベルに保持する。
ーダンスを、抵抗信号線の出力端子と共通端子と
の間に同一の極性で直列に接続した少なくとも2
個のダイオード接続トランジスタによつて与え
る。本明細書では、ダイオード接続トランジスタ
を以降簡単にダイオードと称し、ダイオード記号
によつて図に示す。ダイオードという用語が用い
られ、あるいはダイオード記号が図示されている
場合には、実際にはダイオード接続トランジスタ
(すなわち、ベース端子とコレクタ端子とを互い
に接続したトランジスタ)が企図されていること
に留意すべきである。これら直列接続ダイオード
の所望の静止(quiescent)分路インピーダンス
値は、抵抗信号線の出力端子に接続した電流源に
よつて確立される。この電流源の電流レベルを選
ばれた値に設定することによつて、直列接続ダイ
オードのインピーダンスを、本願人による前記米
国特許に記載した所望値に設定することができ
る。信号の供給に基づく入力インピーダンスの変
動によつて生ずる非直線性を補償するためには、
2個の直列接続ダイオード間の接続点から出力端
子へ帰還接続を設けて、ダイオード電流したがつ
てダイオードの分路インピーダンスをほぼ一定の
レベルに保持する。
実施例では、帰還回路は、ベース領域を前記直
列接続ダイオード間の接続点に接続し、エミツタ
領域を回路の共通端子に接続し、コレクタ領域
を、直接にまたは1組の電流ミラーを経て、抵抗
信号線の出力端子に接続したトランジスタを有し
ている。
列接続ダイオード間の接続点に接続し、エミツタ
領域を回路の共通端子に接続し、コレクタ領域
を、直接にまたは1組の電流ミラーを経て、抵抗
信号線の出力端子に接続したトランジスタを有し
ている。
他の実施例では、可変インピーダンス回路は、
差出力信号を与える差動増幅器回路を有してい
る。
差出力信号を与える差動増幅器回路を有してい
る。
以下、本発明を図面に基いて説明する。
第1図は、本発明可変インピーダンス回路の基
本となる回路を示す。入力信号Vioを、抵抗値が
R1の抵抗信号線の入力端子1に供給する。直列
接続ダイオードD2およびD3を具える電気的に変
えうる分路インピーダンス素子を、抵抗線の出力
端子4から共通端子5この場合には大地に接続す
る。したがつて、この回路は、減衰率によつて乗
算された入力信号Vioに比例する出力電圧Vputを
端子4に発生する。この減衰率は、直列接続ダイ
オードD2およびD3の分路インピーダンス値の、
R1と分路インピーダンス値との和に対する比に
等しい。
本となる回路を示す。入力信号Vioを、抵抗値が
R1の抵抗信号線の入力端子1に供給する。直列
接続ダイオードD2およびD3を具える電気的に変
えうる分路インピーダンス素子を、抵抗線の出力
端子4から共通端子5この場合には大地に接続す
る。したがつて、この回路は、減衰率によつて乗
算された入力信号Vioに比例する出力電圧Vputを
端子4に発生する。この減衰率は、直列接続ダイ
オードD2およびD3の分路インピーダンス値の、
R1と分路インピーダンス値との和に対する比に
等しい。
この分路インピーダンスの静止値は、素子Q1,
D1,Q2を具える電流源によつて決定される。制
御電流Icを、トランジスタQ1のベースに接続され
た入力端子2に供給する。この制御電流は、トラ
ンジスタQ1のコレタタ回路に所望の基準電流を
生じさせる。この基準電流は、ダイオードD1と
トランジスタQ2とから成る電流ミラーによつて
反射され、トランジスタQ2のコレクタを経てダ
イオードD2とD3とから成る可変インピーダンス
素子に基準電流を与える。このようにして、抵抗
信号線の出力端子を経る所望の静止分路インピー
ダンスレベルを、端子2に適切な制御電流Icを供
給することによつて設定することができる。
D1,Q2を具える電流源によつて決定される。制
御電流Icを、トランジスタQ1のベースに接続され
た入力端子2に供給する。この制御電流は、トラ
ンジスタQ1のコレタタ回路に所望の基準電流を
生じさせる。この基準電流は、ダイオードD1と
トランジスタQ2とから成る電流ミラーによつて
反射され、トランジスタQ2のコレクタを経てダ
イオードD2とD3とから成る可変インピーダンス
素子に基準電流を与える。このようにして、抵抗
信号線の出力端子を経る所望の静止分路インピー
ダンスレベルを、端子2に適切な制御電流Icを供
給することによつて設定することができる。
しかし、前記米国特許第3761741号明細書に十
分に説明しているように、AC入力信号Vioが入力
端子1に供給されると、これにより端子4の電位
が変化すると共にダイオードD2およびD3を流れ
る電流が変化して直列接続ダイオードの分路イン
ピーダンス値が変化する。AC信号の供給による
インピーダンスレベルのこの変動は、もし補償さ
れないならば、出力信号にかなりの非直線性を生
じ、これは30%程度になり得る。このような非直
線性を補償するためには、帰還トランジスタQ3
のベース領域を直列接続ダイオードD2とD3との
接続点に接続し、エミツタ領域を共通または接地
端子5に接続し、コレクタ領域を出力端子4に接
続する。このトランジスタの目的は、直列接続ダ
イオードを経る静止電流レベルの変動を検出し、
トランジスタQ2のコレクタから流れる基準電流
の多くの部分または少しの部分を流すことによつ
て前記変動を補償して、入力信号の変動に対して
ダイオード電流をほほぼ一定に保つことである。
説明のために、抵抗信号線の入力端子1に増加
(positive−going)入力信号Vioが供給されるも
のとする。このことは、端子4の出力電圧Vputを
対応して増加させる。これは、ダイオードD2お
よびD3を流れる電流を増加させようとする。し
かし、ダイオードを流れる電流のこの増加は、ト
ランジスタQ3で反射され、その結果そのコレク
タ電流を増加させる。このようにして、ダイオー
ドD2およびD3を流れる過剰な電流は、トランジ
スタQ3を経て大地に流れる。ダイオードD3(実際
には前述したようなダイオード接続トランジスタ
である)とトランジスタQ3のエミツタ面積の比
を適切に選ぶことによつて、所望のインピーダン
ス範囲および出力変動を保持しながら、変動する
入力信号に対してダイオードD2およびD3を流れ
る電流をほぼ一定に保持するようにループゲイン
を調整することができる。このダイオード電流を
ほぼ一定に保つことによつて、出力端子4を経る
分路インピーダンスレベルをほぼ一定に保持し、
非直線性を約1〜2パーセントにかなり減少させ
る。さらに、本願人の先行発明においては十分な
ダイナミツク・レンジを達成するのに必要な直列
接続ベース・エミツタ接合の長い列はないので、
第1図に示す回路は6ボルトの公称電源電圧で動
作できおよびこの回路は約4ボルトの低い電源電
圧で適切に動作する。トランジスタQ3により与
えられる帰還のために、多数の連続した直列接続
ダイオードを必要とすることなく、十分なダイナ
ミツク・レンジが得られる。
分に説明しているように、AC入力信号Vioが入力
端子1に供給されると、これにより端子4の電位
が変化すると共にダイオードD2およびD3を流れ
る電流が変化して直列接続ダイオードの分路イン
ピーダンス値が変化する。AC信号の供給による
インピーダンスレベルのこの変動は、もし補償さ
れないならば、出力信号にかなりの非直線性を生
じ、これは30%程度になり得る。このような非直
線性を補償するためには、帰還トランジスタQ3
のベース領域を直列接続ダイオードD2とD3との
接続点に接続し、エミツタ領域を共通または接地
端子5に接続し、コレクタ領域を出力端子4に接
続する。このトランジスタの目的は、直列接続ダ
イオードを経る静止電流レベルの変動を検出し、
トランジスタQ2のコレクタから流れる基準電流
の多くの部分または少しの部分を流すことによつ
て前記変動を補償して、入力信号の変動に対して
ダイオード電流をほほぼ一定に保つことである。
説明のために、抵抗信号線の入力端子1に増加
(positive−going)入力信号Vioが供給されるも
のとする。このことは、端子4の出力電圧Vputを
対応して増加させる。これは、ダイオードD2お
よびD3を流れる電流を増加させようとする。し
かし、ダイオードを流れる電流のこの増加は、ト
ランジスタQ3で反射され、その結果そのコレク
タ電流を増加させる。このようにして、ダイオー
ドD2およびD3を流れる過剰な電流は、トランジ
スタQ3を経て大地に流れる。ダイオードD3(実際
には前述したようなダイオード接続トランジスタ
である)とトランジスタQ3のエミツタ面積の比
を適切に選ぶことによつて、所望のインピーダン
ス範囲および出力変動を保持しながら、変動する
入力信号に対してダイオードD2およびD3を流れ
る電流をほぼ一定に保持するようにループゲイン
を調整することができる。このダイオード電流を
ほぼ一定に保つことによつて、出力端子4を経る
分路インピーダンスレベルをほぼ一定に保持し、
非直線性を約1〜2パーセントにかなり減少させ
る。さらに、本願人の先行発明においては十分な
ダイナミツク・レンジを達成するのに必要な直列
接続ベース・エミツタ接合の長い列はないので、
第1図に示す回路は6ボルトの公称電源電圧で動
作できおよびこの回路は約4ボルトの低い電源電
圧で適切に動作する。トランジスタQ3により与
えられる帰還のために、多数の連続した直列接続
ダイオードを必要とすることなく、十分なダイナ
ミツク・レンジが得られる。
第2図は、本発明の電気的に変化しうるインピ
ーダンス回路の他の実施例を示す。第2図の回路
の多くの部分は、第1図の対応部分と同一であ
り、第1図のこれら部分についての説明は、第2
図の対応部分に同様に適用できる。第2図は第1
図とは主に次の点で異なつている。すなわち、帰
還トランジスタQ7のコレクタは、第1図のよう
に出力端子に直接に接続されるのではなく、トラ
ンジスタQ6とダイオードD7とから成る電流ミラ
ーの入力端子に接続されている。この電流ミラー
の出力端子を、トランジスタQ5とダイオードD4
とから成る他の電流ミラーの入力端子に接続す
る。この他の電流ミラーの入力端子を、また、第
1図のトランジスタQ1に相当する制御電流トラ
ンジスタQ4の出力端子に接続する。この電流ミ
ラーの出力端子すなわちトランジスタQ5のコレ
クタを、可変インピーダンス回路の出力端子9に
接続する。
ーダンス回路の他の実施例を示す。第2図の回路
の多くの部分は、第1図の対応部分と同一であ
り、第1図のこれら部分についての説明は、第2
図の対応部分に同様に適用できる。第2図は第1
図とは主に次の点で異なつている。すなわち、帰
還トランジスタQ7のコレクタは、第1図のよう
に出力端子に直接に接続されるのではなく、トラ
ンジスタQ6とダイオードD7とから成る電流ミラ
ーの入力端子に接続されている。この電流ミラー
の出力端子を、トランジスタQ5とダイオードD4
とから成る他の電流ミラーの入力端子に接続す
る。この他の電流ミラーの入力端子を、また、第
1図のトランジスタQ1に相当する制御電流トラ
ンジスタQ4の出力端子に接続する。この電流ミ
ラーの出力端子すなわちトランジスタQ5のコレ
クタを、可変インピーダンス回路の出力端子9に
接続する。
動作中、制御電流と回路の制御端子7に供給し
て、ダイオードD4とトランジスタQ5とから成る
電流ミラーによつて、ダイオードD5およびD6に
基準電流を確立させる。基準電流がダイオード
D5およびD6を流れると、これら2個のダイオー
ド間の接続点における電圧の関数としてトランジ
スタQ7がバイアスされる。その結果、トランジ
スタQ7にコレクタ電流が流れ、このコレクタ電
流は電流ミラーQ6−D7によつて反射されて、ト
ランジスタQ6にコレクタ電流を発生させせる。
このコレクタ電流に、他の電流ミラーのダイオー
ドD4から流れる電流を加えたものは、トランジ
スタQ4のコレクタに流れ込む制御電流に等しい。
入力信号Vioが入力端子6に供給されると、出力
端子9の電圧が変化し、この変化は、もし補償さ
れないならば、直列接続されたダイオードD5お
よびD6を流れる電流に変化を生じさせ、したが
つてこれらダイオードの分路インピーダンスに不
所望な影響を生じさせる。本発明においてこのイ
ンピーダンス変動がどのように補償されるかを明
瞭にするために、端子6の入力電圧を増大させ、
したがつてダイオードD5およびD6を流れる電流
を増大させる。これは、入力端子が2個のダイオ
ード間の接続点に結合されているトランジスタ
Q7のコレクタ電流を増大させる。トランジスタ
Q7のコレクタ電流の増大は、電流ミラーQ6−D7
で反射されて、トランジスタQ6のコレクタ電流
を増大させる。前述したように、Q6,D4,Q4を
接続する共通接続点からの電流は一定制御電流で
あるため、トランジスタQ6からこの共通接続点
に流れ込む電流の増大は、他の電流ミラーのダイ
オードD4により与えられる同一の電流増加によ
つて平衡されなければならない。この電流減少
は、他の電流ミラーによつて反射されて、トラン
ジスタQ5のコレクタ電流を減少させる。トラン
ジスタQ5のコレクタ電流がダイオードD5および
D6に基準電流を与えるので、入力電圧の増加に
基づく電流のもとの増加が、ダイオードへの基準
電流の同一の減少によつて補償されており、ダイ
オードを流れる電流およびそれらのインピーダン
スレベルが、入力電圧の変動に対してほぼ一定に
保たれることがわかる。このように、第2図の回
路は、第1図の回路と同じ基本的な帰還概念を用
いているが、構造がわずかに複雑である。しか
し、第2図の回路に設けられている2個の電流ミ
ラーは、より大きい帰還ループゲインを与え、こ
のことが直線性およびダイナミツク・レンジをさ
らに改善する。
て、ダイオードD4とトランジスタQ5とから成る
電流ミラーによつて、ダイオードD5およびD6に
基準電流を確立させる。基準電流がダイオード
D5およびD6を流れると、これら2個のダイオー
ド間の接続点における電圧の関数としてトランジ
スタQ7がバイアスされる。その結果、トランジ
スタQ7にコレクタ電流が流れ、このコレクタ電
流は電流ミラーQ6−D7によつて反射されて、ト
ランジスタQ6にコレクタ電流を発生させせる。
このコレクタ電流に、他の電流ミラーのダイオー
ドD4から流れる電流を加えたものは、トランジ
スタQ4のコレクタに流れ込む制御電流に等しい。
入力信号Vioが入力端子6に供給されると、出力
端子9の電圧が変化し、この変化は、もし補償さ
れないならば、直列接続されたダイオードD5お
よびD6を流れる電流に変化を生じさせ、したが
つてこれらダイオードの分路インピーダンスに不
所望な影響を生じさせる。本発明においてこのイ
ンピーダンス変動がどのように補償されるかを明
瞭にするために、端子6の入力電圧を増大させ、
したがつてダイオードD5およびD6を流れる電流
を増大させる。これは、入力端子が2個のダイオ
ード間の接続点に結合されているトランジスタ
Q7のコレクタ電流を増大させる。トランジスタ
Q7のコレクタ電流の増大は、電流ミラーQ6−D7
で反射されて、トランジスタQ6のコレクタ電流
を増大させる。前述したように、Q6,D4,Q4を
接続する共通接続点からの電流は一定制御電流で
あるため、トランジスタQ6からこの共通接続点
に流れ込む電流の増大は、他の電流ミラーのダイ
オードD4により与えられる同一の電流増加によ
つて平衡されなければならない。この電流減少
は、他の電流ミラーによつて反射されて、トラン
ジスタQ5のコレクタ電流を減少させる。トラン
ジスタQ5のコレクタ電流がダイオードD5および
D6に基準電流を与えるので、入力電圧の増加に
基づく電流のもとの増加が、ダイオードへの基準
電流の同一の減少によつて補償されており、ダイ
オードを流れる電流およびそれらのインピーダン
スレベルが、入力電圧の変動に対してほぼ一定に
保たれることがわかる。このように、第2図の回
路は、第1図の回路と同じ基本的な帰還概念を用
いているが、構造がわずかに複雑である。しか
し、第2図の回路に設けられている2個の電流ミ
ラーは、より大きい帰還ループゲインを与え、こ
のことが直線性およびダイナミツク・レンジをさ
らに改善する。
第3図に示す回路では、第1図の基本構造を、
低電圧で用いるのに適するドルビー(Dolby)プ
ロセツサに設けられるような差動増幅器構造を用
いる一層複雑な回路に用いている。入力端子12
に供給される制御電流は、電流ミラーQ9−Q10−
Q11−Q12によつて2つの基準電流出力を発生す
る。これら2つの基準電流出力は、トランジスタ
Q11およびQ12から取出される。これら基準電流
を、それぞれ、ダイオード列D8−D9およびD12−
D13に供給する。これら2つの基準電流の和は、
ダイオードD10およびD11を流れる。トランジス
タQ13およびQ14を具える差動増幅器を、ダイオ
ードD11およびトランジスタQ15を経てバイアス
する。トランジスタQ13およびQ14へのコレクタ
電流入力は、トランジスタQ11およびQ12によつ
てそれぞれ供給される。前述の実施例のように、
入力信号Vioを、抵抗R3を有する抵抗信号線の入
力端子11に供給し、この場合にはダイオード列
D8−D9−D10−D11を有する電気的可変分路イン
ピーダンス素子を、抵抗信号線の出力端子から共
通または接地端子16に接続する。
低電圧で用いるのに適するドルビー(Dolby)プ
ロセツサに設けられるような差動増幅器構造を用
いる一層複雑な回路に用いている。入力端子12
に供給される制御電流は、電流ミラーQ9−Q10−
Q11−Q12によつて2つの基準電流出力を発生す
る。これら2つの基準電流出力は、トランジスタ
Q11およびQ12から取出される。これら基準電流
を、それぞれ、ダイオード列D8−D9およびD12−
D13に供給する。これら2つの基準電流の和は、
ダイオードD10およびD11を流れる。トランジス
タQ13およびQ14を具える差動増幅器を、ダイオ
ードD11およびトランジスタQ15を経てバイアス
する。トランジスタQ13およびQ14へのコレクタ
電流入力は、トランジスタQ11およびQ12によつ
てそれぞれ供給される。前述の実施例のように、
入力信号Vioを、抵抗R3を有する抵抗信号線の入
力端子11に供給し、この場合にはダイオード列
D8−D9−D10−D11を有する電気的可変分路イン
ピーダンス素子を、抵抗信号線の出力端子から共
通または接地端子16に接続する。
ダイオード列への基準電流を、トランジスタ
Q9,Q10,Q11,Q12より成る電流ミラーによつて
供給する。第3図の回路では、電流ミラーは、前
述したものとはわずかに異なる回路構成を用いて
いる。第3図の各電流ミラーの入力トランジスタ
(トランジスタQ9,Q17,Q24)は、他のトランジ
スタ(それぞれQ10,Q18,Q23)のベース−エミ
ツタ接合を、直接に短絡するよりもそのコレクタ
−ベース接合を経て接続して、第2図の電流ミラ
ーにおけるようにダイオード接続トランジスタを
構成する。この変形の目的は、入力回路のゲイン
を増大させ、これによつて電流ミラーの精度に対
するベース電流の影響を減少させることである。
入力トランジスタQ9およびQ10を有する電流ミラ
ーは、並列接続されたベース−エミツタ接合を有
する1組の出力トランジスタQ11およびQ12を有
している。これら2個の並列接続出力トランジス
タは、ダイオード列D8−D9およびD12−D13にそ
れぞれ基準電流を供給する。
Q9,Q10,Q11,Q12より成る電流ミラーによつて
供給する。第3図の回路では、電流ミラーは、前
述したものとはわずかに異なる回路構成を用いて
いる。第3図の各電流ミラーの入力トランジスタ
(トランジスタQ9,Q17,Q24)は、他のトランジ
スタ(それぞれQ10,Q18,Q23)のベース−エミ
ツタ接合を、直接に短絡するよりもそのコレクタ
−ベース接合を経て接続して、第2図の電流ミラ
ーにおけるようにダイオード接続トランジスタを
構成する。この変形の目的は、入力回路のゲイン
を増大させ、これによつて電流ミラーの精度に対
するベース電流の影響を減少させることである。
入力トランジスタQ9およびQ10を有する電流ミラ
ーは、並列接続されたベース−エミツタ接合を有
する1組の出力トランジスタQ11およびQ12を有
している。これら2個の並列接続出力トランジス
タは、ダイオード列D8−D9およびD12−D13にそ
れぞれ基準電流を供給する。
インピーダンス制御は、第1図について前述し
たと同様に行なう。第1図におけるように、信号
線を経て接続されているダイオードのインピーダ
ンスは、補償を行なわなければ、入力信号の変動
に対して変化する傾向にある。再び、入力信号電
圧が増大する場合を考えると、ダイオード列D8
−D9−D10−D11を流れる電流は、供給電圧のた
めに増大する傾向にある。この増加電流はトラン
ジスタQ15によつて検出され、これにより差動増
幅器トランジスタQ13を流れる電流を増大させ、
したがつてトランジスタQ14を流れる電流を減少
させ、トランジスタQ14とダイオードD12との接
続点に一定の電圧およびインピーダンスを保持す
る。その結果、差動増幅器トランジスタは追加の
電流に対して異なるモードで電流シンク(sink)
として機能し、したがつてダイオード列D8−D9
−D10−D11の電流およびそのインピーダンスを
ほぼ一定に保持する。
たと同様に行なう。第1図におけるように、信号
線を経て接続されているダイオードのインピーダ
ンスは、補償を行なわなければ、入力信号の変動
に対して変化する傾向にある。再び、入力信号電
圧が増大する場合を考えると、ダイオード列D8
−D9−D10−D11を流れる電流は、供給電圧のた
めに増大する傾向にある。この増加電流はトラン
ジスタQ15によつて検出され、これにより差動増
幅器トランジスタQ13を流れる電流を増大させ、
したがつてトランジスタQ14を流れる電流を減少
させ、トランジスタQ14とダイオードD12との接
続点に一定の電圧およびインピーダンスを保持す
る。その結果、差動増幅器トランジスタは追加の
電流に対して異なるモードで電流シンク(sink)
として機能し、したがつてダイオード列D8−D9
−D10−D11の電流およびそのインピーダンスを
ほぼ一定に保持する。
増幅器Q13−Q14の差動出力端子を、ダーリン
トン差動バツフア増幅器Q19−Q20−Q21−Q22に
接続し、このバツフア増幅器の差動出力端子を、
電流ミラーQ16−Q17−Q18およびQ23−Q24−Q25
を経て、相補出力段D14−Q25−Q27に結合する。
この相補出力段は、出力端子15に接続された負
荷抵抗R4を駆動する。ダーリントン差動増幅器
へのバイアス電流を、トランジスタQ26によつて
供給する。このトランジスタは、バイアス入力端
子17のバイアス制御電流入力Ibによつて制御す
る。バツフア増幅器は自身の電流源を有するの
で、この回路はすぐれた分離を与える。さらに、
第1図の基本的な可変インピーダンス回路を第3
図の差動モードおよびバツフア増幅器構造に用い
ることによつて達成される共通モード阻止
(rejection)によつて、回路性能を高めることが
できる。
トン差動バツフア増幅器Q19−Q20−Q21−Q22に
接続し、このバツフア増幅器の差動出力端子を、
電流ミラーQ16−Q17−Q18およびQ23−Q24−Q25
を経て、相補出力段D14−Q25−Q27に結合する。
この相補出力段は、出力端子15に接続された負
荷抵抗R4を駆動する。ダーリントン差動増幅器
へのバイアス電流を、トランジスタQ26によつて
供給する。このトランジスタは、バイアス入力端
子17のバイアス制御電流入力Ibによつて制御す
る。バツフア増幅器は自身の電流源を有するの
で、この回路はすぐれた分離を与える。さらに、
第1図の基本的な可変インピーダンス回路を第3
図の差動モードおよびバツフア増幅器構造に用い
ることによつて達成される共通モード阻止
(rejection)によつて、回路性能を高めることが
できる。
以上、本発明を一定の実施例について説明した
が、当業者であれば本発明の範囲内で種々の変形
が可能なことは明らかである。
が、当業者であれば本発明の範囲内で種々の変形
が可能なことは明らかである。
第1図は、本発明可変インピーダンス回路を示
す図、第2図は、本発明可変インピーダンス回路
の他の実施例を示す図、第3図は、差動増幅器回
路に第1図の基本概念を導入した可変インピーダ
ンス回路を示す図、第4図、第5図及び第6図は
米国特許第3761741号明細書の第1図、第4図及
び第5図に示されている従来の可変インピーダン
ス回路をそれぞれ示す図である。 1,6,11……入力端子、2,7,12……
制御電流入力端子、4,9,15……出力端子、
5,10,16……共通端子、17……バイアス
入力端子。
す図、第2図は、本発明可変インピーダンス回路
の他の実施例を示す図、第3図は、差動増幅器回
路に第1図の基本概念を導入した可変インピーダ
ンス回路を示す図、第4図、第5図及び第6図は
米国特許第3761741号明細書の第1図、第4図及
び第5図に示されている従来の可変インピーダン
ス回路をそれぞれ示す図である。 1,6,11……入力端子、2,7,12……
制御電流入力端子、4,9,15……出力端子、
5,10,16……共通端子、17……バイアス
入力端子。
Claims (1)
- 【特許請求の範囲】 1 抵抗信号線の出力端子と共通端子との間に電
気的に可変の分路インピーダンスを与える可変イ
ンピーダンス回路において、 前記抵抗信号線の出力端子と前記共通端子との
間に同一の極性で直列に接続され、前記抵抗信号
線の出力端子と前記共通端子との間の分路インピ
ーダンスを形成する少なくとも2個の第1及び第
2ダイオードであつて第1ダイオードが前記出力
端子に接続されている直列接続ダイオードと、 前記出力端子に接続され、前記直列接続ダイオ
ードに電流を供給して、前記出力端子と共通端子
との間に所望の静止分路インピーダンス値を設定
する電流源手段と、 前記第1および第2の直列接続ダイオード間の
接続点から前記出力端子に接続され、前記ダイオ
ード電流を前記出力端子の信号レベルの変動に対
してほぼ一定レベルに保持して、前記ダイオード
の分路インピーダンス値をほぼ一定に維持する帰
還回路手段とを具えることを特徴とする可変イン
ピーダンス回路。 2 特許請求の範囲第1項に記載の可変インピー
ダンス回路において、前記帰還回路手段が、ベー
ス領域を前記直列接続ダイオード間の接続点に接
続し、エミツタ領域を前記共通端子に接続し、コ
レクタ領域を前記出力端子に接続したバイポーラ
トランジスタを具えることを特徴とする可変イン
ピーダンス回路。 3 特許請求の範囲第1項に記載の可変インピー
ダンス回路において、前記電流源手段が、制御電
流源と第1電流ミラーとを具え、前記帰還回路手
段が、第2電流ミラーと、ベース領域を前記直列
接続ダイオード間の接続点に接続し、エミツタ領
域を前記共通端子に接続し、コレクタ領域を前記
第2電流ミラーの入力端子に接続したバイポーラ
トランジスタとを具え、前記第2電流ミラーの出
力端子および前記第1電流ミラーの入力端子を共
に前記制御電流源の出力端子に接続し、前記第1
電流ミラーの出力端子を抵抗信号線の出力端子に
接続したことを特徴とする可変インピーダンス回
路。 4 特許請求の範囲第1項に記載の可変インピー
ダンス回路において、前記第1および第2ダイオ
ードに対し且つ互いに同一極性で、前記第1およ
び第2ダイオードに直列に接続した第3および第
4ダイオードをさらに具え、この第3ダイオード
を前記第2ダイオードに接続し、前記第4ダイオ
ードを前記第3ダイオードと前記共通端子との間
に接続し、前記帰還回路手段が、前記第1および
第2直列接続ダイオード間の共通接続点に接続し
たベース領域と、前記出力端子に接続したコレク
タ領域と、エミツタ領域とを有する第1バイポー
ラトランジスタと、前記第3および第4直列接続
ダイオードの間の接続点に接続したベース領域
と、前記第1バイポーラトランジスタのエミツタ
領域に接続したコレクタ領域と、前記共通端子に
接続したエミツタ領域とを有する第2バイポーラ
トランジスタと、ベース領域と、前記電流源手段
に接続したコレクタ領域と、前記第1トランジス
タのエミツタに接続したエミツタ領域とを有する
第3バイポーラトランジスタと、前記第3トラン
ジスタのコレクタ領域とベース領域との間に接続
した第5ダイオード及びこれと同一極性に前記第
3トランジスタのベース領域から前記第2および
第3ダイオード間の接続点に接続した第6ダイオ
ードと、前記第1および第3トランジスタのコレ
クタに接続した入力端子と前記分路インピーダン
スの値に比例する信号を供給する出力端子とを有
する差動増幅器手段とを具えることを特徴とする
可変インピーダンス回路。 5 特許請求の範囲第4項に記載の可変インピー
ダンス回路において、前記差動増幅器手段が、前
記第1および第3トランジスタのコレクタに接続
した差動入力端子と差動出力端子とを有するダー
リントン差動増幅器と、前記差動増幅器出力端子
にそれぞれ接続した入力端子を有する第1および
第2電流ミラーと、これら電流ミラーの出力端子
にそれぞれ接続した入力端子と前記分路インピー
ダンスの値に比例する信号を供給する出力端子と
を有する相補直列接続出力増幅器とを具えること
を特徴とする可変インピーダンス回路。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US06/106,217 US4339677A (en) | 1979-12-21 | 1979-12-21 | Electrically variable impedance circuit with feedback compensation |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS56103524A JPS56103524A (en) | 1981-08-18 |
| JPS6412405B2 true JPS6412405B2 (ja) | 1989-02-28 |
Family
ID=22310175
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17966180A Granted JPS56103524A (en) | 1979-12-21 | 1980-12-18 | Variable impedance circuit |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US4339677A (ja) |
| JP (1) | JPS56103524A (ja) |
| CA (1) | CA1155924A (ja) |
| DE (1) | DE3048041A1 (ja) |
| FR (1) | FR2473234A1 (ja) |
| GB (1) | GB2066601B (ja) |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5857814A (ja) * | 1981-10-01 | 1983-04-06 | Pioneer Electronic Corp | 電子インピ−ダンス装置 |
| US4517508A (en) * | 1982-05-08 | 1985-05-14 | Toko, Inc. | Variable impedance circuit |
| JPS59181811A (ja) * | 1983-03-31 | 1984-10-16 | Toshiba Corp | 可変抵抗回路 |
| JPS60229409A (ja) * | 1984-04-27 | 1985-11-14 | Hitachi Ltd | 可変利得回路 |
| EP0212267A1 (en) * | 1985-08-12 | 1987-03-04 | Motorola, Inc. | Improved differential input attenuator circuit |
| US4600876A (en) * | 1985-09-23 | 1986-07-15 | Gte Communication Systems Corp. | Integrated bootstrap bias circuit |
| US5128566A (en) * | 1989-11-03 | 1992-07-07 | Etymotic Research, Inc. | Variable attenuator circuit |
| US5264785A (en) * | 1992-02-04 | 1993-11-23 | Intel Corporation | Voltage-controlled resistance element with superior dynamic range |
| US5362991A (en) * | 1992-12-10 | 1994-11-08 | Samela Francis M | Active deassertion circuit |
| US5528167A (en) * | 1992-05-14 | 1996-06-18 | Methode Electronics, Inc. | Combination of terminator apparatus enhancements |
| US6570505B1 (en) | 1997-12-30 | 2003-05-27 | Gelcore Llc | LED lamp with a fault-indicating impedance-changing circuit |
| US6885224B2 (en) * | 2002-04-20 | 2005-04-26 | Texas Instruments Incorporated | Apparatus for comparing an input voltage with a threshold voltage |
| KR100652398B1 (ko) * | 2005-02-01 | 2006-12-01 | 삼성전자주식회사 | 출력 임피던스회로 및 이를 적용한 출력버퍼회로 |
| US7496481B2 (en) * | 2006-05-19 | 2009-02-24 | Watlow Electric Manufacturing Company | Sensor adaptors and methods |
| US7496469B2 (en) * | 2006-05-19 | 2009-02-24 | Watlow Electric Manufacturing Company | Temperature sensor adaptors and methods |
| KR101000340B1 (ko) * | 2009-07-06 | 2010-12-13 | 한국과학기술원 | Pmos 다이오드 모듈, nmos 다이오드 모듈 및 이를 이용하는 정류회로 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3539826A (en) * | 1967-09-01 | 1970-11-10 | Ibm | Active variable impedance device for large signal applications |
| US3649847A (en) * | 1970-10-30 | 1972-03-14 | Rca Corp | Electrically controlled attenuation and phase shift circuitry |
| JPS4910448U (ja) * | 1972-05-02 | 1974-01-29 | ||
| US3761741A (en) * | 1972-06-21 | 1973-09-25 | Signetics Corp | Electrically variable impedance utilizing the base emitter junctions of transistors |
| JPS5549451B2 (ja) * | 1972-08-30 | 1980-12-12 | ||
| JPS536553A (en) * | 1976-07-08 | 1978-01-21 | Matsushita Electric Ind Co Ltd | Variable gain amplifier |
| JPS53132235U (ja) * | 1978-03-13 | 1978-10-20 |
-
1979
- 1979-12-21 US US06/106,217 patent/US4339677A/en not_active Expired - Lifetime
-
1980
- 1980-12-17 GB GB8040457A patent/GB2066601B/en not_active Expired
- 1980-12-18 CA CA000367094A patent/CA1155924A/en not_active Expired
- 1980-12-18 JP JP17966180A patent/JPS56103524A/ja active Granted
- 1980-12-19 DE DE19803048041 patent/DE3048041A1/de not_active Ceased
- 1980-12-22 FR FR8027203A patent/FR2473234A1/fr active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| US4339677A (en) | 1982-07-13 |
| CA1155924A (en) | 1983-10-25 |
| GB2066601B (en) | 1984-02-29 |
| FR2473234B1 (ja) | 1984-10-19 |
| DE3048041A1 (de) | 1981-09-17 |
| JPS56103524A (en) | 1981-08-18 |
| GB2066601A (en) | 1981-07-08 |
| FR2473234A1 (fr) | 1981-07-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5568092A (en) | Attenuated feedback type differential amplifier | |
| US4339677A (en) | Electrically variable impedance circuit with feedback compensation | |
| US3997849A (en) | Push-pull amplifier | |
| US4636744A (en) | Front end of an operational amplifier | |
| US4636743A (en) | Front end stage of an operational amplifier | |
| KR900008752B1 (ko) | 전류미러회로 | |
| US3651346A (en) | Electrical circuit providing multiple v bias voltages | |
| JPH0322723B2 (ja) | ||
| JP3335208B2 (ja) | 増幅装置 | |
| US3946325A (en) | Transistor amplifier | |
| US5406222A (en) | High gain transistor amplifier | |
| KR920009548B1 (ko) | 전류원 장치 | |
| CA1173119A (en) | Bias generator | |
| JPH03503702A (ja) | 高利得ic増幅器 | |
| JPS5827411A (ja) | 差動増幅器回路 | |
| US4553107A (en) | Current mirror circuit having stabilized output current | |
| JPH0732329B2 (ja) | 電力増幅器の出力段 | |
| US5534813A (en) | Anti-logarithmic converter with temperature compensation | |
| JPH0257372B2 (ja) | ||
| US4812734A (en) | Current-mirror arrangement | |
| US6339319B1 (en) | Cascoded current mirror circuit | |
| JPH07509825A (ja) | 熱による歪みが小さい増幅段 | |
| US6169453B1 (en) | Error amplifier with a high common mode rejection | |
| JP2703953B2 (ja) | 電流増幅回路 | |
| JPH0527282B2 (ja) |