JPS641649Y2 - - Google Patents
Info
- Publication number
- JPS641649Y2 JPS641649Y2 JP1563384U JP1563384U JPS641649Y2 JP S641649 Y2 JPS641649 Y2 JP S641649Y2 JP 1563384 U JP1563384 U JP 1563384U JP 1563384 U JP1563384 U JP 1563384U JP S641649 Y2 JPS641649 Y2 JP S641649Y2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- current
- under test
- amplifier
- device under
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000012360 testing method Methods 0.000 claims description 25
- 238000005259 measurement Methods 0.000 description 18
- 239000004065 semiconductor Substances 0.000 description 9
- 239000003990 capacitor Substances 0.000 description 7
- 238000001514 detection method Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000002401 inhibitory effect Effects 0.000 description 2
- 239000004020 conductor Substances 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 238000010998 test method Methods 0.000 description 1
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Tests Of Electronic Circuits (AREA)
Description
【考案の詳細な説明】
〈考案の技術分野〉
この考案は例えば半導体素子又は半導体集積回
路の端子間の直流的な電圧電流特性を測定し半導
体素子或は半導体集積回路の良否を判定する装置
或は部品が実装されたプリント配線基板の外部端
子間の直流的な電圧電流特性を測定し回路が予定
通り組立てられているか否かを判定する装置等に
利用することができる電圧印加電流測定装置に関
する。
路の端子間の直流的な電圧電流特性を測定し半導
体素子或は半導体集積回路の良否を判定する装置
或は部品が実装されたプリント配線基板の外部端
子間の直流的な電圧電流特性を測定し回路が予定
通り組立てられているか否かを判定する装置等に
利用することができる電圧印加電流測定装置に関
する。
〈従来技術〉
第１図に従来の電圧印加電流測定装置を示す。
図中１は定電圧源を示す。この定電圧源１は例え
ば制御器２と制御器２から出力されるデイジタル
信号を電圧信号に変換するDA変換器３と、この
DA変換器３から出力される電圧信号を増幅し、
ケーブル５及び６を通じて測定端子７及び８に一
定電圧を与える増幅器４と、測定端子７及び８に
与えられる電圧をケーブル９及び１０を介して高
インピーダンスで取出して増幅器４の反転入力端
子に帰還するボルテージフオロワ１１とにより構
成される。
図中１は定電圧源を示す。この定電圧源１は例え
ば制御器２と制御器２から出力されるデイジタル
信号を電圧信号に変換するDA変換器３と、この
DA変換器３から出力される電圧信号を増幅し、
ケーブル５及び６を通じて測定端子７及び８に一
定電圧を与える増幅器４と、測定端子７及び８に
与えられる電圧をケーブル９及び１０を介して高
インピーダンスで取出して増幅器４の反転入力端
子に帰還するボルテージフオロワ１１とにより構
成される。
測定端子７と８の間には被測定素子１２を接続
する。この被測定素子１２は単体の半導体素子或
は半導体集積回路の端子ピン相互間の回路部分或
は部品が実装された状態のプリント配線基板の外
部端子相互間のようなものとする。これらの被測
定素子をこゝでは等価的に抵抗器Ｒとコンデンサ
Ｃの並列接続回路として示す。
する。この被測定素子１２は単体の半導体素子或
は半導体集積回路の端子ピン相互間の回路部分或
は部品が実装された状態のプリント配線基板の外
部端子相互間のようなものとする。これらの被測
定素子をこゝでは等価的に抵抗器Ｒとコンデンサ
Ｃの並列接続回路として示す。
定電圧源１の動作としては測定端子７及び８に
印加する電圧をボルテージフオロワ１１により増
幅器４の入力点に帰還し、この帰還動作により
DA変換器３から増幅器４に与えた電圧が測定端
子７及び８に正確に印加されるように動作する。
ボルテージフオロワ１１はケーブル９及び１０の
直流抵抗による影響を除去する目的で使用するも
のである。つまり測定端子７及び８に電圧を印加
するケーブル５及び６は電圧印加用ケーブルであ
る。増幅器４から被測定素子１２に供給する電流
I0はケーブル５及び６を通じて正と負の電源１３
と１４の共通電位点１５に流れ込む。ケーブル９
及び１０は電圧検出用ケーブルである。ケーブル
１０は定電圧源１を構成する回路の共通電位点１
６に接続される。
印加する電圧をボルテージフオロワ１１により増
幅器４の入力点に帰還し、この帰還動作により
DA変換器３から増幅器４に与えた電圧が測定端
子７及び８に正確に印加されるように動作する。
ボルテージフオロワ１１はケーブル９及び１０の
直流抵抗による影響を除去する目的で使用するも
のである。つまり測定端子７及び８に電圧を印加
するケーブル５及び６は電圧印加用ケーブルであ
る。増幅器４から被測定素子１２に供給する電流
I0はケーブル５及び６を通じて正と負の電源１３
と１４の共通電位点１５に流れ込む。ケーブル９
及び１０は電圧検出用ケーブルである。ケーブル
１０は定電圧源１を構成する回路の共通電位点１
６に接続される。
一方、１７は電流制限回路を示す。この電流制
限回路１７は被測定素子１２に許容量以上の電流
が流れ込んで素子を破損させることを防止する目
的で設けられる。その構造は増幅器４の出力側に
電流検出用抵抗器１８を直列接続し、この電流検
出用抵抗器１８の両端に発生する電圧を差動増幅
器１９で取出し、差動増幅器１９の出力電圧E1
を電圧比較器２１に与え、電圧比較器２１におい
て正と負の設定した電流値に対応する電圧E2及
び−E3と比較する。これら設定電圧＋E2と−E3
は制御器２からDA変換器２２，２３にデイジタ
ル信号により与えられ、そのデイジタル信号を
DA変換してバツフア増幅器２４，２５から電圧
比較用増幅器２６，２７の各一方の入力端子に与
えられる。
限回路１７は被測定素子１２に許容量以上の電流
が流れ込んで素子を破損させることを防止する目
的で設けられる。その構造は増幅器４の出力側に
電流検出用抵抗器１８を直列接続し、この電流検
出用抵抗器１８の両端に発生する電圧を差動増幅
器１９で取出し、差動増幅器１９の出力電圧E1
を電圧比較器２１に与え、電圧比較器２１におい
て正と負の設定した電流値に対応する電圧E2及
び−E3と比較する。これら設定電圧＋E2と−E3
は制御器２からDA変換器２２，２３にデイジタ
ル信号により与えられ、そのデイジタル信号を
DA変換してバツフア増幅器２４，２５から電圧
比較用増幅器２６，２７の各一方の入力端子に与
えられる。
被測定素子１２に流れる電流I0が規定値を越え
たとすると差動増幅器１９の出力電圧E1が＋E2
を越える。これにより増幅器２６の出力電圧は正
極性に反転する。この正極性の電圧を増幅器４の
反転入力端子に与えることにより増幅器４の出力
電圧は共通電位点１６の電位に近い値に強制的に
制御され被測定素子１２に流れる電流I0を制限す
る。一方、DA変換器３から増幅器４を与える電
圧をゼロに戻したとき増幅器４はコンデンサＣに
充電されていた電荷を引き込む。このとき差動増
幅器１９の出力電圧E1は負電圧−E1となる。こ
の負電圧−E1が設定値−E3を越えたとすると増
幅器２７の出力は負電圧を出力する。この負電圧
は増幅器４の反転入力端子に与えられて増幅器４
の出力電圧を共通電位点１６の電位に近ずく方向
に制御する。
たとすると差動増幅器１９の出力電圧E1が＋E2
を越える。これにより増幅器２６の出力電圧は正
極性に反転する。この正極性の電圧を増幅器４の
反転入力端子に与えることにより増幅器４の出力
電圧は共通電位点１６の電位に近い値に強制的に
制御され被測定素子１２に流れる電流I0を制限す
る。一方、DA変換器３から増幅器４を与える電
圧をゼロに戻したとき増幅器４はコンデンサＣに
充電されていた電荷を引き込む。このとき差動増
幅器１９の出力電圧E1は負電圧−E1となる。こ
の負電圧−E1が設定値−E3を越えたとすると増
幅器２７の出力は負電圧を出力する。この負電圧
は増幅器４の反転入力端子に与えられて増幅器４
の出力電圧を共通電位点１６の電位に近ずく方向
に制御する。
このようにして被測定素子１２に流れる電流が
規定値を越えたとき電流を制限する動作を行なう
ものであるがこの電流制限回路１７を設けたこと
により次のような不都合が生じる。
規定値を越えたとき電流を制限する動作を行なう
ものであるがこの電流制限回路１７を設けたこと
により次のような不都合が生じる。
〈従来の欠点〉
被測定素子１２を試験する方法は被測定素子１
２に所定の一定電圧を与え、そのとき流れる電流
I0が予め規定した範囲に入るか否かを見て被測定
素子１２の良否を判定する。この判定は差動増幅
器１９の出力電圧E1を制御器２に与え、制御器
２に設けた判定手段により行なわれる。
２に所定の一定電圧を与え、そのとき流れる電流
I0が予め規定した範囲に入るか否かを見て被測定
素子１２の良否を判定する。この判定は差動増幅
器１９の出力電圧E1を制御器２に与え、制御器
２に設けた判定手段により行なわれる。
被測定素子１２を測定端子７と８の間に接続す
る場合、測定端子７と８の間の電圧はゼロの状態
に設定する。被測定端子７と８の間に被測定素子
１２を接続した状態で制御器２はDA変換器３に
デイジタル信号を与え、増幅器４から所定の電圧
を出力させ被測定素子１２に所定の電圧を印加す
る。
る場合、測定端子７と８の間の電圧はゼロの状態
に設定する。被測定端子７と８の間に被測定素子
１２を接続した状態で制御器２はDA変換器３に
デイジタル信号を与え、増幅器４から所定の電圧
を出力させ被測定素子１２に所定の電圧を印加す
る。
制御器２は差動増幅器１９の出力電圧E1を読
込み、その値が良か否かを判定するとDA変換器
３に与えるデイジタル信号をゼロに戻し、次の被
測定素子１２が接続されることを待つ。測定端子
７及び８に被測定素子１２を接続する手段として
は自動機械により行なうか、或は半導体集積回路
の場合リレーによつて構成した切換回路により半
導体集積回路の端子ピンを順次接続する。
込み、その値が良か否かを判定するとDA変換器
３に与えるデイジタル信号をゼロに戻し、次の被
測定素子１２が接続されることを待つ。測定端子
７及び８に被測定素子１２を接続する手段として
は自動機械により行なうか、或は半導体集積回路
の場合リレーによつて構成した切換回路により半
導体集積回路の端子ピンを順次接続する。
ところで被測定素子１２にはコンデンサＣが含
まれる。この結果増幅器４から電圧を印加すると
きと、印加していた電圧をゼロに戻すとき増幅器
４は出力インピーダンスが充分小さい定電圧源と
して動作するためコンデンサＣに対して大きい充
電電流を供給し、また放電電流を吸引する。この
ため第２図に点線で示すように電圧を印加すると
き流れる充電電流及び電圧をゼロに戻すとき吸引
する放電電流によつて発生する電圧が電流制限値
＋E2と−E3を越えてしまう。
まれる。この結果増幅器４から電圧を印加すると
きと、印加していた電圧をゼロに戻すとき増幅器
４は出力インピーダンスが充分小さい定電圧源と
して動作するためコンデンサＣに対して大きい充
電電流を供給し、また放電電流を吸引する。この
ため第２図に点線で示すように電圧を印加すると
き流れる充電電流及び電圧をゼロに戻すとき吸引
する放電電流によつて発生する電圧が電流制限値
＋E2と−E3を越えてしまう。
このように電圧を印加するとき及び電圧をゼロ
に戻すときに電流制限回路１７が動作してしまう
と増幅器４は電流制限動作を行なつている間定電
流源として動作し、出力インピーダンスは無限大
に近い大きな値となる。このため測定端子７及び
８の電圧変化は第２図に実線で示すように立上り
及び立下りに時間が掛る波形となる。
に戻すときに電流制限回路１７が動作してしまう
と増幅器４は電流制限動作を行なつている間定電
流源として動作し、出力インピーダンスは無限大
に近い大きな値となる。このため測定端子７及び
８の電圧変化は第２図に実線で示すように立上り
及び立下りに時間が掛る波形となる。
測定を自動化し高速化しようとした場合、測定
端子７及び８に印加する電圧の立上り及び立下り
に時間が掛ることは障害となる。
端子７及び８に印加する電圧の立上り及び立下り
に時間が掛ることは障害となる。
〈考案の目的〉
この考案は測定端子７及び８の間に印加する電
圧の立上り及び立下りに要する時間を短かくする
ことができる電圧印加電流測定装置を提供しよう
とするものである。
圧の立上り及び立下りに要する時間を短かくする
ことができる電圧印加電流測定装置を提供しよう
とするものである。
〈考案の概要〉
この考案では測定端子に電圧を印加するとき及
び印加していた電圧をゼロに戻すときに電流制限
回路１７の動作を禁止させるように構成したもの
である。
び印加していた電圧をゼロに戻すときに電流制限
回路１７の動作を禁止させるように構成したもの
である。
〈考案の実施例〉
第３図にこの考案の一実施例を示す。全体の回
路構造は第１図とほゞ同じであるからその重複説
明は省略するが、この考案の特徴とする構造は電
流制限回路１７の動作を禁止する手段２８を設
け、この禁止手段２８を測定端子７と８の間に電
圧を印加するときと、ゼロに戻すときに一時的に
動作させ、電流制限回路１７の動作を一時禁止さ
せる構造とした点である。
路構造は第１図とほゞ同じであるからその重複説
明は省略するが、この考案の特徴とする構造は電
流制限回路１７の動作を禁止する手段２８を設
け、この禁止手段２８を測定端子７と８の間に電
圧を印加するときと、ゼロに戻すときに一時的に
動作させ、電流制限回路１７の動作を一時禁止さ
せる構造とした点である。
この例では差動増幅器１９の出力と電圧比較器
２１の間に切換スイツチ２９を接続し、この切換
スイツチ２９によつて禁止手段２８を構成した場
合を示す。切換スイツチ２９は半導体スイツチ素
子によつて構成することができ、常時は電圧比較
器２１の入力端子を差動増幅器１９の出力端子に
接続した状態を維持するが、第４図Ａに示すDA
変換器３にデイジタル信号を与えるタイミング
T1とそのデイジタル信号の値をゼロに戻すタイ
ミングT2に同期して第４図Ｂに示すように切換
スイツチ２９に制御信号Pa，Pbを与え、この制
御信号Pa，Pbを与えている期間電圧比較器２１
の入力端子を共通電位点１６に接続する状態とな
るように制御する。制御信号Pa，Pbは制御器２
から与えることができる。
２１の間に切換スイツチ２９を接続し、この切換
スイツチ２９によつて禁止手段２８を構成した場
合を示す。切換スイツチ２９は半導体スイツチ素
子によつて構成することができ、常時は電圧比較
器２１の入力端子を差動増幅器１９の出力端子に
接続した状態を維持するが、第４図Ａに示すDA
変換器３にデイジタル信号を与えるタイミング
T1とそのデイジタル信号の値をゼロに戻すタイ
ミングT2に同期して第４図Ｂに示すように切換
スイツチ２９に制御信号Pa，Pbを与え、この制
御信号Pa，Pbを与えている期間電圧比較器２１
の入力端子を共通電位点１６に接続する状態とな
るように制御する。制御信号Pa，Pbは制御器２
から与えることができる。
〈考案の動作〉
上述したこの考案の構造によれば増幅器４の出
力電圧の立上りと立下りに同期して切換スイツチ
２９が共通電位点１６側に切換わる。切換スイツ
チ２９が共通電位点１６側に切換わつている間電
流制限回路１７は機能を停止する。よつて電圧が
立上るときコンデンサＣに充電電流が流れても電
流制限回路１７が制限動作することはない。この
結果増幅器４は本来の定電圧源として動作しコン
デンサＣを急速に充電し、測定端子７と８の間の
電圧を第４図Ｃに実線で示すように高速度に目的
の電圧まで立ち上げることができる。
力電圧の立上りと立下りに同期して切換スイツチ
２９が共通電位点１６側に切換わる。切換スイツ
チ２９が共通電位点１６側に切換わつている間電
流制限回路１７は機能を停止する。よつて電圧が
立上るときコンデンサＣに充電電流が流れても電
流制限回路１７が制限動作することはない。この
結果増幅器４は本来の定電圧源として動作しコン
デンサＣを急速に充電し、測定端子７と８の間の
電圧を第４図Ｃに実線で示すように高速度に目的
の電圧まで立ち上げることができる。
測定端子７と８の間の電圧が所定の電圧まで達
すると信号Paが立下り切換スイツチ２９が差動
増幅器１９側に切換る。切換スイツチ２９が差動
増幅器１９側に転換すると、電流検出用抵抗器１
８に発生する電圧が電圧比較器２１に与えられ電
流値を監視する状態となる。またこのとき制御器
２は差動増幅器１９の出力電圧を取込み、被測定
素子１２に所定の電圧を与えたとき流れる電流値
が設定された範囲に入るか否かを判定する。判定
動作が終了すると制御器２はDA変換器３に与え
ているデイジタル信号をゼロに戻し、測定端子７
及び８に印加している電圧をゼロに戻す。これと
共に制御信号Pbを出力し、切換スイツチ２９を
共通電位側に切換る。よつて電圧が立下るときコ
ンデンサＣに充電された電荷を増幅器４が吸引
し、そのとき流れる放電電流が設定値−E3で決
まる電流値を越えても電流制限回路１７は制限動
作を禁止する。よつて電圧の立下りは第４図Ｃに
実線で示すように高速度でゼロに戻る。
すると信号Paが立下り切換スイツチ２９が差動
増幅器１９側に切換る。切換スイツチ２９が差動
増幅器１９側に転換すると、電流検出用抵抗器１
８に発生する電圧が電圧比較器２１に与えられ電
流値を監視する状態となる。またこのとき制御器
２は差動増幅器１９の出力電圧を取込み、被測定
素子１２に所定の電圧を与えたとき流れる電流値
が設定された範囲に入るか否かを判定する。判定
動作が終了すると制御器２はDA変換器３に与え
ているデイジタル信号をゼロに戻し、測定端子７
及び８に印加している電圧をゼロに戻す。これと
共に制御信号Pbを出力し、切換スイツチ２９を
共通電位側に切換る。よつて電圧が立下るときコ
ンデンサＣに充電された電荷を増幅器４が吸引
し、そのとき流れる放電電流が設定値−E3で決
まる電流値を越えても電流制限回路１７は制限動
作を禁止する。よつて電圧の立下りは第４図Ｃに
実線で示すように高速度でゼロに戻る。
〈考案の効果〉
上述したようにこの考案によれば被測定素子１
２に印加する電圧の立上り及び立下りを短時間に
行なわせることができる。よつて被測定素子１２
の測定時間を短かくすることができるため被試験
素子１２を大量に検査する自動検査装置に適用し
てその効果は大である。
２に印加する電圧の立上り及び立下りを短時間に
行なわせることができる。よつて被測定素子１２
の測定時間を短かくすることができるため被試験
素子１２を大量に検査する自動検査装置に適用し
てその効果は大である。
〈考案の変形実施例〉
上述ではスイツチ２９によつて電流制限回路１
７のループを開放して動作を禁止させたが、一時
的にDA変換器２２，２３に設定する数値を大き
くして充電電流及び放電電流に対して電流制限回
路１７が応動しないように構成することもでき
る。
７のループを開放して動作を禁止させたが、一時
的にDA変換器２２，２３に設定する数値を大き
くして充電電流及び放電電流に対して電流制限回
路１７が応動しないように構成することもでき
る。
また制御器に制御信号Pa，Pbの発生を禁止す
る手段を設けることも考えられる。つまり被測定
素子によつては回路の配線導体の電流容量により
大きな電流を流すことができないものもある。こ
のような素子を試験する場合には従来通り、電流
制限回路１７を作動させて時間を掛けて所定の電
圧まで上昇させ、また電圧を立下げるようにすれ
ばよい。
る手段を設けることも考えられる。つまり被測定
素子によつては回路の配線導体の電流容量により
大きな電流を流すことができないものもある。こ
のような素子を試験する場合には従来通り、電流
制限回路１７を作動させて時間を掛けて所定の電
圧まで上昇させ、また電圧を立下げるようにすれ
ばよい。
第１図は従来の電圧印加電流測定装置を説明す
るための接続図、第２図は従来の電圧印加電流測
定装置の動作を説明するための波形図、第３図は
この考案の一実施例を説明するための接続図、第
４図はこの考案の動作を説明するための波形図で
ある。 １：定電圧源、２：制御器、３：DA変換器、
４：増幅器、５，６，９，１０：ケーブル、１
１：ボルテージフオロワ、１２：被測定素子、１
３，１４：電源、１５：電源の共通電位点、１
６：回路の共通電位点、１７：電流制限回路、１
８：電流検出用抵抗器、１９：差動増幅器、２
１：電圧比較器、２２，２３：DA変換器、２
４，２５：バツフア増幅器、２６，２７：電圧比
較用増幅器、２８：電流制限回路の動作を禁止さ
せる手段。
るための接続図、第２図は従来の電圧印加電流測
定装置の動作を説明するための波形図、第３図は
この考案の一実施例を説明するための接続図、第
４図はこの考案の動作を説明するための波形図で
ある。 １：定電圧源、２：制御器、３：DA変換器、
４：増幅器、５，６，９，１０：ケーブル、１
１：ボルテージフオロワ、１２：被測定素子、１
３，１４：電源、１５：電源の共通電位点、１
６：回路の共通電位点、１７：電流制限回路、１
８：電流検出用抵抗器、１９：差動増幅器、２
１：電圧比較器、２２，２３：DA変換器、２
４，２５：バツフア増幅器、２６，２７：電圧比
較用増幅器、２８：電流制限回路の動作を禁止さ
せる手段。
Claims (1)
- 【実用新案登録請求の範囲】 Ａ 被測定素子に一定電圧を印加する定電圧源
と、 Ｂ この定電圧源から被測定素子に流れる電流を
監視し、設定した電流値を越えたとき上記被測
定素子に流入する電流を制限する電流制限手段
と、 Ｃ 上記定電圧源から上記被測定素子に電圧を印
加するタイミング及び被測定素子に印加した電
圧を除去するタイミングにおいて上記電流制限
手段が制限動作することを禁止する手段と、 を具備して成る電圧印加電流測定装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1563384U JPS60127572U (ja) | 1984-02-06 | 1984-02-06 | 電圧印加電流測定装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1563384U JPS60127572U (ja) | 1984-02-06 | 1984-02-06 | 電圧印加電流測定装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60127572U JPS60127572U (ja) | 1985-08-27 |
| JPS641649Y2 true JPS641649Y2 (ja) | 1989-01-13 |
Family
ID=30501651
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1563384U Granted JPS60127572U (ja) | 1984-02-06 | 1984-02-06 | 電圧印加電流測定装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60127572U (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6914425B2 (en) * | 2003-04-29 | 2005-07-05 | Teradyne, Inc. | Measurement circuit with improved accuracy |
| US7403030B2 (en) * | 2004-12-17 | 2008-07-22 | Teradyne, Inc. | Using parametric measurement units as a source of power for a device under test |
| US7271610B2 (en) * | 2004-12-17 | 2007-09-18 | Teradyne, Inc. | Using a parametric measurement unit to sense a voltage at a device under test |
| JP4753897B2 (ja) * | 2007-02-27 | 2011-08-24 | 株式会社リコー | 半導体装置の測定方法 |
-
1984
- 1984-02-06 JP JP1563384U patent/JPS60127572U/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60127572U (ja) | 1985-08-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR940701546A (ko) | 배터리를 충전하고 테스트하는 방법 및 장치 | |
| US4982306A (en) | Method of limiting starting current in a DC converter and device for performing the method | |
| CN207965074U (zh) | 一种继电器检测电路 | |
| JPS641649Y2 (ja) | ||
| JPS622169A (ja) | 極小抵抗測定方法及び装置 | |
| JP2986804B2 (ja) | インサーキット機能試験装置及び方法 | |
| JPH0438303Y2 (ja) | ||
| KR100231649B1 (ko) | 커패시터 충전회로를 갖는 검사용 기판 및 이를이용한 집적회로 검사 방법 | |
| JPS5923676U (ja) | 自己診断機能を持つｉｃ試験装置 | |
| JP3325869B2 (ja) | 有極電解コンデンサ極性判定装置 | |
| CN222053031U (zh) | 电流保护电路 | |
| JPH0714924Y2 (ja) | 放電電源回路付きインサーキットテスタ並びに測定、放電兼用電源回路付きインサーキットテスタ | |
| JP2565866Y2 (ja) | Ｉｃテスタの並列接続デバイス電源 | |
| JPH0661962A (ja) | 半導体フライングキャパシタ・マルチプレクサ | |
| JPH05870Y2 (ja) | ||
| JP2003167025A (ja) | 半導体試験装置のデバイス用電源装置 | |
| RU1810837C (ru) | Устройство дл измерени падени напр жени на контактах | |
| JPH08262076A (ja) | コンデンサの絶縁抵抗測定装置 | |
| JP2561076Y2 (ja) | 抵抗測定装置 | |
| JPH0611471Y2 (ja) | 直流電圧・電流発生装置 | |
| JPH0559354U (ja) | Ｉｃ試験装置 | |
| JPH0442784Y2 (ja) | ||
| JPH0422306Y2 (ja) | ||
| JP2942590B2 (ja) | 配線試験装置 | |
| US20020180478A1 (en) | Device power supply and IC test apparatus |