JPS641744B2 - - Google Patents

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は書込みクロツク信号に同期して入力信
号を記憶回路に記憶する信号記憶装置に関する。

〔発明の背景〕

信号記憶装置には波形記憶装置（別名 トラン
ジエント・デジタイザ、トランジエント・レコー
ダ又は波形デジタイザ）やロジツク・アナライザ
がある。波形記憶装置は、アナログ入力信号をア
ナログ・デジタル（Ａ／Ｄ）変換器でデジタル信
号に変換し、書込みクロツク信号に同期してこの
デジタル信号をデジタル記憶回路に記憶し、記憶
したデジタル信号をデジタル・アナログ（Ｄ／
Ａ）変換器でアナログ信号に変換するものであ
る。なお、波形記憶装置には、アナログ入力信号
を書込みクロツク信号に同期してCCD等のアナ
ログ記憶回路に記憶する型式もある。また、ロジ
ツク・アナイザはロジツク（デジタル）信号を書
込みクロツク信号に同期してデジタル記憶回路に
記憶するものであり、Ａ／Ｄ変換器及びＤ／Ａ変
換器を除けば、原理的には波形記憶装置と類似し
ている。これら信号記憶装置はトリガ信号発生以
前の信号も測定できるため、非常に便利である。
また、トリガ信号の発生に応じて、書込みクロツ
ク信号の周波数を切替ることにより、入力信号の
関心のある部分を詳細に、またその他の部分を大
ざつぱに効率良く測定することもできる。

〔従来技術とその問題点〕

信号記憶装置として波形記憶装置を例とし、そ
の従来例と問題点とを次に説明する。第１図は従
来の波形記憶装置のブロツク図である。入力回路
１２は、入力端子１０のアナログ入力信号を適当
に振幅に増幅又は減衰して、Ａ／Ｄ変換器１４及
び比較器１６に供給する。クロツク発生器１８は
メイン・バス２０（データ線、アドレス線及び制
御線から構成される）からの命令に応じた周波数
の第１及び第２書込みクロツク信号を発生する。
これらクロツク信号の内、高周波信号は端子Ｈ
に、また低周波信号は端子Ｌに夫々供給される。
なお、クロツク発生器１８は水晶発振器の如き高
周波基準クロツク発生器と、この発生器からの基
準クロツク信号を分周する分周器（カウンタ）
と、この分周器の複数の出力信号から所望周波数
のものを選択するマルチプレクサとから構成され
ている。電子スイツチ２１により選択されたクロ
ツク信号により、Ａ／Ｄ変換器１４はアナログ入
力信号をデジタル信号に変換し、ランダム・アク
セス・メモリ等のデジタル記憶回路２２に供給す
る。書込み（Ｗ）アドレス発生器２４はカウンタ
であり、スイツチ２１からのクロツク信号をクロ
ツク端子Ｃに受ける。

今、バス２０から書込み開始命令が書込み／読
出し（Ｗ／Ｒ）制御回路２６に供給されると、こ
の制御回路２６はラツチ回路２８をリセツトす
る。よつて、ラツチ回路２８の出力は「低」レベ
ルとなるので、スイツチ２１は端子Ｌを選択し、
ゲート３０はオフとなる。また、制御回路２６は
アドレス発生器２４をイネーブル（動作可能）と
し、記憶回路２２を書込みモードにし、マルチプ
レクサ（MUX）３２がアドレス発生器２４を選
択するようにする。即ち、低速書込みクロツク信
号に同期して、Ａ／Ｄ変換器１４からのデジタル
信号が、アドレス発生器２４からのアドレス信号
により記憶回路２２に記憶される。入力アナログ
信号がポテンシヨンメータ３４で設定されたトリ
ガ・レベルを超すと、比較器１６がトリガ信号を
発生し、即ちその出力が「高」レベルとなり、ラ
ツチ回路２８にラツチされる。よつて、ラツチ回
路２８の出力が「高」レベルとなり、スイツチ２
１を切替えるので、トリガ時点以後は高速書込み
クロツク信号に同期して入力信号が記憶回路２２
に記憶される。またラツチ回路３４はトリガ時点
のアドレス信号をラツチする。更にアンド・ゲー
ト３０はオンとなるので、プログラマブル・カウ
ンタであるデジタル遅延回路３６はスイツチ２１
及びゲート３０を介した高速書込みクロツク信号
の計数を開始する。遅延回路３６がバス２０から
のデータにより設定された値までクロツク信号を
計数すると、制御回路２６は書込みモードを停止
して、アドレス発生器２４の計数動作及び記憶回
路２２の書込み動作を止める。このときのアドレ
ス発生器２４のアドレス出力をオフセツト回路３
８にロードする。よつて、記憶回路２２は第２図
Ａに示すアナログ入力信号に対応するデジタル値
をＢに示す書込みクロツク信号により記憶したこ
とになる。なお、第２図において、時点Ｔ２はト
リガ時点であり、この時点以後、クロツク信号が
高周波に切替えられている。

バス２０から読出しモードが制御回路２６に命
令されると、記憶回路２２は読出しモードにな
る。また、カウンタである読出し（Ｒ）アドレス
発生器４０はクロツク発生器４２からのクロツク
信号を計数し、アドレス信号を発生する。このア
ドレス信号をＤ／Ａ変換器４４に供給して、表示
の際の水平掃引信号を発生する。記憶回路２２の
最も古いデータ（デジタル信号）のアドレスは最
初のアドレス（0000）とは限らないので、アドレ
ス発生器４０からのアドレス信号をオフセツト回
路によりオフセツトしてから、マルチプレクサ３
２を介して記憶回路２２に供給する。よつて、掃
引信号の開始レベルが、記憶回路２２の最も古い
データに対応する。記憶回路２２からのデジタル
信号をＤ／Ａ変換器４６によりアナログ信号に戻
し、出力回路４８及び出力端子５０を介して表示
器５２の垂直偏向手段に供給する。また、Ｄ／Ａ
変換器４４からの掃引信号は、出力回路５４及び
出力端子５６を介して表示器５２の水平偏向手段
に供給する。第１図において表示器５２は静電偏
向型陰極線管であるが、Ｄ／Ａ変換器４６の出力
信号をビデオ信号に変換すれば、ラスタ走査型表
示器を用いてもよい。表示器５２には再生された
波形が第３図のように表示される。

なお、バス２０には、入力装置としてのキーボ
ード５８、マイクロプロセツサ等の中央処理装置
（CPU）６０、一時記憶装置としてのランダム・
アクセス・メモリ（RAM）６２、及びCPU６０
用のプログラムを記憶したリード・オンリ・メモ
リ（ROM）６４を接続する。これら装置により
上述のクロツク周波数の設定、書込み又か読出し
モードの開始の制御を行なうと共に、後述の種々
の設定、制御及び演算を行なう。

第３図の表示は、第２図のアナログ入力信号Ａ
を書込みクロツク信号Ｂに同期して記憶し、再生
した波形であるので、トリガ点TR（時点Ｔ２に
対応）を境にして時間軸が異なつている。（読出
しクロツク周波数は一定のため、TRより左側の
表示は水平方向に圧縮されている。）このように
トリガ点TRを境にして書込みクロツク周波数を
切替えることにより、必要な波形部分を詳細かつ
効率的に測定できる。

ところで、再生された信号の所望の２点間の時
間差を測定する必要がある場合がある。この場
合、まず所望の２点を定めるために、キーボード
５８で設定した所望の第１及び第２アドレスを
夫々第１及び第２レジスタ６６及び６８に夫々ロ
ードする。第１デジタル比較器７０はレジスタ６
６の内容と読出しアドレスが一致したときに出力
パルスを発生し、オア・ゲート７４を介して表示
器５２の輝度を制御して第１カーソルＣ１を表示
する。同様に第２デジタル比較器７２はレジスタ
６８の内容と読出しアドレスが一致したときに出
力パルスを発生し、表示器５２に第２カーソルＣ
２を表示する。よつて操作者は表示器５２の表示
を観察しながら第１及び第２カーソル点を定める
ことができる。

カーソルＣ１及びＣ２間の時間差を求めるに
は、ROM６４のプログラによりCPU６０が以下
の処理を行なう。まず、CPU６０がＣ１のアド
レス及びＣ２のアドレスと、トリガ点のアドレス
との関係を判断する。トリガ・アドレスはラツチ
３４に記憶されており、Ｃ１及びＣ２のアドレス
はレジスタ６６及び６８に夫々記憶されている。
Ｃ１及びＣ２アドレスが共にトリガ・アドレス前
ならば、Ｃ１及びＣ２アドレス差と低周波書込み
クロツク信号の周期との積を求め、時間差TPと
する。またＣ１及びＣ２アドレスが共にトリガ・
アドレス後ならば、Ｃ１及びＣ２アドレス差と高
周波書込みクロツク信号の周期との積を求め、時
間差TAとする。更に、トリガ・アドレスがＣ１
及びＣ２アドレス間にある場合は、Ｃ１アドレス
及びトリガ・アドレスの差と低周波書込みクロツ
ク信号の周期との積TPを求め、次にトリガ・ア
ドレス及びＣ２アドレスの差と高周波書込みクロ
ツク信号の周期との積TAを求め、更にTPとTA
の和を求めて時間差とする。これら演算結果は、
文字発生器等（図示せず）により表示器５２に表
示する。なお、書込みクロツク信号の周期は
RAM６２に記憶されている。

ところで、書込みクロツク信号の周波数、即ち
周期をトリガ時点から切替える従来の方式には次
の２つがある。その１つは、第２図に示す如くト
リガ信号発生したら（時点Ｔ２）直ちに書込みク
ロツク信号周波数を切替える方式である。この方
式は、特に書込みクロツク信号を低周波から高周
波に切替える際に、トリガ時点以後の重要な部分
（トランジエント）を取損なうことがない利点を
有する。しかし、トリガ信号の発生は低周波書込
みクロツク信号と同期していないため、トリガ発
生直前のクロツク・パルス発生時点Ｔ１とトリガ
時点Ｔ２との間の時間が不確定となり、トリガ点
を含む２点間の時間測定が正確に行なえないとい
う欠点がある。この欠点は、第４図に示す如く書
込みクロツク信号を高周波から低周波に切替えた
場合も同様である。即ち、低周波クロツク信号Ｂ
は高周波クロツク信号Ａを分周したものであるた
め、トリガ点Ｔ１と切替えられた低周波クロツク
信号の最初のパルス発生時点Ｔ２との間の時間が
不確定となる。

他の従来の方式は、第５図に示す如く、トリガ
信号が時点Ｔ２で発生しても、直ちに書込みクロ
ツク周波数を切替えず、トリガ発生時点までの第
１クロツク信号に同期して周波数を切替えてい
る。即ち、トリガ時点Ｔ２後の第１クロツク信号
（低周波書込みクロツク信号）の最初のパルス発
生時点Ｔ３において、第２クロツク信号（高周波
書込みクロツク信号）に切替えている。よつて、
書込みクロツク信号はトリガ発生時点において不
確定なパルス周期を含まないので、トリガ点を含
む２点間の時間測定が正確に行なえるという利点
がある。しかし、トリガ時点Ｔ２及び時点Ｔ３間
に発生したトランジエントを測定できないという
欠点を有する。これら２つの方式をロジツク・ア
ナライザに適用しても、同様な欠点が生じる。

〔発明の目的〕

したがつて、本発明の目的は、トリガ信号が発
生すると直ちに書込みクロツク信号周波数を切替
えると共に、トリガ点を間に含んだ２点間の正確
な時間を測定できる信号測定装置の提供にある。

〔発明の概要〕

本発明の信号測定装置は、切替手段によりトリ
ガ信号が発生すると書込みクロツク信号を第１ク
ロツク信号からこの第１クロツク信号と周波数の
異なる第２クロツク信号に切替えている。即ち、
トリガ信号が発生後書込みクロツク信号の周波数
を直ちに切替えているので、入力信号の重要な部
分、例えばトランジエントを測定し損なうことが
なく、正確な測定が行なえる。また、測定手段が
書込みクロツク信号における第１クロツク信号の
最後のパルスから第２クロツク信号の最初のパル
スまでの時間を測定している。よつて、トリガ信
号による書込みクロツク信号周波数切替に伴なう
不確定時間を測定できるので、トリガ点を間に含
む２点間の時間も正確に測定できる。

〔発明の実施例〕

以下、添付図を参照して本発明の好適な実施例
について説明する。なお、本発明は第１図の信号
記憶装置を部分的に変更したものであるので、変
更した部分についてのみ説明する。第６図は本発
明の第１実施例の部分的ブロツク図である。第１
図と異なる点は、カウンタ７６及びインバータ７
８を設けたことである。クロツク発生器１８は上
述の如く、Ｈ端子に第１クロツク信号としての高
周波クロツク信号Ａを発生し、Ｌ端子に第２クロ
ツク信号としての低周波クロツク信号Ｂを発生す
る。また時点Ｔ２において、比較器１６がトリガ
信号を発生すると、ラツチ回路２８の出力が
「低」レベルから「高」レベルに変化するので、
電子スイツチ（切替手段）２１は端子Ｌから端子
Ｈを選択して、その出力を書込みクロツク信号と
して周波数を切替える。よつて、信号Ａ，Ｂ及び
Ｃの関係は第７図のようになる。

カウンタ７６はそのリセツト端子Ｒに低周波ク
ロツク信号Ｂを受け、クロツク端子Ｃに高周波ク
ロツク信号Ａを受ける。インバータ７８はラツチ
回路２８の出力信号を反転してカウンタ７６のイ
ネーブル端子Ｅに供給する。よつて、トリガ発生
時点以前において、カウンタ７６はイネーブルさ
れて動作状態にあり、高周波クロツク信号Ａを計
数すると共に、低周波クロツク信号Ｂのパルスが
発生する毎にリセツトされ、新たにクロツク信号
Ａの計数を行なう。時点Ｔ２においてクロツク信
号が発生すると、カウンタ７６のＥ端子は「高」
レベルから「低」レベルに変化するので、カウン
タ７６は計数動作を停止する。このときのカウン
タ７６の計数値は、トリガ発生時点Ｔ２以前の低
周波クロツク信号Ｂの最後のパルス発生時点Ｔ１
からトリガ発生時点Ｔ２までの間に発生した高周
波クロツク信号Ａのパルス数である。このパルス
数と高周波クロツク周期の積を求めれば、時点Ｔ
１及びＴ２間の時間が求まる。したがつて、従来
では不確定とされた時点Ｔ１及びＴ２間の時間を
カウンタ７６が測定したことになる。よつて、カ
ウンタ７６は測定手段として動作する。トリガ点
を含む２点間の時間を測定する場合には、カウン
タ７６の内容をCPU６０が読取り、その値を考
慮すればよい。なお、この第６図の実施例は書込
みクロツク信号を低周波から高周波に切替える場
合に適用できる。

第８図は本発明の第２実施例の部分的ブロツク
図である。クロツク発生器１８はバス２０からの
データに応じた高周波クロツク信号Ａ及び低周波
クロツク信号Ｂを夫々端子Ｈ及びＬに発生する。
ラツチ回路２８の出力信号Ｃは直接又はインバー
タ８０を介して電子スイツチ８２に供給する。ラ
ツチ回路８４はバス２０からのデータをラツチ
し、スイツチ８２を制御する。スイツチ８２が選
択した信号はスイツチ２１を制御する。アンド・
ゲート８６は低周波クロツク信号Ｂ及びラツチ回
路２８の出力信号Ｃを受ける。Ｄフリツプ・フロ
ツプ８８はそのクロツク端子にアンド・ゲート８
６の出力信号を受け、Ｄ端子に「高」レベルを受
け、そのＱ出力信号Ｄを排他的オア・ゲート９０
に供給する。ゲート９０は更にバツフア回路９２
及び９４を介してラツチ回路２８の出力信号Ｃを
受ける。カウンタ７６はそのイネーブル端子Ｅに
ゲート９０の出力信号Ｅを受け、クロツク端子Ｃ
にバツフア回路９６，９８及び１００を介して高
周波クロツク信号Ａを受け、その計数出力をバス
２０に転送する。ラツチ回路２８、フリツプ・フ
ロツプ８８及びカウンタ７６は、書込みモードの
開始において、制御回路２６によりリセツトされ
る。なお、バツフア回路９２及び９４はゲート９
０の２つの入力信号のタイミングを補償するもの
であり、バツフア回路９６，９８及び１００はカ
ウンタ７６のクロツク信号及びイネーブル信号の
タイミングを補償するものである。

次に第９図の波形図を参照して第８図の動作を
説明する。なお、この波形図においては、各素子
の伝搬遅延時間は無視している。第１クロツク信
号が低周波で第２クロツク信号が高周波の場合
は、スイツチ８２がラツチ回路２８を選択するの
で、スイツチ２１は初め低周波クロツク信号Ｂを
選択している。また、ラツチ回路２８の出力信号
Ｃは「低」レベルなので、ゲート８６はオフであ
り、フリツプ・フロツプ８８はクロツクされず、
そのＱ出力信号Ｄも「低」レベルである。一方、
ゲート９０の２入力は共に「低」レベルなので、
その出力信号Ｅも「低」レベルであり、カウンタ
７６はイネーブルされず、高速クロツク信号Ａを
計数しない。

時点Ｔ２において、比較器１６がトリガ信号を
発生すると、ラツチ回路２８の出力信号Ｃが
「高」レベルに変化する。よつてアンド・ゲート
８６がオンになると共に、排他的オア・ゲート９
０の出力信号Ｅも「高」レベルに変化する。な
お、このとき信号Ｄは依然「低」レベルであるこ
とに注意されたい。一方、ラツチ回路２８の出力
信号Ｃはスイツチ２１の接続を切替え、その出力
である書込みクロツク信号Ｆを第１クロツク信号
から第２クロツク信号に、即ち低周波から高周波
に切替える。時点Ｔ２以後、カウンタ７６はイネ
ーブルされるので、高周波クロツク信号Ａの計数
を行なう。時点Ｔ２以後、低周波クロツク信号Ｂ
の最初のパルスが時点Ｔ３においてアンド・ゲー
ト８６を通過して、Ｄフリツプ・フロツプをクロ
ツクすると、そのＱ出力信号Ｄが「高」レベルに
変化する。よつて、排他的オア・ゲート９０の出
力信号Ｅが「低」レベルに変化し、カウンタ７６
は計数動作を停止する。したがつて、カウンタ７
６の計数値は、時点Ｔ２及びＴ３間における高周
波クロツク信号Ａのパルス数である。

しかし書込みクロツク信号Ｆにおける不確定時
間は、時点Ｔ１及びＴ２間の時間なので、この時
間を求めなければならない。CPU６０は高周波
クロツク信号Ａ及び低周波クロツク信号Ｂの周波
数から、クロツク信号Ｂの１周期期間に発生する
クロツク信号Ａのパルスの総数を計数する。時点
Ｔ１及びＴ３間はクロツク信号Ｂの１周期に対応
するので、CPU６０は計数した総数からカウン
タ７６の計数値を減算し、減算結果にクロツク信
号Ａの周期を掛けて、時点Ｔ１及びＴ２間の時間
を求める。このように、この場合、カウンタ７６
及び演算手段であるCPU６０が、書込みクロツ
ク信号における第１クロツク信号の最後のパルス
から第２クロツク信号の最初のパルスまでの時間
を測定する測定手段として作用する。よつて、ト
リガ点を間に含む２点間の時間測定が正確に行な
える。

また、第１クロツク信号が高周波で第２クロツ
ク信号が低周波の場合は、スイツチ８２がインバ
ータ８０を選択するので、スイツチ２１は初め高
周波クロツク信号Ａを選択しており、トリガ信号
が発生すると低周波クロツク信号Ｂを選択してい
る。よつて、書込みクロツク信号はＧとなる。第
８図のその他の回路動作は上述の通りである。書
込みクロツク信号Ｇにおいて不確定時間は時点Ｔ
２及びＴ３間の時間であり、この時間はカウンタ
７６の計数値に対応する。よつて、カウンタ７６
が測定手段として作用する。

第１０図は本発明の第３実施例の部分的ブロツ
ク図である。この実施例において、クロツク発生
器１８は、高周波パルスを発生る水晶発振器の如
き基準クロツク発生器１０２と、この基準クロツ
ク発生器１０２からの基準クロツク信号を分周す
る適当なＮ進カウンタ（Ｎは任意の正の整数）１
０４と、バス２０からのデータに応じてこのカウ
ンタ１０４の複数の分周出力信号から所望の出力
信号を選択する、即ち複数ビツトの計数出力から
所望の出力ビツトを選択するマルチプレクサ
（MUX）１０６及び１０８とを含んでいる。な
お、マルチプレクサ１０６及び１０８はバス２０
からのデータをラツチするラツチ部を具えてお
り、マルチプレクサ１０８の選択したクロツク信
号周波数は常にマルチプレクサ１０６の選択した
クロツク信号周波数よりも高い。よつて、端子Ｈ
及びＬに高周波クロツク信号Ａ及び低周波クロツ
ク信号Ｂが夫々発生し、ラツチ回路２８の出力信
号Ｃに応じてスイツチ２１がこれらクロツク信号
の一方を選択する。インバータ１１０はラツチ回
路２８の出力信号Ｃを反転し、アンド・ゲート１
１２は低周波クロツク信号Ｂ及びインバータ１１
０の出力信号Ｄを受ける。ラツチ回路１１４はア
ンド・ゲート１１２の出力信号Ｅに応じてカウン
タ１０４の計数値をラツチし、ラツチ回路１１６
はラツチ回路２８の出力信号Ｃに応じてカウンタ
１０４の計数値をラツチする。

次に第１１図の波形図を参照して第１０図の動
作を説明する。初めにラツチ回路２８は制御回路
２６によりリセツトされるため、出力信号Ｃは
「低」レベルである。よつて、スイツチ２１は低
周波クロツク信号Ｂを選択する。また、インバー
タ１１０の出力信号Ｄは「高」レベルのため、ア
ンド・ゲート１１２は低周波クロツク信号Ｂを通
過させる。ラツチ回路１１４は低周波クロツク信
号Ｂのパルスが発生する毎に、カウンタ１０４の
計数値をラツチする。時点Ｔ２において、比較器
１６がトリガ信号を発生すると、ラツチ回路２８
の出力信号Ｃが「高」レベルに変化し、インバー
タ１１０の出力信号Ｄが「低」レベルに変化す
る。よつて、スイツチ２１は高周波クロツク信号
Ａを選択する。また、アンド・ゲート１１２はオ
フとなり、ラツチ回路１１４にラツチされた計数
値は以後更新されない。即ち、ラツチ回路１１４
には、トリガ時点Ｔ２の直前に発生した低周波ク
ロツク信号Ｂのパルス（時点Ｔ１）によりラツチ
されたカウンタ１０４の計数値が保持されてい
る。また、パルスＣの変化によりラツチ回路１１
６は時点Ｔ２におけるカウンタ１０４の計数値を
ラツチする。CPU６０はラツチ１１４及び１１
６の内容を読取り、時点Ｔ２の計数値と時点Ｔ１
の計数値の差を求める。基準クロツク発生器１０
２の発振周期は既知であるので、求めた計数値の
差にこの発振周期を掛けることにより、時点Ｔ１
及びＴ２間の時間が測定できる。よつて、ラツチ
回路１１４及び１１６並びに演算手段としての
CPU６０が測定手段として作用する。この実施
例は書込みクロツク信号Ｆの第１クロツク信号が
低周波で第２クロツク信号が高周波の場合、即ち
低周波から高周波に切替える場合に適用できる。

第１２図は本発明の第４実施例の郎分的ブロツ
ク図であり、第８図及び第１０図の実施例を組合
せたものである。即ち、クロツク発生器１８の構
成は第１０図の実施例と同じであり、素子２１，
２８，８０〜９４の接続は第８図の実施例と同じ
である。ラツチ回路１１４は排他的オア・ゲート
９０の出力信号Ｅの立上りに応じてカウンタ１０
４の計数値をラツチする。またインバータ１１８
が出力信号Ｅを反転してラツチ回路１１６に加え
るので、ラツチ回路１１６は出力信号Ｅの立下り
に応じてカウンタ１０４の計数値をラツチする。

次に第１３図の波形図を参照して第１２図の動
作を説明する。書込みモードにおいて、制御回路
２６はラツチ回路２８及びＤフリツプ・フロツプ
８８をリセツトする。第１クロツク信号が低周波
で第２クロツク信号が高周波の場合は、スイツチ
８２がラツチ回路２８を選択するので、スイツチ
２１は初め低周波クロツク信号Ｂを選択してい
る。また、ラツチ回路２８の出力信号Ｃは「低」
レベルなので、ゲート８６はオフであり、フリツ
プ・フロツプ８８はクロツクされず、そのＱ出力
信号Ｄも「低」レベルである。一方、排他的オ
ア・ゲート９０の２入力は共に「低」レベルなの
で、その出力信号Ｅも「低」レベルであり、ラツ
チ回路１１４及び１１６はカウンタ１０４の計数
値をラツチしない。

時点Ｔ２において、比較器１６がトリガ信号を
発生すると、ラツチ回路２８の出力信号Ｃが
「高」レベルに変化する。よつてアンド・ゲート
８６がオンになると共に、排他的オア・ゲート９
０の出力信号Ｅも「高」レベルに変化する。よつ
て、ラツチ回路１１４は時点Ｔ２におけるカウン
タ１０４の計数値をラツチする。なお、このとき
信号Ｄは依然「低」レベルであることに注意され
たい。一方、ラツチ回路２８の出力信号Ｃはスイ
ツチ２１の接続を切替え、その出力である書込み
クロツク信号Ｆを第１クロツク信号から第２クロ
ツク信号に、即ち低周波から高周波に切替える。
時点Ｔ２以後、低周波クロツク信号Ｂの最初のパ
ルスが時点Ｔ３においてアンド・ゲート８６を通
過して、Ｄフリツプ・フロツプをクロツクする
と、そのＱ出力信号Ｄが「高」レベルに変化す
る。よつて、排他的オア・ゲート９０の出力信号
Ｅが「低」レベルに変化し、ラツチ回路１１６は
時点Ｔ３におけるカウンタ１０４の計数値をラツ
チする。CPU６０はラツチ回路１１４及び１１
６にラツチされた計数値の差を求め、この差に基
準クロツク周期を掛けて時点Ｔ２及びＴ３間の時
間を演算する。

しかし書込みクロツク信号Ｆにおける不確定時
間は、時点Ｔ１及びＴ２間の時間なので、この時
間を求めなければならない。時点Ｔ１及びＴ３間
はクロツク信号Ｂの１周期に対応するので、
CPU６０はこの１周期の時間から、求めた時点
Ｔ２及びＴ３間の時間を減算して、時点Ｔ１及び
Ｔ２間の時間を求める。このように、この場合、
ラツチ回路１１４及び１１６並びに演算手段であ
るCPU６０が、測定手段として作用する。よつ
て、トリガ点を間に含む２点間の時間測定が正確
に行なえる。

また、第１クロツク信号が高周波で第２クロツ
ク信号が低周波の場合は、スイツチ８２がインバ
ータ８０を選択するので、スイツチ２１は初め高
周波クロツク信号Ａを選択しており、トリガ信号
が発生すると低周波クロツク信号Ｂを選択してい
る。よつて、書込みクロツク信号はＧとなる。第
１２図のその他の回路動作は上述の通りである。
書込みクロツク信号Ｇにおいて不確定時間は時点
Ｔ２及びＴ３間の時間であり、この時間はラツチ
回路１１４及び１１６がラツチしたカウンタ１０
４の計数値の差に対応する。

第１４図は本発明の信号記憶装置により記憶し
た入力信号を再生し、所望の２点間の時間を測定
する流れ図である。この流れ図に基づいたプログ
ラムがROM６４内に記憶されており、CPU６０
の処理を制御する。ステツプ１２０において、操
作者はキーボード５８により第１カーソルを設定
する。即ち第１カーソルのアドレスがRAM６２
及びレジスタ６６に記憶される。同様にステツプ
１２２において第２カーソルを設定し、そのアド
レスをRAM６２及びレジスタ６８に記憶する。
すると表示器５２の表示は例えば第３図のように
なる。ステツプ１２４において、CPU６０は第
１及び第２カーソルのアドレス並びにラツチ回路
３４に記憶されたトリガ・アドレスを比較し、第
１及び第２アドレス間にトリガ・アドレスを含む
か否かを判断する。この判断結果が肯定の場合、
ステツプ１２６に進み、上述の如く書込みクロツ
ク信号における第１クロツク信号の最後のパルス
から第２クロツク信号の最初のパルスまでの時間
TCを計算する。ステツプ１２８では、第１カー
ソルのアドレスと、トリガ信号が発生する直前の
第１クロツク信号のパルスに対応するアドレスと
の差を求め、この差に第１クロツク信号の周期を
掛けて、第１カーソル点からトリガ信号発生直前
の第１クロツク信号のパルス発生時までの時間
TPを計算する。次のステツプ１３０では、トリ
ガ信号が発生後最初の第２クロツクのパルスに対
応するアドレスと、第２カーソルのアドレスとの
差を求め、この差に第２クロツク信号の周期を掛
けて時間TAを計算する。ステツプ１３２で、計
算した時間TC，TP及びTAの和を求めれば、第
１及び第２カーソル間の正確な時間が得られる。
次にステツプ１３４において、第１及び第２カー
ソル間の時間は、適当な文字発生器等を用いて表
示器５２に表示する。

ステツプ１２４の判断結果が否定の場合は、ス
テツプ１３６に進み、第１及び第２カーソルがト
リガ点よりも前か否かを判断する。この判断結果
が肯定の場合、ステツプ１３８に進み、第１及び
第２カーソルのアドレスの差と第１クロツク信号
の周期との積を求め、第１及び第２カーソル間の
時間TPとする。またステツプ１３６の判断結果
が否定の場合はステツプ１４０に進み、第１及び
第２カーソルのアドレスの差と第２クロツク信号
の周期との積を求め、第１及び第２カーソル間の
時間TAとする。ステツプ１３８及び１４０はス
テツプ１３４に進む。

上述は本発明の好適な実施例についてのみ説明
したが、当業者には本発明の要旨を逸脱すること
なく種々の変更が可能なことが明らかであろう。
例えば、第６図及び第８図の実施例において、カ
ウンタ７６は設定した高周波クロツク信号よりも
高周波の所定の基準クロツク信号を計数してもよ
い。また本発明をロジツク・アナライザに適用す
る場合は、比較器１６の代りにワード・リコグナ
イザによりトリガ信号を発生すればよい。

〔発明の効果〕

上述の如く本発明の信号記憶装置によれば、記
憶回路に入力信号を記憶する際、トリガ信号の発
生に応じて書込みクロツク周波数を直ちに切替え
られるので、所望の入力信号部分を確実に記憶で
きる。また、書込みクロツク周波数の切替えの際
の書込みクロツク・パルス間に不確定時間が発生
するが、この時間を測定するので、再生信号の時
間測定が正確となる。

【図面の簡単な説明】

第１図は信号記憶装置の一例のブロツク図、第
２図は従来の信号記憶装置の動作を説明する波形
図、第３図は信号記憶装置の再生信号の表示を示
す図、第４図及び第５図は従来の信号記憶装置の
動作を説明する波形図、第６図は本発明の第１実
施例の部分的なブロツク図、第７図は第６図の動
作を説明する波形図、第８図は本発明の第２実施
例の部分的なブロツク図、第９図は第８図の動作
を説明する波形図、第１０図は本発明の第３実施
例の部分的なブロツク図、第１１図は第１０図の
動作を説明する波形図、第１２図は本発明の第４
実施例の部分的なブロツク図、第１３図は第１２
図の動作を説明する波形図、第１４図は本発明を
用いた時間測定の流れ図である。 図において、１８はクロツク発生器、２１は切
替手段、２２は記憶回路、６０は演算手段、７６
はカウンタ、１０２は基準クロツク発生器、１０
４はカウンタ、１１４及び１１６はラツチ回路で
ある。

Claims (1)

1. 【特許請求の範囲】 １ クロツク発生器からのクロツク信号に同期し
   て入力信号を記憶回路に記憶する信号記憶装置に
   おいて、トリガ信号が発生すると上記クロツク信
   号を第１クロツク信号から該第１クロツク信号と
   周波数の異なる第２クロツク信号に切替えて書込
   みクロツク信号とする切替手段と、上記書込みク
   ロツク信号における上記第１クロツク信号の最後
   のパルスから上記第２クロツク信号の最初のパル
   スまでの時間を測定する側定手段とを具えたこと
   を特徴とする信号測定装置。 ２ 上記測定手段は上記書込みクロツク信号にお
   ける上記第１クロツク信号の最後のパルスから上
   記第２クロツク信号の最初のパルスまでの期間、
   上記第１クロツク信号及び上記第２クロツク信号
   の内の周波数の高い方を計数するカウンタである
   ことを特徴とする特許請求の範囲第１項記載の信
   号測定装置。 ３ 上記測定手段は上記書込みクロツク信号にお
   ける上記第２クロツク信号の最初のパルスから上
   記第１クロツク信号の最後のパルスの次のパルス
   までの期間、上記第１クロツク信号及び上記第２
   クロツク信号の内の周波数の高い方を計数するカ
   ウンタと、上記第１クロツク信号及び上記第２ク
   ロツク信号の周波数並びに上記カウンタの計数値
   から上記書込みクロツク信号における上記第１ク
   ロツク信号の最後のパルス及び上記第２クロツク
   信号の最初のパルス間の時間を求める演算手段と
   を有することを特徴とする特許請求の範囲第１項
   記載の信号記憶装置。 ４ 上記クロツク発生器は基準クロツク信号を発
   生する基準クロツク発生器と、上記基準クロツク
   信号を分周して複数のクロツク信号を発生するカ
   ウンタと、上記複数のクロツク信号を選択して上
   記第１クロツク信号及び上記第２クロツク信号と
   する選択手段とを有し、上記測定手段は上記書込
   みクロツク信号における上記第１クロツク信号の
   最後のパルスが発生したとき上記カウンタの計数
   値をラツチする第１ラツチ回路と、上記書込みク
   ロツク信号における上記第２クロツク信号の最初
   のパルスが発生したときの上記カウンタの計数値
   をラツチする第２ラツチ回路と、上記第１ラツチ
   回路及び上記第２ラツチ回路にラツチされた計数
   値の差を求める演算手段とを有することを特徴と
   する特許請求の範囲第１項記載の信号記憶装置。 ５ 上記クロツク発生器は基準クロツク信号を発
   生する基準クロツク発生器と、上記基準クロツク
   信号を分周して複数のクロツク信号を発生するカ
   ウンタと、上記複数のクロツク信号を選択して上
   記第１クロツク信号及び上記第２クロツク信号と
   する選択手段とを有し、上記測定手段は上記書込
   みクロツク信号における上記第２クロツク信号の
   最初のパルスが発生したとき上記カウンタの計数
   値をラツチする第１ラツチ回路と、上記書込みク
   ロツク信号における第１クロツク信号の最後のパ
   ルスの次のパルスが発生したとき上記カウンタの
   計数値をラツチする第２ラツチ回路と、上記第１
   クロツク信号及び上記第２クロツク信号の周波数
   並びに上記第１ラツチ回路及び上記第２ラツチ回
   路にラツチされた計数値から上記書込みクロツク
   信号における上記第１クロツク信号の最後のパル
   ス及び上記第２クロツク信号の最初のパルス間の
   時間を求める演算手段とを有することを特徴とす
   る特許請求の範囲第１項記載の信号記憶装置。