JPS641747B2 - - Google Patents
Info
- Publication number
- JPS641747B2 JPS641747B2 JP11608378A JP11608378A JPS641747B2 JP S641747 B2 JPS641747 B2 JP S641747B2 JP 11608378 A JP11608378 A JP 11608378A JP 11608378 A JP11608378 A JP 11608378A JP S641747 B2 JPS641747 B2 JP S641747B2
- Authority
- JP
- Japan
- Prior art keywords
- counter
- value
- pulse
- sine wave
- pulse signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Measurement Of Current Or Voltage (AREA)
Description
【発明の詳細な説明】
この発明は常に正弦波の周波数に対応するピー
ク点のタイミングを検出し、正確な波高値を検出
し得る正弦波交流の波高値検出装置に関する。
ク点のタイミングを検出し、正確な波高値を検出
し得る正弦波交流の波高値検出装置に関する。
従来、この種の装置として第１図に示すものが
あつた。
あつた。
図において、１は正弦波交流源、２は零点検出
器、３は発振器、４はカウンタ、５は基準値設定
器、６は一致検出器、７はサンプルホールド器、
８はＡ／Ｄ変換器、９はデータ処理装置である。
次に動作について説明する。まず零点検出器２は
正弦波交流源１から出力される正弦波交流の瞬時
値の極性が負から正へ反転する瞬間に第１のパル
ス信号を発生する。発振器３は上記正弦波交流の
周波数よりもはるかに高く且つ変動しない第２の
パルス信号を発生する。カウンタ４は上記第２の
パルス信号のパルス数を積算し上記第１のパルス
によつてその値をクリアーする。すなわち、カウ
ンタ４は正弦波交流の零点からの第２のパルス信
号のパルス数を計数する。基準値設定器５は正弦
波交流の周波数が定格の時にその周期の1/4の間
に出力されるべき第２のパルス信号のパルス数を
基準パルス値として設定する。一致検出器６はカ
ウンタ４によつて計数される第２のパルス信号の
パルス数と上記基準パルス値とが一致したとき一
致信号を出力する。サンプルホールド器７は上記
一致信号が出力される時点の正弦波交流の瞬時値
を検知、記憶する。この時に記憶される瞬時値は
正弦波交流の波高値である。Ａ／Ｄ変換器、８は
サンプルホールド器７が記憶している瞬時値を
Ａ／Ｄ変換し、この値をデータ処理装置９では正
弦波交流の波高値として各種演算に使用する。従
来装置はこのように構成され且つ作用されている
ので、正弦波交流源１から出力される正弦波交流
の周波数が定格から変動したとき、基準値設定器
５は上記のように基準パルス値を設定しているの
で一致検出器６は正弦波交流の瞬時値がピークで
ないときに一致信号を出力する。すなわち計測さ
れる瞬時値は目的とする波高値ではなく誤差を含
むものであり、正確な波高値を検出することがで
きないという欠点を有していた。
器、３は発振器、４はカウンタ、５は基準値設定
器、６は一致検出器、７はサンプルホールド器、
８はＡ／Ｄ変換器、９はデータ処理装置である。
次に動作について説明する。まず零点検出器２は
正弦波交流源１から出力される正弦波交流の瞬時
値の極性が負から正へ反転する瞬間に第１のパル
ス信号を発生する。発振器３は上記正弦波交流の
周波数よりもはるかに高く且つ変動しない第２の
パルス信号を発生する。カウンタ４は上記第２の
パルス信号のパルス数を積算し上記第１のパルス
によつてその値をクリアーする。すなわち、カウ
ンタ４は正弦波交流の零点からの第２のパルス信
号のパルス数を計数する。基準値設定器５は正弦
波交流の周波数が定格の時にその周期の1/4の間
に出力されるべき第２のパルス信号のパルス数を
基準パルス値として設定する。一致検出器６はカ
ウンタ４によつて計数される第２のパルス信号の
パルス数と上記基準パルス値とが一致したとき一
致信号を出力する。サンプルホールド器７は上記
一致信号が出力される時点の正弦波交流の瞬時値
を検知、記憶する。この時に記憶される瞬時値は
正弦波交流の波高値である。Ａ／Ｄ変換器、８は
サンプルホールド器７が記憶している瞬時値を
Ａ／Ｄ変換し、この値をデータ処理装置９では正
弦波交流の波高値として各種演算に使用する。従
来装置はこのように構成され且つ作用されている
ので、正弦波交流源１から出力される正弦波交流
の周波数が定格から変動したとき、基準値設定器
５は上記のように基準パルス値を設定しているの
で一致検出器６は正弦波交流の瞬時値がピークで
ないときに一致信号を出力する。すなわち計測さ
れる瞬時値は目的とする波高値ではなく誤差を含
むものであり、正確な波高値を検出することがで
きないという欠点を有していた。
この発明は上記のような従来のものの欠点を解
消するために成されたもので、基準値設定器をそ
の時点の正弦波交流の周波数に対応する周期の1/
４間に含まれるべき第２のパルス信号のパルス数
を基準パルス値として設定するように構成したこ
とにより、正弦波交流の周波数が変動しても正確
に波高値を計測し得る正弦波交流の波高値検出装
置を提供することを目的としている。
消するために成されたもので、基準値設定器をそ
の時点の正弦波交流の周波数に対応する周期の1/
４間に含まれるべき第２のパルス信号のパルス数
を基準パルス値として設定するように構成したこ
とにより、正弦波交流の周波数が変動しても正確
に波高値を計測し得る正弦波交流の波高値検出装
置を提供することを目的としている。
以下、この発明の一実施例を第２図および第３
図に基づいて説明する。図において、正弦波交流
源１、零点検出器２、発振器３、カウンタ４、一
致検出器６、サンプルホールド器７、Ａ／Ｄ変換
器８およびデータ処理装置９は第１図における従
来のものと同様である。１０は第２のカウンタ、
１１は第３のカウンタ、１２は割算器、１３はレ
ジスタである。而してこれら１０ないし１３は基
準値設定器２０を構成する。次に動作について説
明する。まず、従来装置同様、零点検出器２は正
弦波交流源１から出力される正弦波交流の瞬時値
の極性が負から正へ反転する瞬間に第１のパルス
信号を発生する。
図に基づいて説明する。図において、正弦波交流
源１、零点検出器２、発振器３、カウンタ４、一
致検出器６、サンプルホールド器７、Ａ／Ｄ変換
器８およびデータ処理装置９は第１図における従
来のものと同様である。１０は第２のカウンタ、
１１は第３のカウンタ、１２は割算器、１３はレ
ジスタである。而してこれら１０ないし１３は基
準値設定器２０を構成する。次に動作について説
明する。まず、従来装置同様、零点検出器２は正
弦波交流源１から出力される正弦波交流の瞬時値
の極性が負から正へ反転する瞬間に第１のパルス
信号を発生する。
発振器３は上記正弦波交流の周波数よりもはる
かに高く且つ変動しない第２のパルス信号を発生
する。カウンタ４は上記第２のパルス信号のパル
ス数を積算し上記第１のパルスによつてその値を
クリアーする。すなわち、カウンタ４は正弦波交
流の零点からの第２のパルス信号のパルス数を計
数する。第２のカウンタ１０は零点検出器２の第
１のパルス信号のパルス数を計数しその計数値が
「０」，「４」となつた瞬間にそれぞれパルス
「P0」，「P4」を出力し、計数値が８になると０に
クリアーする。第３のカウンタ１１は、第１のパ
ルス信号の所定数域内、即ち第２のカウンタ１０
の計数値が０から４になるまでの間、つまり、パ
ルス「P4」が出力されるまでの間に発振器３の
発生する第２のパルス信号のパルス数を計数す
る。そして、第２のカウンタ１０の計数値が４か
ら７になるまでの間、つまり、パルス「P0」が
出力されるまでの間その計数値を保持し、第２の
カウンタ１０の計数値が７になると同時に０にク
リアーする。割算器１２は第２のカウンタ１０の
計数値が５になつたとき第３のカウンタ１１の保
持している計数値を所定数の４倍値即ち16で割算
しその値を出力する。レジスタ１３は第２のカウ
ンタ１０の計数値が６になつたとき割算器１２の
出力を入力として基準パルス値として記憶を更新
する。一致検出器６はカウンタ４の計数値がレジ
スタ１３の基準パルス値と一致したとき、すなわ
ち、正弦波がピークのときに一致信号を出力す
る。サンプルホールド器７は上記一致信号が出力
される時点の正弦波交流の瞬時値を検知記憶す
る。この時に記憶される瞬時値は正弦波交流の波
高値である。Ａ／Ｄ変換器８はサンプルホールド
器７が記憶している瞬時値をＡ／Ｄ変換し、この
値をデータ処理装置９では正弦波交流の波高値と
して各種演算に使用する。次に、レジスタ１３が
常にその時点の正弦波交流の周波数に対応する周
期の1/4の間に含まれるべき発振器３の第２のパ
ルス信号のパルス数を記憶する動作を説明する。
第３図において、２１は正弦波交流源１から出力
される正弦波交流、２２は零点検出器２から出力
される第１のパルス信号、２３は第３のカウンタ
１１の動作状態、２４は割算器１２が第３のカウ
ンタ１１の記憶している値を16で割算する割算タ
イミング、２５は割算器１２の出力をレジスタ１
３が入力し基準パルス値として記憶する記憶タイ
ミング、２６は第３のカウンタ１１がその計数値
の記憶をクリアーするクリアータイミングであ
る。図中、第１のパルス信号２２に、第２のカウ
ンタ１０の計数値に対応させて，，，，
，，，の名称を付ける。第３のカウンタ
１１は第１のパルス信号からまでの間に発振
器３が発生する第２のパルス信号のパルス数４を
計数する（パルス信号〜のうち、パルス信号
は第８番目のパルスと考えて計数しないため、
パルス数は５でなく４になる。）。すなわち、第３
のカウンタ１１は正弦波交流２１の４周期の間に
発生する第２のパルス信号のパルス数を計数する
ことになる。又、この第３のカウンタ１１で計数
されたパルス数は第１のパルスからにおいて
クリアーされるまでの間記憶される。次に割算器
１２は割算タイミング２４において第３のカウン
タ１１に記憶されているパルス数を16で割る。割
算器１２の出力は正弦波交流２１の４周期間に発
生する第２のパルス信号のパルス数の1/16すなわ
ち1/4期の間に発生する第２のパルス信号のパル
ス数である。レジスタ１３は記憶タイミング２５
において割算器１２の出力を入力し基準パルス値
として記憶する。すなわち、レジスタ１３には常
にその時の正弦波交流２１の周波数に対応し且つ
電気角90゜の間に発振器３から発生する第２のパ
ルス信号のパルス数が基準パルス値として保持さ
れることになる。なお、上記実施例におけるパル
ス数はこの値に限定されるものでなく適宜変更し
得ることは言うまでもない。
かに高く且つ変動しない第２のパルス信号を発生
する。カウンタ４は上記第２のパルス信号のパル
ス数を積算し上記第１のパルスによつてその値を
クリアーする。すなわち、カウンタ４は正弦波交
流の零点からの第２のパルス信号のパルス数を計
数する。第２のカウンタ１０は零点検出器２の第
１のパルス信号のパルス数を計数しその計数値が
「０」，「４」となつた瞬間にそれぞれパルス
「P0」，「P4」を出力し、計数値が８になると０に
クリアーする。第３のカウンタ１１は、第１のパ
ルス信号の所定数域内、即ち第２のカウンタ１０
の計数値が０から４になるまでの間、つまり、パ
ルス「P4」が出力されるまでの間に発振器３の
発生する第２のパルス信号のパルス数を計数す
る。そして、第２のカウンタ１０の計数値が４か
ら７になるまでの間、つまり、パルス「P0」が
出力されるまでの間その計数値を保持し、第２の
カウンタ１０の計数値が７になると同時に０にク
リアーする。割算器１２は第２のカウンタ１０の
計数値が５になつたとき第３のカウンタ１１の保
持している計数値を所定数の４倍値即ち16で割算
しその値を出力する。レジスタ１３は第２のカウ
ンタ１０の計数値が６になつたとき割算器１２の
出力を入力として基準パルス値として記憶を更新
する。一致検出器６はカウンタ４の計数値がレジ
スタ１３の基準パルス値と一致したとき、すなわ
ち、正弦波がピークのときに一致信号を出力す
る。サンプルホールド器７は上記一致信号が出力
される時点の正弦波交流の瞬時値を検知記憶す
る。この時に記憶される瞬時値は正弦波交流の波
高値である。Ａ／Ｄ変換器８はサンプルホールド
器７が記憶している瞬時値をＡ／Ｄ変換し、この
値をデータ処理装置９では正弦波交流の波高値と
して各種演算に使用する。次に、レジスタ１３が
常にその時点の正弦波交流の周波数に対応する周
期の1/4の間に含まれるべき発振器３の第２のパ
ルス信号のパルス数を記憶する動作を説明する。
第３図において、２１は正弦波交流源１から出力
される正弦波交流、２２は零点検出器２から出力
される第１のパルス信号、２３は第３のカウンタ
１１の動作状態、２４は割算器１２が第３のカウ
ンタ１１の記憶している値を16で割算する割算タ
イミング、２５は割算器１２の出力をレジスタ１
３が入力し基準パルス値として記憶する記憶タイ
ミング、２６は第３のカウンタ１１がその計数値
の記憶をクリアーするクリアータイミングであ
る。図中、第１のパルス信号２２に、第２のカウ
ンタ１０の計数値に対応させて，，，，
，，，の名称を付ける。第３のカウンタ
１１は第１のパルス信号からまでの間に発振
器３が発生する第２のパルス信号のパルス数４を
計数する（パルス信号〜のうち、パルス信号
は第８番目のパルスと考えて計数しないため、
パルス数は５でなく４になる。）。すなわち、第３
のカウンタ１１は正弦波交流２１の４周期の間に
発生する第２のパルス信号のパルス数を計数する
ことになる。又、この第３のカウンタ１１で計数
されたパルス数は第１のパルスからにおいて
クリアーされるまでの間記憶される。次に割算器
１２は割算タイミング２４において第３のカウン
タ１１に記憶されているパルス数を16で割る。割
算器１２の出力は正弦波交流２１の４周期間に発
生する第２のパルス信号のパルス数の1/16すなわ
ち1/4期の間に発生する第２のパルス信号のパル
ス数である。レジスタ１３は記憶タイミング２５
において割算器１２の出力を入力し基準パルス値
として記憶する。すなわち、レジスタ１３には常
にその時の正弦波交流２１の周波数に対応し且つ
電気角90゜の間に発振器３から発生する第２のパ
ルス信号のパルス数が基準パルス値として保持さ
れることになる。なお、上記実施例におけるパル
ス数はこの値に限定されるものでなく適宜変更し
得ることは言うまでもない。
また、上記実施例では、零点検出器２につい
て、交流瞬時値の極性が負から正へ反転する瞬間
に第１のパルス信号を出力するタイプのものを示
したが、正から負へ反転する瞬間に第１のパルス
信号を出力するタイプのものであつてもよい。
て、交流瞬時値の極性が負から正へ反転する瞬間
に第１のパルス信号を出力するタイプのものを示
したが、正から負へ反転する瞬間に第１のパルス
信号を出力するタイプのものであつてもよい。
以上説明したように、この発明によれば基準値
設定器を、その計測時点の正弦波交流の周波数に
対応する周期の1/4の間に含まれるべき第２のパ
ルス信号のパルス数を基準パルス値として設定す
るように構成したので、正弦波交流の周波数が変
動しても正弦波交流のピーク点における瞬時値す
なわち波高値を正確に計測できるという効果があ
る。
設定器を、その計測時点の正弦波交流の周波数に
対応する周期の1/4の間に含まれるべき第２のパ
ルス信号のパルス数を基準パルス値として設定す
るように構成したので、正弦波交流の周波数が変
動しても正弦波交流のピーク点における瞬時値す
なわち波高値を正確に計測できるという効果があ
る。
第１図は従来の正弦波交流の波高値検出装置の
構成を示すブロツク図、第２図はこの発明におけ
る正弦波交流の波高値検出装置の一実施例の構成
を示すブロツク図、第３図は第２図における装置
のタイミング図である。 図において、２は零点検出器、３は発振器、４
はカウンタ、６は一致検出器、７はサンプルホー
ルド器、２０は基準値設定器である。尚、各図中
同一符号はそれぞれ同一又は相当部分を示す。
構成を示すブロツク図、第２図はこの発明におけ
る正弦波交流の波高値検出装置の一実施例の構成
を示すブロツク図、第３図は第２図における装置
のタイミング図である。 図において、２は零点検出器、３は発振器、４
はカウンタ、６は一致検出器、７はサンプルホー
ルド器、２０は基準値設定器である。尚、各図中
同一符号はそれぞれ同一又は相当部分を示す。
Claims (1)
- １ 正弦波交流の瞬時値の極性が負から正へ又は
正から負へのいずれかの方向に反転する瞬間に第
１のパルス信号を出力する零点検出器と、上記正
弦波交流の周波数よりも高く且つ変動しない第２
のパルス信号を出力する発振器と、上記第１のパ
ルス信号をカウントし、そのカウント内容が
「０」，「４」となつた瞬間にそれぞれパルス
「P0，P4」を出力し該カウント内容が「８」とな
つた瞬間にそのカウント内容を「０」にクリアす
る第２のカウンタと該パルス「P0」が出力され
てから該パルス「P4」が出力されるまでの期間
に出力される上記第２のパルス信号の数をカウン
トする第３のカウンタと該第３のカウンタのカウ
ンタ内容を「16」で割算する割算器と該割算器の
内容を基準値として記憶するレジスタとで構成さ
れた基準値設定器と、上記第１のパルス信号によ
つてリセツトされ上記第２のパルス数を順次積算
するカウンタと、上記基準パルス値と上記カウン
タの積算値が一致した場合に一致信号を出力する
一致検出器と、上記一致信号が出力される時点の
上記正弦波交流の瞬時値を検知、記憶するサンプ
ルホールド器とを備えた正弦波交流の波高値検出
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11608378A JPS5542066A (en) | 1978-09-19 | 1978-09-19 | Peak value detector for sinusoidal ac wave |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11608378A JPS5542066A (en) | 1978-09-19 | 1978-09-19 | Peak value detector for sinusoidal ac wave |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5542066A JPS5542066A (en) | 1980-03-25 |
| JPS641747B2 true JPS641747B2 (ja) | 1989-01-12 |
Family
ID=14678281
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11608378A Granted JPS5542066A (en) | 1978-09-19 | 1978-09-19 | Peak value detector for sinusoidal ac wave |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5542066A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5399964A (en) * | 1993-08-23 | 1995-03-21 | Elsag International N.V. | Peak amplitude detector for use in a synchronized position demodulator |
-
1978
- 1978-09-19 JP JP11608378A patent/JPS5542066A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5542066A (en) | 1980-03-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS641747B2 (ja) | ||
| SU1118933A1 (ru) | Цифровой фазовый детектор | |
| JPH04233467A (ja) | モータの速度測定方法及びその装置 | |
| KR19990043005A (ko) | 증분형 엔코더를 이용한 전동기 속도 검출 장치 | |
| SU676972A1 (ru) | Цифровой измеритель периода гармонического сигнала | |
| SU901905A1 (ru) | Измеритель соотношени скоростей | |
| JPS5842428B2 (ja) | 波高値検出装置 | |
| JP3985588B2 (ja) | 計数装置及び計数システム | |
| SU966660A1 (ru) | Устройство дл измерени длительности коротких импульсов | |
| SU1522059A1 (ru) | Устройство дл измерени дисбаланса | |
| SU546102A1 (ru) | Преобразователь период-частота | |
| JPS61284664A (ja) | 回転数計測方法 | |
| SU842694A1 (ru) | Цифровой измеритель временных интер-ВАлОВ C ВЕСОВыМ уСРЕдНЕНиЕМ | |
| SU599222A1 (ru) | Частотный измеритель | |
| SU1368680A1 (ru) | Устройство дл определени фазы дисбаланса роторов | |
| SU726480A1 (ru) | Устройство дл измерени угловой скорости | |
| RU1780041C (ru) | Фазометр | |
| SU472303A1 (ru) | Измеритель средней частоты следовани импульсов | |
| SU1107059A2 (ru) | Цифровой измеритель угловой скорости и ускорени | |
| Karnal et al. | A novel automatically synchronized ramp A/D converter | |
| SU617748A1 (ru) | Устройство дл проверки делителей напр жени | |
| JPS5836741B2 (ja) | 波高値検出装置 | |
| JPH0222562A (ja) | 偏差計 | |
| JPS58211665A (ja) | 回転数検出装置 | |
| JPS62228955A (ja) | 回転速度検出方式 |