JPS641784Y2 - - Google Patents
Info
- Publication number
- JPS641784Y2 JPS641784Y2 JP1980065737U JP6573780U JPS641784Y2 JP S641784 Y2 JPS641784 Y2 JP S641784Y2 JP 1980065737 U JP1980065737 U JP 1980065737U JP 6573780 U JP6573780 U JP 6573780U JP S641784 Y2 JPS641784 Y2 JP S641784Y2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- amplifier circuit
- gain
- switch
- feedback equalizer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Control Of Amplification And Gain Control (AREA)
- Amplifiers (AREA)
Description
【考案の詳細な説明】
本考案は負帰還型イコライザ増幅回路に関す
る。
る。
従来、レコード再生用の負帰還型イコライザ増
幅回路の中には、MC型カートリツジを直接接続
できるように利得切換回路の設けられたものがあ
る。第１図はその回路構成例である。この回路
は、コンデンサC11，C12、抵抗R11，R12，R13よ
り成る帰還用イコライザ回路の抵抗R13の両端部
に切換スイツチS11及び抵抗R14を設けて、該切換
スイツチS11の切り換えによつて抵抗R13の抵抗値
を実質上変化させることにより帰還信号電圧の値
を変えて回路全体の利得を変えるようにしたもの
である。すなわち、この回路全体の伝達関数を
F11とすると、 F11＝R11＋R12＋R13／R13×（１＋jωT12）（１＋jω
T14）／（１＋jωT11）（１＋jωT13）……(1) となるから、スイツチS11の切り換えによつてR13
の値をR13←→R13R14と変化させてやれば利得が
変化するのである。なお、第(1)式中、T11〜T14
は変曲点の時定数を表わす。
幅回路の中には、MC型カートリツジを直接接続
できるように利得切換回路の設けられたものがあ
る。第１図はその回路構成例である。この回路
は、コンデンサC11，C12、抵抗R11，R12，R13よ
り成る帰還用イコライザ回路の抵抗R13の両端部
に切換スイツチS11及び抵抗R14を設けて、該切換
スイツチS11の切り換えによつて抵抗R13の抵抗値
を実質上変化させることにより帰還信号電圧の値
を変えて回路全体の利得を変えるようにしたもの
である。すなわち、この回路全体の伝達関数を
F11とすると、 F11＝R11＋R12＋R13／R13×（１＋jωT12）（１＋jω
T14）／（１＋jωT11）（１＋jωT13）……(1) となるから、スイツチS11の切り換えによつてR13
の値をR13←→R13R14と変化させてやれば利得が
変化するのである。なお、第(1)式中、T11〜T14
は変曲点の時定数を表わす。
T11＝C11R11 ……(2)
T13＝C12R12 ……(3)
但し、第(4)，(5)両式中のZ11は
Z11＝｛C11R11（R12＋R13）
＋C12R12（R11＋R13）｝2
−4C11C12R11R12R13（R11＋R12＋R13）
である。
ところが、この従来のイコライザ増幅回路にお
いては、スイツチS11の切り換えによつてR13の値
が変化する結果、第(4)，(5)両式に示した時定数
T12，T14の値も変化してしまう。従つて回路全
体の利得変化と同時にイコライザ特性まで変わつ
てしまうから正確なRIAA特性曲線が得られなく
なり、極めて不都合であつた。
いては、スイツチS11の切り換えによつてR13の値
が変化する結果、第(4)，(5)両式に示した時定数
T12，T14の値も変化してしまう。従つて回路全
体の利得変化と同時にイコライザ特性まで変わつ
てしまうから正確なRIAA特性曲線が得られなく
なり、極めて不都合であつた。
本考案の目的は、上述の如き従来の不都合をな
くした負帰還型イコライザ増幅回路を提供するこ
とにある。
くした負帰還型イコライザ増幅回路を提供するこ
とにある。
以下本考案の一実施例につき第２図に基づいて
説明する。
説明する。
図中、INは入力端、A1は正相増幅回路、C1，
C2はコンデンサ、R1〜R4は抵抗、S1は切換スイ
ツチ、OUTは出力端を夫々示し、これらは図示
の如く構成されている。
C2はコンデンサ、R1〜R4は抵抗、S1は切換スイ
ツチ、OUTは出力端を夫々示し、これらは図示
の如く構成されている。
コンデンサC1，C2、抵抗R1〜R4は負帰還用イ
コライザ回路を示しており、抵抗R3，R4、切換
スイツチS1は利得切換回路をなしている。（抵抗
R3，R4は両回路の兼用素子となつている訳であ
る。） かような構成において、回路全体の伝達関数Ｆ
を求めると、スイツチS1がMM側に投入されてい
るときには、 F(MM)＝R1＋R2＋R3＋R4／R3＋R4×（１＋jωT2）（１
＋jωT4）／（１＋jωT1）（１＋jωT3）……(6) また、スイツチS1がMC側に投入されているとき
には、 F(MC)＝R1＋R2＋R3＋R4／R3×（１＋jωT2）（１＋j
ωT4）／（１＋jωT1）（１＋jωT3）……(7) となる。ここで、第(6)，(7)両式中T1〜T4は変曲
点の時定数を表わしている。
コライザ回路を示しており、抵抗R3，R4、切換
スイツチS1は利得切換回路をなしている。（抵抗
R3，R4は両回路の兼用素子となつている訳であ
る。） かような構成において、回路全体の伝達関数Ｆ
を求めると、スイツチS1がMM側に投入されてい
るときには、 F(MM)＝R1＋R2＋R3＋R4／R3＋R4×（１＋jωT2）（１
＋jωT4）／（１＋jωT1）（１＋jωT3）……(6) また、スイツチS1がMC側に投入されているとき
には、 F(MC)＝R1＋R2＋R3＋R4／R3×（１＋jωT2）（１＋j
ωT4）／（１＋jωT1）（１＋jωT3）……(7) となる。ここで、第(6)，(7)両式中T1〜T4は変曲
点の時定数を表わしている。
T1＝C1R1 ……(8)
T3＝C2R2 ……(9)
但し、第(10)，(11)両式中のＺは
Ｚ＝｛C1R1（R2＋R3＋R4）
＋C2R2（R1＋R3＋R4）｝2
−4C1C2R1R2（R3＋R4）
（R1＋R2＋R3＋R4）
である。
従つて、第(6)，(7)両式から判る通り、スイツチ
S1の切り換えで回路全体の利得を変化させること
ができる。また本実施例回路ではその構成上、
R3＋R4の値は常に一定であるから、第(10)，(11)両
式に示した時定数T2，T4の値は不変となる。（時
定数T1，T3は第(8)，(9)両式より、もちろん不変
である。） すなわち、本実施例回路においては、スイツチ
S1によつて利得を切り換えてもイコライザ特性が
変化することはなく、常に正確なRIAA特性曲線
を得ることができるのである。
S1の切り換えで回路全体の利得を変化させること
ができる。また本実施例回路ではその構成上、
R3＋R4の値は常に一定であるから、第(10)，(11)両
式に示した時定数T2，T4の値は不変となる。（時
定数T1，T3は第(8)，(9)両式より、もちろん不変
である。） すなわち、本実施例回路においては、スイツチ
S1によつて利得を切り換えてもイコライザ特性が
変化することはなく、常に正確なRIAA特性曲線
を得ることができるのである。
第３図に、本考案の他の実施例を示す。
本実施例は、前記実施例の利得切換回路（切換
スイツチS1、抵抗R3，R4）を可変抵抗器VRによ
る利得調整回路に置き換えたもので、可変抵抗器
VRの固定端子間抵抗値が一定である処から、利
得を変えるべく摺動子を動かしたとしても、前記
実施例と同様、イコライザ特性が変化することは
ない。
スイツチS1、抵抗R3，R4）を可変抵抗器VRによ
る利得調整回路に置き換えたもので、可変抵抗器
VRの固定端子間抵抗値が一定である処から、利
得を変えるべく摺動子を動かしたとしても、前記
実施例と同様、イコライザ特性が変化することは
ない。
この実施例では回路全体の利得を無段階に調整
できるという利点がある。
できるという利点がある。
以上述べたように、本考案に係る負帰還型イコ
ライザ増幅回路は、信号系の入力回路は不変のま
まその利得を自由に変化させることができ、しか
もそのイコライザ特性を常に一定不変に保つこと
ができるから、MC型及びMM型カートリツジの
切り換えが簡単に行なえ、かつ常に正確なRIAA
特性曲線が得られるという優れた効果を得ること
が可能となる。
ライザ増幅回路は、信号系の入力回路は不変のま
まその利得を自由に変化させることができ、しか
もそのイコライザ特性を常に一定不変に保つこと
ができるから、MC型及びMM型カートリツジの
切り換えが簡単に行なえ、かつ常に正確なRIAA
特性曲線が得られるという優れた効果を得ること
が可能となる。
図面は負帰還型イコライザ増幅回路に係り、第
１図は従来例、第２図は本考案の一実施例、第３
図は本考案の他の実施例を夫々示す回路構成図で
ある。 S1……切換スイツチ、R3，R4……抵抗、VR…
…可変抵抗器。
１図は従来例、第２図は本考案の一実施例、第３
図は本考案の他の実施例を夫々示す回路構成図で
ある。 S1……切換スイツチ、R3，R4……抵抗、VR…
…可変抵抗器。
Claims (1)
- 正相増幅回路における負帰還型イコライザ増幅
回路であつて、当該増幅回路の出力端に接続され
た帰還用イコライザ回路を介して帰還信号電圧を
任意の比率で抵抗分割して、当該増幅回路の逆相
入力端に印加するようにした利得調整回路が設け
られていることを特徴とする負帰還型イコライザ
増幅回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1980065737U JPS641784Y2 (ja) | 1980-05-14 | 1980-05-14 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1980065737U JPS641784Y2 (ja) | 1980-05-14 | 1980-05-14 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS56167692U JPS56167692U (ja) | 1981-12-11 |
| JPS641784Y2 true JPS641784Y2 (ja) | 1989-01-17 |
Family
ID=29659852
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1980065737U Expired JPS641784Y2 (ja) | 1980-05-14 | 1980-05-14 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS641784Y2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4968289B2 (ja) * | 2009-05-26 | 2012-07-04 | オンキヨー株式会社 | フォノイコライザアンプ |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5696509A (en) * | 1979-12-28 | 1981-08-04 | Sony Corp | Feedback amplifying circuit |
-
1980
- 1980-05-14 JP JP1980065737U patent/JPS641784Y2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS56167692U (ja) | 1981-12-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0828644B2 (ja) | アクテイブ型位相等化器 | |
| JPS641784Y2 (ja) | ||
| JPS5931048Y2 (ja) | 低雑音増幅器 | |
| JPS644363B2 (ja) | ||
| JPS6127216Y2 (ja) | ||
| JP3106373B2 (ja) | アクティブフィルタ回路 | |
| JPS6143304Y2 (ja) | ||
| JP2582884Y2 (ja) | ラウドネス回路 | |
| JPS6230325Y2 (ja) | ||
| JP2932534B2 (ja) | 状態変数回路 | |
| JPH0648774B2 (ja) | 積分回路 | |
| JPS606899Y2 (ja) | イコライザ回路 | |
| JPS6123859Y2 (ja) | ||
| JP2663453B2 (ja) | 録音イコライザ回路 | |
| JPS6123856Y2 (ja) | ||
| JPS6143302Y2 (ja) | ||
| JPH0713298Y2 (ja) | トーンコントロール回路 | |
| JPS6117369B2 (ja) | ||
| JPS6218089B2 (ja) | ||
| JPS6033619Y2 (ja) | 二次状態変数回路 | |
| JPH0224260Y2 (ja) | ||
| JPS6336567B2 (ja) | ||
| JPH0113456Y2 (ja) | ||
| JPS6218088B2 (ja) | ||
| JPS6123860Y2 (ja) |