JPS641799B2 - - Google Patents
Info
- Publication number
- JPS641799B2 JPS641799B2 JP59011785A JP1178584A JPS641799B2 JP S641799 B2 JPS641799 B2 JP S641799B2 JP 59011785 A JP59011785 A JP 59011785A JP 1178584 A JP1178584 A JP 1178584A JP S641799 B2 JPS641799 B2 JP S641799B2
- Authority
- JP
- Japan
- Prior art keywords
- phase
- signal
- value
- gate
- amplitude
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000008859 change Effects 0.000 claims description 41
- 230000004044 response Effects 0.000 claims description 32
- 238000004364 calculation method Methods 0.000 claims description 31
- 238000012937 correction Methods 0.000 claims description 4
- 230000000630 rising effect Effects 0.000 claims 1
- 230000006870 function Effects 0.000 description 48
- 230000010363 phase shift Effects 0.000 description 20
- 238000010586 diagram Methods 0.000 description 15
- 238000012546 transfer Methods 0.000 description 14
- 230000000295 complement effect Effects 0.000 description 13
- 238000001514 detection method Methods 0.000 description 11
- 230000014509 gene expression Effects 0.000 description 10
- 210000000056 organ Anatomy 0.000 description 8
- 230000000694 effects Effects 0.000 description 7
- 238000011156 evaluation Methods 0.000 description 6
- 238000000034 method Methods 0.000 description 4
- 230000007704 transition Effects 0.000 description 4
- 229910052757 nitrogen Inorganic materials 0.000 description 3
- 101100042479 Candida albicans (strain SC5314 / ATCC MYA-2876) SFU1 gene Proteins 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 2
- 230000003044 adaptive effect Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000000717 retained effect Effects 0.000 description 2
- 101100378718 Mus musculus Aurkaip1 gene Proteins 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000000994 depressogenic effect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000009191 jumping Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 238000003786 synthesis reaction Methods 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G10—MUSICAL INSTRUMENTS; ACOUSTICS
- G10H—ELECTROPHONIC MUSICAL INSTRUMENTS; INSTRUMENTS IN WHICH THE TONES ARE GENERATED BY ELECTROMECHANICAL MEANS OR ELECTRONIC GENERATORS, OR IN WHICH THE TONES ARE SYNTHESISED FROM A DATA STORE
- G10H7/00—Instruments in which the tones are synthesised from a data store, e.g. computer organs
- G10H7/08—Instruments in which the tones are synthesised from a data store, e.g. computer organs by calculating functions or polynomial approximations to evaluate amplitudes at successive sample points of a tone waveform
- G10H7/12—Instruments in which the tones are synthesised from a data store, e.g. computer organs by calculating functions or polynomial approximations to evaluate amplitudes at successive sample points of a tone waveform by means of a recursive algorithm using one or more sets of parameters stored in a memory and the calculated amplitudes of one or more preceding sample points
-
- G—PHYSICS
- G10—MUSICAL INSTRUMENTS; ACOUSTICS
- G10H—ELECTROPHONIC MUSICAL INSTRUMENTS; INSTRUMENTS IN WHICH THE TONES ARE GENERATED BY ELECTROMECHANICAL MEANS OR ELECTRONIC GENERATORS, OR IN WHICH THE TONES ARE SYNTHESISED FROM A DATA STORE
- G10H1/00—Details of electrophonic musical instruments
- G10H1/02—Means for controlling the tone frequencies, e.g. attack or decay; Means for producing special musical effects, e.g. vibratos or glissandos
- G10H1/04—Means for controlling the tone frequencies, e.g. attack or decay; Means for producing special musical effects, e.g. vibratos or glissandos by additional modulation
- G10H1/053—Means for controlling the tone frequencies, e.g. attack or decay; Means for producing special musical effects, e.g. vibratos or glissandos by additional modulation during execution only
- G10H1/057—Means for controlling the tone frequencies, e.g. attack or decay; Means for producing special musical effects, e.g. vibratos or glissandos by additional modulation during execution only by envelope-forming circuits
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Acoustics & Sound (AREA)
- Multimedia (AREA)
- Algebra (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Analysis (AREA)
- Mathematical Optimization (AREA)
- Mathematical Physics (AREA)
- Pure & Applied Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Electrophonic Musical Instruments (AREA)
Description
発明の分野
本発明は多音合成楽器における波形エンベロー
プの生成に関するものである。 従来技術 本発明は本発明者による1975年８月11日出願に
係る米国特許第4085644号「複音シンセサイザー」
（特開昭52−27621）および1975年10月６日出願に
係る米国特許第4022098号「鍵盤スイツチ検出と
割当装置」（特願昭52−44626）に関連するもので
ある。 楽音の音色にとつて不可欠な成分を与えるため
にコントロールされなければならないのは、楽音
波形の高調波的構成のほかに波形のエンベロープ
（envelope）であるということは十分に立証され
ている。各種のエンベロープの形が使用されてお
り、そしてその選択はその楽器で演奏される音楽
の型式によるものである。速い、或いは軽快なポ
ピユラー音楽は、音のアタツク（attack）は突然
スタートし、レリーズ（release）は突然ストツ
プするように演奏されることが多い。電子オルガ
ンの場合はパイプオルガンに似せるために、音の
エンベロープを前縁においては徐々に増加し、後
縁においては徐々に減少するように、楽音のアタ
ツクとリレーズをシミユレートすることが望まし
い。自然楽器に似せるように設計された楽音シン
セサイザの場合は、徐々に増加するアタツクの後
に、ピーク値の約1/2まで徐々に減少するデイケ
イ（decay）があるのが普通である。1/2の振幅
は対応する鍵が圧下されている間は持続する。鍵
が復旧されると、音のエンベロープは次第に減少
してゼロ値にレリーズする。アナログタイプの楽
音発生器の場合、エンベロープ波形を発生するた
めに抵抗とコンデンサ回路が普通使用されてい
る。 ワトソンその他の人々は、米国特許第3610805
号において、デジタル電子オルガンのためのアタ
ツクとデイケイの１方式を開示した。そこではア
タツク或いはデイケイの持続時間は、楽音周波数
に無関係な速度を有する計時（timed）パルス、
或いは特定の楽音周波数の周期ないしその1/2周
期のいずれかを選択してカウントできるカウンタ
によつてコントロールされるようになつている。
本質的には、カウンタはアタツクまたはデイケイ
に対する振幅対時間のグラフにおける横座標を決
定する役目をする。縦座標すなわちグラフの振幅
のスケールは、カウンタによつてアクセスされる
固定メモリに蓄積されている多数の振幅スケール
フアクタによつて与えられる。スケールフアクタ
は要求に応じて固定メモリから読み出されて乗算
器に供給される。乗算器はデジタル電子オルガン
の楽音発生器メモリからデジタルのサンプルを第
２の入力として受け取り、乗算器はこれら２入力
の積をつくつて楽音波形の前縁部と後縁部の大き
さを定める。出願された実施態様においては、ア
タツクモードに入つたときカウントが開始され
る。アタツクシステムが停止されていない限り、
正のアタツク（強制的にアタツクを実行する）が
与えられ、この場合カウンタは鍵が圧下を持続す
るか否かにかゝわらずアタツクを完了するよう強
制されている。 電子楽器において“サステイン”（sustain）特
性を持つのが望ましいことが多い。これによつて
打鍵された音が比較的長いレリーズ時間を選択的
に与えられることになる。“サステイン”機能の
目的は鍵が開放された後に、楽音を徐々に消滅さ
せることである。通常は上鍵盤のような、楽器の
ある特定の鍵盤だけがいかなる与えられた時間に
も“サステイン”モードで作動する。なぜならば
デジタルタイプの多数の楽音発生器のうちで限ら
れた数の楽音発生器だけが利用可能なので、“サ
ステイン”を使用中にもしも演奏者がグリサンド
（glissando）効果を生ぜしめるために、１本の指
または何本かの指を鍵盤上に走らせて、いくつか
の音を非常に速く連続的に打鍵すると問題が生じ
る。かゝる事態においては利用可能な楽音発生器
は非常に速く全部割り当てられて、それ以上いく
ら打鍵しても無駄になるだろう。すなわち鍵が圧
下されても音が出ないのである。 ドイツチエは米国特許第3610806号において、
すべての楽音発生器が現に割り当てられている事
態において“サステイン”モードを使用した場合
に、デイケイ継続時間の自動的変化を与える、デ
ジタル楽音発生器のための適応性サステイン特性
を開示している。全部の楽音発生器が割り当てら
れると直ちに、システムは自動的に適応性サステ
インモードに入る。この場合“サステイン”効果
を有するデビジヨン（鍵盤）にある鍵に関連して
割り当てられ、かつ最も長いレリーズ継続時間を
有する波形を供給している楽音発生器は直ちに、
長いレリーズ（すなわち正規の“サステイン”）
から比較的短かいレリーズ（これは“サステイ
ン”の使用がなければ正規のレリーズであろう）
に切り換えられる。この動作は次の音の要求に対
する楽音発生器の割当において、楽音発生器の利
用度を向上させる。 エンベロープ制御の目的でスケールフアクタを
供給するために固定メモリを使用することには限
界がある。なぜならば楽音シンセサイザによつて
要求される厳密なエンベロープ制御を満足させる
ためには大きなメモリを必要とするからである。 本発明は音楽波形のエンベロープ形状を制御す
るために楽音発生器によつて用いられるべき振幅
関数を発生するものである。発生器は回帰
（recurrence）法則で動作し、振幅関数のフエー
ズ（phase）の各ステツプに対し新しいポイント
は先行するポイントから発生される。振幅関数は
状態のフエーズに分割され、それは第２図に示さ
れるごとく振幅関数のアタツク、デイケイおよび
レリーズ領域の部分をあらわしている。繰り返し
演算は異なる状態フエーズに対し変更される。１
個の単一振幅関数発生器が多数の楽音発生器のた
めにエンベロープ関数を発生するために配分され
るといつた方法で、読み出し書き込みメモリが振
幅とフエーズの状態情報を蓄積するために使用さ
れる。 周波数調整可能なタイミングクロツクの集合が
使用されていて、各状態フエーズに対し独立のタ
イミングが利用できる。使用されている繰り返し
演算はエンベロープのサステイン領域の高さを測
定する単一のパラメータＨを含んでいる。（サス
テイン領域はデイケイ領域に続くものであり、そ
れは時におそいデイケイタイミングクロツクが使
用される効果を示す“サステイン”の語と混同さ
れるので注意を要する。）Ｈの値は調整可能なタ
イミングクロツクと協同して、第１７図に示され
ているようにエンベロープの広範囲な変化を生じ
ることができる。エンベロープ関数の変化は通常
はＳ字状（sigmoidal）の形である。もしも非常
に速いタイミングクロツクが使用されかつＨ＝１
であると、第１７ａ図のような非常に突発的な形
が生じる。第１７ｂ図はＨ＝１と、よりおそいタ
イミングクロツクに対する、通常のオルガンのア
タツクである。第１７ｃ図はＨ＝1/2に対応する
ものであり、楽音シンセサイザにおいて使用され
る典型的なエンベロープのオーバーシユート曲線
を示している。第１７ｄ図はＨ＝０を用いて得ら
れるものであり、周知のピアノの曲線である。非
常に速いアタツクが使用され、そしてデイケイは
２つの速度を有している。デイケイは第２のフエ
ーズは第１のフエーズのそれよりもよりおそい速
度で計時されている。 また本発明には、別の実施手段が記述されてい
る。そこではＨの値の予め選択された群に対し
て、回帰演算は制御ロジツクと関連して２進シフ
トによつて迅速に実行される。 振幅をフエーズ状態領域に分割することは、正
のアタツクを実現するための単純化された手段を
可能にする。 発明の目的 音楽システムによる利用を目的とする振幅関数
発生器を提供することは本発明の１目的である。
そこでは関数のステツプが先行するステツプの回
帰演算によつて得られ、かつ単一の制御可能なパ
ラメータ値が形状の多様性のために振幅関数を変
化できる。 自動的なレリーズモードを提供することは第２
の目的である。それによつて、すべての利用可能
な楽音発生器が割り当てられてしまつた場合に鍵
盤スイツチをさらに作動すると、楽音発生器の１
つの迅速なレリーズを自動的に生ぜしめる。レリ
ーズされる楽音発生器の選択は、予め選ばれたフ
エーズ状態の優先性によつて決定される。 好ましい実施例の説明 以下の詳細な説明は本発明を実施する上で現在
考えられる最良の態様に関するものである。本説
明は限定的な意味に解されるべきでなく、それは
単に本発明の一般的原理を説明する目的でなされ
たにすぎない。なぜならば本発明の範囲は附記さ
れた特許請求の範囲によつて最もよく定められる
からである。最初に述べられた本発明の形式に帰
する構造的および動作的特性は、かゝる特性が明
らかに適用不可能でない限り、或いは特別な例外
が設けられない限り後に述べられた形式にもまた
帰せられるであろう。 第１図のADSRエンベロープ発生器１０は、振
幅利用手段１１を経て多音電子楽器での利用のた
めに、振幅対時間関数を発生するように動作す
る。第２図はライン１２を経て振幅利用手段に供
給される典型的な振幅対時間関数を図示してい
る。第２図に示された振幅関数は、７つの振幅フ
エーズ状態から構成される４つの領域に通常分割
される。振幅フエーズ状態１と２は振幅関数のア
タツク領域を構成する。振幅フエーズ状態３と４
は振幅関数のデイケイ領域を構成する。振幅フエ
ーズ状態５と６は振幅関数のレリーズ領域を構成
する。振幅フエーズ状態４の終りから振幅フエー
ズ状態５の始めまでのびている振幅関数の領域
は、振幅関数のサステイン領域を構成する。フエ
ーズ状態ゼロは割り当てられていない楽音発生器
に対応する。振幅関数は特に楽器のこれらのサブ
システムにおいて、通常、エンベロープ関数とさ
れる。そこでは振幅関数は音楽波形の振幅を変調
するために使用されている。 後述のごとくアタツク、デイケイ、およびレリ
ーズ領域は、各領域の成分フエーズに相当する計
算の演算方式を実行することによつて発生せしめ
られる。第１図に示されたシステム１０の回路は
次の関係によつて数値計算することによつて動作
する。 フエーズ１：A′＝2A （式１） フエーズ２：A′＝Ａ／２＋１／２ （式２） フエーズ３：A′＝2A−１ （式３） フエーズ４：A′＝Ａ／２＋Ｈ／２ （式４） フエーズ５：A′＝2A−Ｈ （式５） フエーズ６：A′＝Ａ／２ （式６） こゝでＡは前の振幅であり、A′は新しい値で
ある。ADSRエンベロープ発生器のために遂行し
うる計算の演算方式には幅広い多様性がある。前
述の関係式は便利である。なぜならば演算を遂行
すべきシステムが、振幅関数上でどの特定のステ
ツプを計算すべきかを示すメモリを全く必要とし
ないからである。現在が曲線のどのフエーズであ
るかの認識と、振幅の直前の値とが必要とされる
すべてである。 各フエーズにおけるステツプ数はシステムの設
計で定まるパラメータであるが、２の幕数にフエ
ーズを分割するのが便利である。システム１０に
おいては、各フエーズはＫ＝４に対し2K-1ステツ
プからなる。フエーズ１は初期値A01＝2-B／２で
開始される。こゝでＢ＝2K-1−１である。Ｋ＝４
に対して初期値A01＝1/256である。 第１表はフエーズ１，３および５の開始時、シ
ステム１０によつて選択される初期振幅を記載し
たものである。 第 １ 表 フエーズ 初 期 値 １ A01＝2-B／２ ３ A03＝１−A01（１−Ｈ） ５ A05＝Ｈ（１−A01） 第２図に示すごとく、Ｈは振幅関数のサステイ
ン領域の振幅である。Ｈは振幅関数の形を効果的
に変えるために、演奏者によつて選ばれた入力パ
ラメータである。 第１図に示されたデビジヨン（division）シフ
トレジスタ１３は２ビツトの長さのワードを含む
循環シフトレジスタである。このワードは楽器上
で現在演奏されている特定の音のオルガン
（organ）デビジヨンを示す。一般に電子オルガ
ンはアツパ（upper）、ロワー（lower）およびペ
ダル（pedal）デビジヨンからなつている。これ
らのデビジヨンはまた、そのオルガンがコンサー
ト用または教会用として設計されているときは、
スエル（swell）、グレート（great）およびペダ
ルと呼ばれる。エンベロープフエーズシフトレジ
スタ１４は３ビツトの長さのワードを含むシフト
レジスタである。このワードは現在演奏されてい
る音の各々の振幅関数フエーズ状態を示す。振幅
シフトレジスタ１５は13ビツトの長さのワードを
含むシフトレジスタである。このワードは演奏さ
れている音の各々に対する現在の振幅値である。 前述のシフトレジスタの各々は同じ数のワード
を含み、この数は楽器の多音合成の能力に等し
い。数１２が良好な選択であり、演奏者の指プラ
ス２本の足の数に対応している。３個のシフトレ
ジスタが18ビツトの長さのワードを有する単一の
シフトレジスタに結合されうる。別法としてシフ
トレジスタは読み出し書き込みメモリによつて置
き換えることができる。 デビジヨンシフトレジスタ１３、エンベロープ
フエーズシフトレジスタ１４および振幅シフトレ
ジスタ１５はすべて同期状態でアドレスされる。
従つて各々の音に対応するデータは同時に読み出
される。 デビジヨンシフトレジスタ１３から読み出され
たDIV信号はスケール選択部３５によつて使用さ
れて、その振幅関数が数値計算されるべき現在の
音に割り当てられたデビジヨンに対応するＨの値
を選択する。第１図のシステム１０においては、
各々のデビジヨンはＨのそれ自身のスケール値を
割り当てられている。第３ａ図はシステムブロツ
クスケール選択部３５を構成する論理回路を示す
ものであり、後述される。 システム１０は式１から式６までによつて与え
られる関数を次の一般化された形で数値計算す
る。 A′＝KA＋Ｎ （式７） こゝでＡは先行の振幅数であり、A′は新しい
振幅数である。そしてＫとＮは第２表に示され
る。
プの生成に関するものである。 従来技術 本発明は本発明者による1975年８月11日出願に
係る米国特許第4085644号「複音シンセサイザー」
（特開昭52−27621）および1975年10月６日出願に
係る米国特許第4022098号「鍵盤スイツチ検出と
割当装置」（特願昭52−44626）に関連するもので
ある。 楽音の音色にとつて不可欠な成分を与えるため
にコントロールされなければならないのは、楽音
波形の高調波的構成のほかに波形のエンベロープ
（envelope）であるということは十分に立証され
ている。各種のエンベロープの形が使用されてお
り、そしてその選択はその楽器で演奏される音楽
の型式によるものである。速い、或いは軽快なポ
ピユラー音楽は、音のアタツク（attack）は突然
スタートし、レリーズ（release）は突然ストツ
プするように演奏されることが多い。電子オルガ
ンの場合はパイプオルガンに似せるために、音の
エンベロープを前縁においては徐々に増加し、後
縁においては徐々に減少するように、楽音のアタ
ツクとリレーズをシミユレートすることが望まし
い。自然楽器に似せるように設計された楽音シン
セサイザの場合は、徐々に増加するアタツクの後
に、ピーク値の約1/2まで徐々に減少するデイケ
イ（decay）があるのが普通である。1/2の振幅
は対応する鍵が圧下されている間は持続する。鍵
が復旧されると、音のエンベロープは次第に減少
してゼロ値にレリーズする。アナログタイプの楽
音発生器の場合、エンベロープ波形を発生するた
めに抵抗とコンデンサ回路が普通使用されてい
る。 ワトソンその他の人々は、米国特許第3610805
号において、デジタル電子オルガンのためのアタ
ツクとデイケイの１方式を開示した。そこではア
タツク或いはデイケイの持続時間は、楽音周波数
に無関係な速度を有する計時（timed）パルス、
或いは特定の楽音周波数の周期ないしその1/2周
期のいずれかを選択してカウントできるカウンタ
によつてコントロールされるようになつている。
本質的には、カウンタはアタツクまたはデイケイ
に対する振幅対時間のグラフにおける横座標を決
定する役目をする。縦座標すなわちグラフの振幅
のスケールは、カウンタによつてアクセスされる
固定メモリに蓄積されている多数の振幅スケール
フアクタによつて与えられる。スケールフアクタ
は要求に応じて固定メモリから読み出されて乗算
器に供給される。乗算器はデジタル電子オルガン
の楽音発生器メモリからデジタルのサンプルを第
２の入力として受け取り、乗算器はこれら２入力
の積をつくつて楽音波形の前縁部と後縁部の大き
さを定める。出願された実施態様においては、ア
タツクモードに入つたときカウントが開始され
る。アタツクシステムが停止されていない限り、
正のアタツク（強制的にアタツクを実行する）が
与えられ、この場合カウンタは鍵が圧下を持続す
るか否かにかゝわらずアタツクを完了するよう強
制されている。 電子楽器において“サステイン”（sustain）特
性を持つのが望ましいことが多い。これによつて
打鍵された音が比較的長いレリーズ時間を選択的
に与えられることになる。“サステイン”機能の
目的は鍵が開放された後に、楽音を徐々に消滅さ
せることである。通常は上鍵盤のような、楽器の
ある特定の鍵盤だけがいかなる与えられた時間に
も“サステイン”モードで作動する。なぜならば
デジタルタイプの多数の楽音発生器のうちで限ら
れた数の楽音発生器だけが利用可能なので、“サ
ステイン”を使用中にもしも演奏者がグリサンド
（glissando）効果を生ぜしめるために、１本の指
または何本かの指を鍵盤上に走らせて、いくつか
の音を非常に速く連続的に打鍵すると問題が生じ
る。かゝる事態においては利用可能な楽音発生器
は非常に速く全部割り当てられて、それ以上いく
ら打鍵しても無駄になるだろう。すなわち鍵が圧
下されても音が出ないのである。 ドイツチエは米国特許第3610806号において、
すべての楽音発生器が現に割り当てられている事
態において“サステイン”モードを使用した場合
に、デイケイ継続時間の自動的変化を与える、デ
ジタル楽音発生器のための適応性サステイン特性
を開示している。全部の楽音発生器が割り当てら
れると直ちに、システムは自動的に適応性サステ
インモードに入る。この場合“サステイン”効果
を有するデビジヨン（鍵盤）にある鍵に関連して
割り当てられ、かつ最も長いレリーズ継続時間を
有する波形を供給している楽音発生器は直ちに、
長いレリーズ（すなわち正規の“サステイン”）
から比較的短かいレリーズ（これは“サステイ
ン”の使用がなければ正規のレリーズであろう）
に切り換えられる。この動作は次の音の要求に対
する楽音発生器の割当において、楽音発生器の利
用度を向上させる。 エンベロープ制御の目的でスケールフアクタを
供給するために固定メモリを使用することには限
界がある。なぜならば楽音シンセサイザによつて
要求される厳密なエンベロープ制御を満足させる
ためには大きなメモリを必要とするからである。 本発明は音楽波形のエンベロープ形状を制御す
るために楽音発生器によつて用いられるべき振幅
関数を発生するものである。発生器は回帰
（recurrence）法則で動作し、振幅関数のフエー
ズ（phase）の各ステツプに対し新しいポイント
は先行するポイントから発生される。振幅関数は
状態のフエーズに分割され、それは第２図に示さ
れるごとく振幅関数のアタツク、デイケイおよび
レリーズ領域の部分をあらわしている。繰り返し
演算は異なる状態フエーズに対し変更される。１
個の単一振幅関数発生器が多数の楽音発生器のた
めにエンベロープ関数を発生するために配分され
るといつた方法で、読み出し書き込みメモリが振
幅とフエーズの状態情報を蓄積するために使用さ
れる。 周波数調整可能なタイミングクロツクの集合が
使用されていて、各状態フエーズに対し独立のタ
イミングが利用できる。使用されている繰り返し
演算はエンベロープのサステイン領域の高さを測
定する単一のパラメータＨを含んでいる。（サス
テイン領域はデイケイ領域に続くものであり、そ
れは時におそいデイケイタイミングクロツクが使
用される効果を示す“サステイン”の語と混同さ
れるので注意を要する。）Ｈの値は調整可能なタ
イミングクロツクと協同して、第１７図に示され
ているようにエンベロープの広範囲な変化を生じ
ることができる。エンベロープ関数の変化は通常
はＳ字状（sigmoidal）の形である。もしも非常
に速いタイミングクロツクが使用されかつＨ＝１
であると、第１７ａ図のような非常に突発的な形
が生じる。第１７ｂ図はＨ＝１と、よりおそいタ
イミングクロツクに対する、通常のオルガンのア
タツクである。第１７ｃ図はＨ＝1/2に対応する
ものであり、楽音シンセサイザにおいて使用され
る典型的なエンベロープのオーバーシユート曲線
を示している。第１７ｄ図はＨ＝０を用いて得ら
れるものであり、周知のピアノの曲線である。非
常に速いアタツクが使用され、そしてデイケイは
２つの速度を有している。デイケイは第２のフエ
ーズは第１のフエーズのそれよりもよりおそい速
度で計時されている。 また本発明には、別の実施手段が記述されてい
る。そこではＨの値の予め選択された群に対し
て、回帰演算は制御ロジツクと関連して２進シフ
トによつて迅速に実行される。 振幅をフエーズ状態領域に分割することは、正
のアタツクを実現するための単純化された手段を
可能にする。 発明の目的 音楽システムによる利用を目的とする振幅関数
発生器を提供することは本発明の１目的である。
そこでは関数のステツプが先行するステツプの回
帰演算によつて得られ、かつ単一の制御可能なパ
ラメータ値が形状の多様性のために振幅関数を変
化できる。 自動的なレリーズモードを提供することは第２
の目的である。それによつて、すべての利用可能
な楽音発生器が割り当てられてしまつた場合に鍵
盤スイツチをさらに作動すると、楽音発生器の１
つの迅速なレリーズを自動的に生ぜしめる。レリ
ーズされる楽音発生器の選択は、予め選ばれたフ
エーズ状態の優先性によつて決定される。 好ましい実施例の説明 以下の詳細な説明は本発明を実施する上で現在
考えられる最良の態様に関するものである。本説
明は限定的な意味に解されるべきでなく、それは
単に本発明の一般的原理を説明する目的でなされ
たにすぎない。なぜならば本発明の範囲は附記さ
れた特許請求の範囲によつて最もよく定められる
からである。最初に述べられた本発明の形式に帰
する構造的および動作的特性は、かゝる特性が明
らかに適用不可能でない限り、或いは特別な例外
が設けられない限り後に述べられた形式にもまた
帰せられるであろう。 第１図のADSRエンベロープ発生器１０は、振
幅利用手段１１を経て多音電子楽器での利用のた
めに、振幅対時間関数を発生するように動作す
る。第２図はライン１２を経て振幅利用手段に供
給される典型的な振幅対時間関数を図示してい
る。第２図に示された振幅関数は、７つの振幅フ
エーズ状態から構成される４つの領域に通常分割
される。振幅フエーズ状態１と２は振幅関数のア
タツク領域を構成する。振幅フエーズ状態３と４
は振幅関数のデイケイ領域を構成する。振幅フエ
ーズ状態５と６は振幅関数のレリーズ領域を構成
する。振幅フエーズ状態４の終りから振幅フエー
ズ状態５の始めまでのびている振幅関数の領域
は、振幅関数のサステイン領域を構成する。フエ
ーズ状態ゼロは割り当てられていない楽音発生器
に対応する。振幅関数は特に楽器のこれらのサブ
システムにおいて、通常、エンベロープ関数とさ
れる。そこでは振幅関数は音楽波形の振幅を変調
するために使用されている。 後述のごとくアタツク、デイケイ、およびレリ
ーズ領域は、各領域の成分フエーズに相当する計
算の演算方式を実行することによつて発生せしめ
られる。第１図に示されたシステム１０の回路は
次の関係によつて数値計算することによつて動作
する。 フエーズ１：A′＝2A （式１） フエーズ２：A′＝Ａ／２＋１／２ （式２） フエーズ３：A′＝2A−１ （式３） フエーズ４：A′＝Ａ／２＋Ｈ／２ （式４） フエーズ５：A′＝2A−Ｈ （式５） フエーズ６：A′＝Ａ／２ （式６） こゝでＡは前の振幅であり、A′は新しい値で
ある。ADSRエンベロープ発生器のために遂行し
うる計算の演算方式には幅広い多様性がある。前
述の関係式は便利である。なぜならば演算を遂行
すべきシステムが、振幅関数上でどの特定のステ
ツプを計算すべきかを示すメモリを全く必要とし
ないからである。現在が曲線のどのフエーズであ
るかの認識と、振幅の直前の値とが必要とされる
すべてである。 各フエーズにおけるステツプ数はシステムの設
計で定まるパラメータであるが、２の幕数にフエ
ーズを分割するのが便利である。システム１０に
おいては、各フエーズはＫ＝４に対し2K-1ステツ
プからなる。フエーズ１は初期値A01＝2-B／２で
開始される。こゝでＢ＝2K-1−１である。Ｋ＝４
に対して初期値A01＝1/256である。 第１表はフエーズ１，３および５の開始時、シ
ステム１０によつて選択される初期振幅を記載し
たものである。 第 １ 表 フエーズ 初 期 値 １ A01＝2-B／２ ３ A03＝１−A01（１−Ｈ） ５ A05＝Ｈ（１−A01） 第２図に示すごとく、Ｈは振幅関数のサステイ
ン領域の振幅である。Ｈは振幅関数の形を効果的
に変えるために、演奏者によつて選ばれた入力パ
ラメータである。 第１図に示されたデビジヨン（division）シフ
トレジスタ１３は２ビツトの長さのワードを含む
循環シフトレジスタである。このワードは楽器上
で現在演奏されている特定の音のオルガン
（organ）デビジヨンを示す。一般に電子オルガ
ンはアツパ（upper）、ロワー（lower）およびペ
ダル（pedal）デビジヨンからなつている。これ
らのデビジヨンはまた、そのオルガンがコンサー
ト用または教会用として設計されているときは、
スエル（swell）、グレート（great）およびペダ
ルと呼ばれる。エンベロープフエーズシフトレジ
スタ１４は３ビツトの長さのワードを含むシフト
レジスタである。このワードは現在演奏されてい
る音の各々の振幅関数フエーズ状態を示す。振幅
シフトレジスタ１５は13ビツトの長さのワードを
含むシフトレジスタである。このワードは演奏さ
れている音の各々に対する現在の振幅値である。 前述のシフトレジスタの各々は同じ数のワード
を含み、この数は楽器の多音合成の能力に等し
い。数１２が良好な選択であり、演奏者の指プラ
ス２本の足の数に対応している。３個のシフトレ
ジスタが18ビツトの長さのワードを有する単一の
シフトレジスタに結合されうる。別法としてシフ
トレジスタは読み出し書き込みメモリによつて置
き換えることができる。 デビジヨンシフトレジスタ１３、エンベロープ
フエーズシフトレジスタ１４および振幅シフトレ
ジスタ１５はすべて同期状態でアドレスされる。
従つて各々の音に対応するデータは同時に読み出
される。 デビジヨンシフトレジスタ１３から読み出され
たDIV信号はスケール選択部３５によつて使用さ
れて、その振幅関数が数値計算されるべき現在の
音に割り当てられたデビジヨンに対応するＨの値
を選択する。第１図のシステム１０においては、
各々のデビジヨンはＨのそれ自身のスケール値を
割り当てられている。第３ａ図はシステムブロツ
クスケール選択部３５を構成する論理回路を示す
ものであり、後述される。 システム１０は式１から式６までによつて与え
られる関数を次の一般化された形で数値計算す
る。 A′＝KA＋Ｎ （式７） こゝでＡは先行の振幅数であり、A′は新しい
振幅数である。そしてＫとＮは第２表に示され
る。
【表】
Ｎ−演算部１６はライン１５Ａを経てＨの選択
された値を、ライン１７を経てフエーズ状態Ｓ＝
S1S2S3を受け取る。これらの値からＮ−演算部１
６は第２表に示されたＮの対応する値を決定す
る。第４ａ図はシステムブロツクＮ−演算部１６
を構成する論理回路を示すものであり、後述され
る。 ２進シフト回路１９はライン１８を経て振幅シ
フトレジスタ１５から読み出された振幅値Ａを受
け取つて、式７に対応するKAを数値計算する。
第２表はKAが振幅Ａをあらわす２進データの右
又は左シフトのいずれかであることを示してい
る。さらに右シフトがＳのに最小位ビツトのS1＝
０に対応し、左シフトがS1＝１に対応している。
従つて２進シフト回路１９は第５図に示される普
通の２進データシフト回路であり、後述される。 加算器２２はライン２０を経てＮの値を、ライ
ン２１を経てKAの値を受け取つて和A′＝KA＋
Ｎをライン２３上に選択ゲート２４に対し出力す
る。もしも振幅関数のフエーズ状態の間に推移が
生じなければ、選択ゲート２４はライン２３上に
入力したA′の値をライン２５を経て振幅選択ゲ
ート２６へ移送する。もしもフエーズ状態の間に
推移が生じたならば、選択ゲート２４はエンベロ
ープフエーズイニシアライザ（initializer）２７
から受け取つた初期フエーズ状態振幅A0sをライ
ン２５へ移送する。 フエーズ終期振幅プレデイクタ（predictor）
２８は現在のフエーズ状態値Ｓと振幅形状定数Ｈ
とを受け取つて、与えられたフエーズ状態の終期
に対する振幅に対応するAEの値を予言（predict）
する。予言された値AEはコンパレータ
（comparator）２９に送られる。第６図ａ，ｂは
フエーズ終期振幅プレデイクタ２８を構成する論
理回路を示すものであり、後述される。 コンパレータ２９は振幅シフトレジスタ１５か
ら読み出された現在の振幅値Ａを受け取つて、Ａ
をフエーズ終期振幅プレデイクタ２８によつてつ
くられた値AEと比較する。もしもＡとAEの値が
等しいと“YES”信号が発生する。第７図はコ
ンパレータ２９を構成する論理回路を示すもので
あり、後述される。 エンベロープフエーズイニシアライザ２７は現
在のフエーズ状態数Ｓを受け取つて、もしも
“YES”信号がコンパレータ２９から受け取られ
ると、特定の振幅曲線に対しまさに開始されよう
としているフエーズのために、初期値A0sを伝送
する。A0sの値は第１表に示されているように選
ばれる。第８図はエンベロープフエーズイニシア
ライザ２７を構成する論理回路を示し、後述され
る。 振幅選択ゲート２６は新しい振幅値A′が選択
されるべきか、あるいは現在の振幅値Ａが保持さ
れるべきかを決定する。選択された値は振幅シフ
トレジスタ１５に蓄積され、振幅利用手段１１に
よつて利用できるようにされる。ＡまたはA′の
選択はライン３０上でチエンジ（change）検出
器３１から受け取られた“CHANGE”信号によ
つて制御される。 チエンジ検出器３１はADSRクロツクからタイ
ミングクロツク信号を受け取る。この信号は楽器
の選ばれたデビジヨンのために振幅関数の各フエ
ーズの発生を計時する。エツジ（edge）検出器
（後述する）がタイミングクロツクの移送
（transition）が生じたか否かを決定するために
用いられている。かゝる移送が検出されると
“CHANGE”信号が発生して、振幅選択ゲート
２６に伝送される。第９図はチエンジ検出器３１
を構成する論理回路を示すものであり、後述され
る。 フエーズ増加部（incrementer）３２はエンベ
ロープフエーズシフトレジスタ１４から読み出さ
れたフエーズ状態Ｓの現在の値と、CHANGE信
号とを受け取る。もしも“YES”信号がコンパ
レータ２９からライン３３を経て受け取られ、ま
たCHANGE信号がチエンジ検出器３１から受け
取られると、Ｓが増加される。もしも“YES”
信号が存在しなければ、フエーズ状態Ｓは増加さ
れない。もとの値ＳまたはＳ＋１に移送されてエ
ンベロープフエーズシフトレジスタ１４に蓄積さ
れる。第１０図はフエーズ増加部３２を構成する
論理回路を示すものであり、後述される。 システム総括（executive）制御部３４は他の
サブシステム（subsystem）論理ブロツクによつ
て利用されるタイミング信号とコントロール信号
を発生する。タイムスロツト（timeslot）が多音
楽音発生器における音のそれぞれに対してつくら
れ、それに対して振幅関数が発生される。 第３表は振幅関数の各フエーズ状態の各ステツ
プにおいて発生した振幅Ａを記載している。振幅
の記載値は式１から式６までに前記した関係に、
第１表で与えられた初期値を結合して数値計算さ
れた。ＨはＨ＝1/2およびA01＝1/256として選ば
れている。振幅はまた13ビツトからなる振幅ワー
ドとして２進形式で示されている。実際は、フエ
ーズ４は、楽器の鍵盤上の音がレリーズされたこ
とが検知されてフエーズ５が呼び出されるまで続
く。フエーズ４の継続期間は振幅は一定値を保
つ。なぜならば振幅ワードの有限のビツト正確度
（accuracy）の故に、第３表に示されるごとくス
テツプ３２の後は、それ以上の小さな変化を単純
に無視するからである。
された値を、ライン１７を経てフエーズ状態Ｓ＝
S1S2S3を受け取る。これらの値からＮ−演算部１
６は第２表に示されたＮの対応する値を決定す
る。第４ａ図はシステムブロツクＮ−演算部１６
を構成する論理回路を示すものであり、後述され
る。 ２進シフト回路１９はライン１８を経て振幅シ
フトレジスタ１５から読み出された振幅値Ａを受
け取つて、式７に対応するKAを数値計算する。
第２表はKAが振幅Ａをあらわす２進データの右
又は左シフトのいずれかであることを示してい
る。さらに右シフトがＳのに最小位ビツトのS1＝
０に対応し、左シフトがS1＝１に対応している。
従つて２進シフト回路１９は第５図に示される普
通の２進データシフト回路であり、後述される。 加算器２２はライン２０を経てＮの値を、ライ
ン２１を経てKAの値を受け取つて和A′＝KA＋
Ｎをライン２３上に選択ゲート２４に対し出力す
る。もしも振幅関数のフエーズ状態の間に推移が
生じなければ、選択ゲート２４はライン２３上に
入力したA′の値をライン２５を経て振幅選択ゲ
ート２６へ移送する。もしもフエーズ状態の間に
推移が生じたならば、選択ゲート２４はエンベロ
ープフエーズイニシアライザ（initializer）２７
から受け取つた初期フエーズ状態振幅A0sをライ
ン２５へ移送する。 フエーズ終期振幅プレデイクタ（predictor）
２８は現在のフエーズ状態値Ｓと振幅形状定数Ｈ
とを受け取つて、与えられたフエーズ状態の終期
に対する振幅に対応するAEの値を予言（predict）
する。予言された値AEはコンパレータ
（comparator）２９に送られる。第６図ａ，ｂは
フエーズ終期振幅プレデイクタ２８を構成する論
理回路を示すものであり、後述される。 コンパレータ２９は振幅シフトレジスタ１５か
ら読み出された現在の振幅値Ａを受け取つて、Ａ
をフエーズ終期振幅プレデイクタ２８によつてつ
くられた値AEと比較する。もしもＡとAEの値が
等しいと“YES”信号が発生する。第７図はコ
ンパレータ２９を構成する論理回路を示すもので
あり、後述される。 エンベロープフエーズイニシアライザ２７は現
在のフエーズ状態数Ｓを受け取つて、もしも
“YES”信号がコンパレータ２９から受け取られ
ると、特定の振幅曲線に対しまさに開始されよう
としているフエーズのために、初期値A0sを伝送
する。A0sの値は第１表に示されているように選
ばれる。第８図はエンベロープフエーズイニシア
ライザ２７を構成する論理回路を示し、後述され
る。 振幅選択ゲート２６は新しい振幅値A′が選択
されるべきか、あるいは現在の振幅値Ａが保持さ
れるべきかを決定する。選択された値は振幅シフ
トレジスタ１５に蓄積され、振幅利用手段１１に
よつて利用できるようにされる。ＡまたはA′の
選択はライン３０上でチエンジ（change）検出
器３１から受け取られた“CHANGE”信号によ
つて制御される。 チエンジ検出器３１はADSRクロツクからタイ
ミングクロツク信号を受け取る。この信号は楽器
の選ばれたデビジヨンのために振幅関数の各フエ
ーズの発生を計時する。エツジ（edge）検出器
（後述する）がタイミングクロツクの移送
（transition）が生じたか否かを決定するために
用いられている。かゝる移送が検出されると
“CHANGE”信号が発生して、振幅選択ゲート
２６に伝送される。第９図はチエンジ検出器３１
を構成する論理回路を示すものであり、後述され
る。 フエーズ増加部（incrementer）３２はエンベ
ロープフエーズシフトレジスタ１４から読み出さ
れたフエーズ状態Ｓの現在の値と、CHANGE信
号とを受け取る。もしも“YES”信号がコンパ
レータ２９からライン３３を経て受け取られ、ま
たCHANGE信号がチエンジ検出器３１から受け
取られると、Ｓが増加される。もしも“YES”
信号が存在しなければ、フエーズ状態Ｓは増加さ
れない。もとの値ＳまたはＳ＋１に移送されてエ
ンベロープフエーズシフトレジスタ１４に蓄積さ
れる。第１０図はフエーズ増加部３２を構成する
論理回路を示すものであり、後述される。 システム総括（executive）制御部３４は他の
サブシステム（subsystem）論理ブロツクによつ
て利用されるタイミング信号とコントロール信号
を発生する。タイムスロツト（timeslot）が多音
楽音発生器における音のそれぞれに対してつくら
れ、それに対して振幅関数が発生される。 第３表は振幅関数の各フエーズ状態の各ステツ
プにおいて発生した振幅Ａを記載している。振幅
の記載値は式１から式６までに前記した関係に、
第１表で与えられた初期値を結合して数値計算さ
れた。ＨはＨ＝1/2およびA01＝1/256として選ば
れている。振幅はまた13ビツトからなる振幅ワー
ドとして２進形式で示されている。実際は、フエ
ーズ４は、楽器の鍵盤上の音がレリーズされたこ
とが検知されてフエーズ５が呼び出されるまで続
く。フエーズ４の継続期間は振幅は一定値を保
つ。なぜならば振幅ワードの有限のビツト正確度
（accuracy）の故に、第３表に示されるごとくス
テツプ３２の後は、それ以上の小さな変化を単純
に無視するからである。
【表】
【表】
第３ａ図はスケール（scale）選択部３５を構
成する論理回路を示している。デビジヨンシフト
レジスタ１３から読み出されたDIV信号は２進ビ
ツトDV1とDV2からなつている。これらのビツト
はインバータ５４と５５ならびにANDゲート５
１，５２および５３によつて復号化されて楽器の
デビジヨン信号Ｕ，ＬおよびＰを供給する。復号
化は第３ｂ図の真理値表に示されている。アツパ
デビジヨンの振幅関数値ＨまたはHUは、HU5，
HU4，HU3，HU2，HU1に入れられる。同様に
ロワデビジヨンに対するＨの値はラインHL5，
HL4，HL3，HL2，HL1に入れられ、ペダルデビ
ジヨンに対するＨの値はラインHP5，HP4，
HP3，HP2，HP1に入れられる。 記述が２進ワードの個々のビツトに係るすべて
の場合において、“１”であらわされたビツトは
LSB（最下位ビツト）である。 ゲート４０はDIV信号から信号化されたゲート
信号Ｕ，Ｌ，Ｐに応じてHU，HLあるいはHPを
選択するように働く。ANDゲート４１−１，４
２−１，４３−１，４４−１，４５−１はＵ＝１
のときHUを出力に伝送する。ANDゲート４１
−２，４２−２，４３−２，４４−２，４５−２
はＬ＝１のときHLを出力に伝送する。ANDゲ
ート４１−３，４２−３，４３−３，４４−３，
４５−３はＰ＝１のときHPを出力に伝送する。 曲線形状値HU，HLおよびHPは演奏者によつ
て選択可能である。希望する値を入れるために１
組のセレクタスイツチを使用するのが便利であ
る。別法としてＨの値の表が使用され、この表か
らの選択が楽器のデビジヨンの各々に対してなさ
れる。Ｈの値を５個の２進ビツトであらわすこと
は、楽音シンセサイザの種類の楽器と関連して用
いられたとき振幅関数における適切な解決を与え
ることが見出された。 第４ａ図はＮ−演算部１６を構成する論理回路
を示す。この回路の目的は、第２表の表題Ｎの下
に掲げられた記載事項を計算することである。
ANDゲート６４はインバータ６１，６２．６３
と関連して、第４ｂ図の真理値表に示されるごと
く、フエーズ状態３を復号化する。かくして
“１”の信号がANDゲート６４によつて、フエー
ズ状態３がエンベロープフエーズシフトレジスタ
１４から読み出されたときつくられる。同様に
ANDゲート６５はフエーズ状態５を復号化して、
フエーズ状態５が読み出されたとき１つの信号を
つくる。 ANDゲート６４とANDゲート６５からの信号
は、ORゲート６６で結合される。ORゲート６
６の出力はフエーズ状態３または５のいずれかが
読み出されている時は“１”になる。この信号は
２の補数回路（complement）６８へ送られ、補
数回路６８はORゲート６６からの“１”の信号
に応じて入力信号を補数化する。 もしもＳがフエーズ状態１を示せば、２の補数
回路６８へのどの入力信号ライン上にも、信号は
あらわれない。出力値はＮ＝０、すなわちN7＝
N6＝N5＝N4＝N3＝N2＝N1＝０である。N7は数
値１をあらわす。即ち小数点は常にN7とN6の間
にある。 Ｓがフエーズ状態２を示すと、ANDゲート７
１−１はこの状態を復号化して信号N6′＝１がつ
くられ、２の補数回路６８へ送られる。この信号
は補数化されないので出力はＮ＝1/2である。な
ぜならばN6は値1/2に対応するからである。 Ｓがフエーズ状態３を示すときには、ANDゲ
ート６４はライン６９上に“１”の信号を生じ
る。同じ信号が２の補数回路６８に入力値を補数
化させるので、結果として２の補数表示であるＮ
＝−１が出力信号ラインにあらわれる。 ANDゲート６７はフエーズ状態４を復号化し
てANDゲート７２−１，７３−１，７４−１，
７５−１および７６−１に、入力ライン上に現わ
れたＨのデータH5，H4，H3，H2，H1の２進右
シフトを生じさせる。フエーズ状態４に対して、
ORゲート７７ないし８１と、７６−１から集め
られたデータは補数化されないので、Ｎ＝Ｈ／２
が出力される。 Ｓがフエーズ状態５を示すときは、ANDゲー
ト７１−２，７２−２，７３−２，７４−２，７
５−２とORゲート７７ないし８１は、データ
H5，H4，H3，H2，H1を２の補数回路６８へ通
過させ、補数回路６８はデータの２の補数化を行
なつて、値Ｎ＝−Ｈを出力する。 Ｓが状態６にあるときは、Ｎ＝０に対応して出
力データは生じない。 第５図は２進シフト回路１９を構成する論理回
路を示している。もしもS1が“１”の信号であれ
ば、ANDゲート９１−１ないし１０２−１（図
示省略）は、入力振幅データA13ないしA1を１ビ
ツト位置左へシフトさせるので、振幅データは２
倍になる。もしもS1が“０”信号であると、
ANDゲート９２−２ないし１０３−２は、入力
振幅データを１ビツト位置右へシフトさせて、振
幅データを1/2にさせる。ORゲート１０４−１
ないし１０４−１１（図示省略）は、各々の対応
するANDゲートの対からのデータを結合する役
をする。 第６ａ図はフエーズ終期振幅プレデイクタ２８
を構成する論理回路を示している。インバータ１
１０，１１１，１１２はANDゲート１１８と関
連して、２進のフエーズ状態信号Ｓ＝S3S2S1を個
別の10進フエーズ状態１，２，３，４，５に復号
化する。第６ｂ図はフエーズ状態と振幅値AEの
表を示している。AEはその状態における最後の
振幅に対応するものである。AEの値を発生する
ことは振幅プレデイクタ２８中の回路の目的であ
り、AEは現在の振幅値が振幅フエーズの終期に
達したか否かをテストするために用いられる。 ANDゲート１１３はフエーズ状態１を復号化
して“１”信号をライン１２０上に出現させる。
小数点はAE7とAE6の間にある。従つてライン１
２０上の“１”は第６ｂ図に記載されているよう
にAE＝1/2に対応する。ANDゲート１１４はフ
エーズ状態２を復号化して“１”信号をライン１
１９上に出現させるのでAE7は“１”である。こ
れはAE＝１に対応する。 ANDゲート１１５はフエーズ状態３を復号化
して1/2の値に対応してライン１２０上に“１”
信号を出現させると同時に“１”信号がライン１
２６上に現われて、ANDゲート１２８−１ない
し１３２−１にＨ＝H5，H4，H3，H2，H1の右
シフトをおこさせてライン１２１ないし１２５上
に出現させる。結局、希望する値AE＝（１−
Ｈ）／２になる。 ANDゲート１１６はフエーズ状態４を復号化
してフエーズ状態４がエンベロープフエーズシフ
トレジスタ１４から読み出された時に、“１”を
ライン１３３上に出現させる。ライン１３３上の
“１”信号は、ANDゲート１２７−２ないし１３
１−２にH5，H4，H3，H2，H1を不変のまゝラ
イン１２１ないし１２５に移送させる。新たな結
果として振幅AE＝Ｈとなる。 ANDゲート１１７はフエーズ状態５を復号化
して、フエーズ状態５がエンベロープフエーズシ
フトレジスタ１４から読み出されたときに、ライ
ン１２６上に“１”を出現させる。ライン１３３
上の“１”信号は前述のごとく、H5，H4，H3，
H2，H1の１ビツトの２進右シフトを生じさせ
る。結局、振幅AE＝Ｈ／２となる。 第７図はコンパレータ２９を構成する論理回路
を示している。コンパレータ２９は現在の振幅Ａ
がAEに等しいとき、“YES”の信号を発生する。
コンパレータはEX−NORゲート１４０−１から
１４０−１３までにより構成され、おのおのの
EX−NORゲートはＡとAEの対応するビツトが
一致したとき“１”の信号をつくる。ANDゲー
トの樹枝状結合（tree）１４９，１５０，１５１
および１５２は、ＡとAEを構成するビツトが一
致したとき、ORゲート１５３に“１”を生ぜし
める。“YES”の信号が、ＡがAEに一致したと
き、あるいはNEW NOTE信号が存在するとき、
あるいはノートレリーズ（note release）信号が
ノートレリーズ検出システムによつて供給されて
存在するとき生じる。このノートレリーズ検出シ
ステムは本発明者の1975年10月６日付出願の米国
特許第4022098号「鍵盤スイツチ検出と割当装置」
（特開昭52−44626）に記載されているようなもの
である。NEW NOTE信号はまたノートレリー
ズ検出信号によつて供給される。 第８図はエンベロープフエーズイニシアライザ
２７を構成する論理回路を示している。この回路
の本質的機能は、第１表に記載されているように
あるフエーズに対する初期値A0を発生すること
と、初期値亭A0が選択ゲート２４によつて現在
の計算値A′に対して代用されているときに
“INIT”信号を発生することである。 第８図では２進数A01のために13本のラインを
与えている。これらはA01が固定の値A01＝1/256
に選ばれている例示の場合には、余分なものを削
除できるが、回路としてはA01の他の選ばれた値
に対する、より一般的な場合に対して示されてい
る。 インバータ１６０，１６１および１６２は
ANDゲート１６３，１６４および１６５と関連
して入力フエーズ状態信号Ｓの２進数状態を復号
化して単一の10進数状態にする。ANDゲート１
６３はエンベロープフエーズシフトレジスタ１４
からゼロのフエーズ状態が読み出されたとき、フ
エーズ状態０を復号化して“１”の信号をライン
１７９上に出現させる。ライン１７９上の“１”
の信号は、ビツトA013，A012，……A01をANDゲ
ート１６７−１から１６９−１までを経て、出力
ライン１７０−１ないし１７０−１３に移送させ
る。論理回路１７１を構成する13組のANDゲー
トのうち、３組だけが第８図に明示されている。 振幅形状係数Ｈ＝H5，H4，H3，H2，H1は２
の補数回路１７２によつて値１−Ｈに変換され
る。A01は1/256に選ばれているので、値A01（１
−Ｈ）は８ビツト位置の２進右シフトを生じる２
進右シフト回路１７３によつて得られる。２の補
数回路１７４はその出力端子に値１−A01（１−
Ｈ）を生じる。 ANDゲート１６４はフエーズ状態２が存在す
るとき、それを復号化してライン１７５上に
“１”の信号を生じる。ライン１７５上の“１”
の信号はANDゲート１６７−３ないし１６９−
３に、出力信号を２の補数回路１７４から出力信
号ライン１７０−１から１７０−１３までへ移送
させるので、値１−A01（１−Ｈ）がサブシステ
ムの出力となる。 ２進右シフト回路１７６は、H5，H4，H3，
H2，H1を８ビツト位置右へシフトして、値HA01
を減算器１７７への入力に出現させる。減算器１
７７への第２の入力はＨである。従つて出力信号
は値Ｈ（１−A01）である。 ANDゲート１６５はフエーズ状態４が存在す
るとき、それを復号化してライン１７８上に
“１”信号を生じる。ライン１７８上の“１”信
号はANDゲート１６７−２ないし１６９−２に、
信号Ｈ（１−A01）を減算器１７７から出力信号
ライン１７０−１ないし１７０−１３へ移送させ
る。 ORゲート１６６はANDゲート３７６と関連し
て、入力フエーズ状態が状態０，４又は２のいず
れかにあり、かつ“YES”信号がコンパレータ
２９によつて発生していれば、“INIT”信号を生
ぜしめる。 第９ａ図はチエンジ検出器３１を構成する論理
回路を示す。振幅関数のアタツク、デイケイおよ
びレリーズ部分は、３個の別々のクロツク信号の
手段によつて互に独立に計時される。アツパアタ
ツククロツク回路１８１は、状態フエーズ１と２
の間、アツパデビジヨンのアタツクの速度を制御
する。アツパデイケイクロツク回路１８２は、状
態フエーズ３と４の間、アツパデビジヨンのデイ
ケイの速度を制御する。アツパレリーズクロツク
回路１８３は、状態フエーズ５と６の間、アツパ
デビジヨンのレリーズの速度を制御する。同様な
クロツク信号の組が、ロワーとペダルのデビジヨ
ンに対して使用されている。 フリツプフロツプ１８４は、インバータ１８５
およびANDゲート１８６とともに、エツジ
（edge）検出器を構成する。フリツプフロツプ１
８４は、第１図に示された振幅シフトレジスタ１
５のそれぞれの新しい読み出しサイクルの開始
時、クロツクされる。12分周器１８０はシフトレ
ジスタのクロツクタイミング信号を12分周する。
シフトレジスタ内には12ワードが存在する。
ANDゲート１８６からの出力信号は、アツパア
タツククロツク信号がエツジ検出器によつて受け
取られ、かつ振幅シフトレジスタ１５の先行する
読み出し走査で無信号であつたならば、“１”と
なる。同様なエツジ検出器が、全武の他のエンベ
ロープクロツクタイミング信号と関連して用いら
れている。 第９ｂ図はインバータ１８７，１８８，１８９
およびANDゲート１９０ないし１９５からなる、
フエーズ状態の２進から10進への復号化論理回路
を示している。状態１ないし６がエンベロープフ
エーズシフトレジスタ１４から読み出されている
とき、各ANDゲートの出力は“１”になる。 ANDゲート１９６は、アツパアタツククロツ
ク信号が前のシフトレジスタ走査以後生じてお
り、かつフエーズ状態１あるいは２がエンベロー
プフエーズシフトレジスタ１４から読み出されて
いれば、“１”信号をORゲート１９９を通じて
ANDゲート２００へ移送させる。 ANDゲート１９７は、アツパデイケイクロツ
ク信号が前のシフトレジスタ走査以後生じてお
り、かつフエーズ３または４のいずれかが読み出
されていれば、“１”信号をANDゲート２００へ
移送させる。 ANDゲート１９８は、アツパレリーズクロツ
ク信号が前のシフトレジスタ走査以後生じてお
り、かつフエーズ状態５または６のいずれかが読
み出されていれば、“１”信号をANDゲート２０
０へ移送させる。 ORゲート２０１は、DIV信号がＵ、アツパデ
ビジヨンに対応して復号化されており、かつ状態
１ないし６のどれかが読み出されたとき、アツパ
デビジヨンタイミングクロツク信号のどれかが状
態移送を生じていれば、“１”の信号をライン２
０３上に出現させる。“１”がライン２０３上に
現われると、ANDゲート２０５−２ないし２１
３−２はデータビツトA′1ないしA′13を、出力ビ
ツトA″1ないしA″13として出現させる。“０”が
ORゲート２０１によつて移送されると、インバ
ータ２０２は“１”をライン２０４上に出現させ
る。ライン２０４上の“１”は、ANDゲート２
０５−１ないし２１３−１にデータビツトA1な
いしA13を移送させて、出力ビツトA″1ないし
A″13に出現させる。 ANDゲート２０５−１ないし２１３−１と２
０５−２ないし２１３−２とは、振幅選択ゲート
２６の論理回路を構成する。 第１０図はフエーズ増加部３２を構成する論理
回路を示している。若しCHANGE信号がチエン
ジ検出器３１によつて発生していれば、エンベロ
ープフエーズシフトレジスタ１４から読み出され
た現在のフエーズ状態をあらわす２進数S3S2S1に
加算器２２０は“YES”信号を加算する。
NANDゲート２２１は、加算器２２０がS′3＝S′2
＝S′1＝１からなる状態７を生じれば、“０”信号
をつくる。NANDゲート２２１によつて“０”
が生ずれば、ANDゲート２２２，２２３，およ
び２２４は“０”信号を発生するので、不要な状
態７は状態０に変換される。状態０は第１図に示
された一連のシフトレジスタにおける割り当てら
れていない音に対応する。 楽音発生器の数が鍵盤スイツチの数より少ない
鍵盤楽器は、全部の楽音発生器が割り当てられて
いるのに拘らず新たな鍵が作動されると、ほとん
ど好ましくない状態におちいる。かゝる“無音”
状態は、楽器の１つ又はそれ以上のデビジヨン
が、“サステイン”と通常呼ばれる音楽的効果を
生ずるために、おそいレリーズを使用していると
きに、さらに悪い状況になる。（この“サステイ
ン”の語は、本発明中で、エンベロープ振幅関数
の名目的な平担部分を表示するために用いられて
いる同じ言葉と混同されるべきでない。） 第１１図に示されたシステム論理ブロツク２３
０は、さもなければ困つた無音の条件を除去する
１方法である。この無音の条件は本発明者による
出願の、米国特許第4085644号「複音シンセサイ
ザー」（特開昭52−27621）に記載された形式の楽
音発生器において生じるものである。 エンベロープフエーズシフトレジスタ１４から
各フエーズ状態が読み出されるにつれて、それは
復号化され、フエーズ状態６，５および４は関連
するデビジヨン状態数とともに、フエーズ状態メ
モリ２３０に蓄積される。全部の利用できる楽音
発生器が割り当てられていて、新たな楽音スイツ
チが動作すると、“DEMAND”信号が生じてフ
エーズ状態メモリ２３０への入力データとして現
われる。対応するデビジヨン上のどの音がフエー
ズ状態６にあるかを決定するために検索が行なわ
れる。もしもフエーズ状態６に何もないと、次に
５が、そして次に４が調べられる。制御の優先性
はフエーズ状態６，５，４にある。かゝる音が見
出されると、NAU（Note Available Upper、ア
ツパデビジヨンに対応したDEMAND信号）がつ
くられる。NAUはADSRクロツク回路２３３を
アツパデビジヨンに関連して周波数を増加させ、
従つて速かに関連する音にそのレリーズを終了さ
せ、新しい音が速かに楽音発生システムに割り当
てられることを許す。もしも音がフエーズ状態４
にあると、NOTE REL−EASE信号が自動的に
生じ、フエーズ状態は５に増加される。 第１２図は、フエーズ状態復号器２３２とフエ
ーズ状態メモリ２３０を構成する論理回路を示し
ている。 インバータ２３４と２３５は、ANDゲート２
３６，２３７および２３８と関連してフエーズ状
態４，５，６を復号化し、かつフエーズ状態復号
器２３２を構成する。 エンベロープフエーズシフトレジスタ１４から
の出力ＳがANDゲート２３６によつて復号化さ
れるようにフエーズ４であり、かつデビジヨンシ
フトレジスタ１３から読み出されたデビジヨン信
号DIVがＵ（アツパデビジヨン）であれば、AND
ゲート２３９はフリツプフロツプ２４０をセツト
させる。 同様に、状態５がANDゲート２３７によつて
復号化され、かつDIV＝Ｕであれば、ANDゲー
ト２４１はフリツプフロツプ２４２をセツトさせ
る。状態６がANDゲート２３８によつて復号化
され、かつDIV＝Ｕであれば、ANDゲート２４
３はフリツプフロツプ２４４をセツトさせる。 シフトレジスタのどれか一回の完全な走査でフ
エーズ状態６が検出されると、フリツプフロツプ
２４４がセツトされ、“１”信号がライン２４９
にあらわれる。それはSFU2＝１である。フエー
ズ５が検出されてフエーズ６が検出されないと、
ANDゲート２４６はSFU1＝１にさせる。 シフトレジスタのどれかの走査で、状態４，５
あるいは６のいずれかがアツパデビジヨンに割り
当てられていることが検出され、かつ
“DEMAND”信号が存在すると、ANDゲート２
４８とORゲート２４７は“SEARCH UPPER”
信号をライン２５０上に生じさせる。デビジヨン
シフトレジスタ１３から読み出される各デビジヨ
ン番号に対してANDゲート２５１−１，２５１
−２，２５１−３およびORゲート２５４はT3＝
１を発生する。 DIVがＵに一致すると、ANDゲート２５２−
３とORゲート２５５はSFU２をT2に移送する。
同様にDIVがＵに一致すると、ANDゲート２５
３−３とORゲート２５６はSFU１をT1に移送す
る。 類似のゲートと論理回路が、ロワーとペダルデ
ビジヨンに対して示されている。これらの機能は
アツパデビジヨンの対応部分に対して述べたとこ
ろと同じである。 T3，T2，T1は、アツパマニユアルに対するフ
エーズ状態のうち、状態５より優先性を有する状
態６と、状態４より優先性を有する状態５を伴つ
た、シフトレジスタ走査の期間中に読み出された
状態をあらわす。優先性を有する状態だけがT3，
T2，T1に移送される。同様な優先性を有する状
態の移送が、デビジヨン状態Ｌ（ロワー）とデビ
ジヨン状態Ｐ（ペダル）がデビジヨンシフトレジ
スタ１３から読み出されるときに生じる。 優先性を有する状態T3，T2，T1は、コンパレ
ータ２５７で、現在読み出されているフエーズ状
態S3，S2，S1と比較される。比較が同一状態であ
ることを示すと、“EQUAL”信号がつくられる。 “EQUAL”信号が生じて、かつ“SEARCH
UPPER”信号がライン２５０上に存在すると、
ANDゲート２５８はNAU信号をライン２５９上
につくる。NAUがライン２５９上にあらわれる
と、アツパデビジヨンと関連するADSRクロツク
回路がその周波数を増加せしめられるので、対応
する音は速かにフエーズ状態６の終期に移行させ
られ、それ故その関連する楽音発生回路は、
“DEMAND”信号の発生をひき起した音にとつ
て利用できるものとされる。信号NAUと、ロワ
ーおよびペダルデビジヨンに対するその対応部分
の信号NALとNAPは、第１３図に示されるごと
く、NOTE RELEASE信号を自動的につくるた
めに用いられ、そしてこの信号は、もしも音が状
態４にあれば、状態４を終了させて、その状態を
状態５に増加させる。 NAUはまた、アツパデビジヨンに関連するフ
エーズ状態フリツプフロツプ２４０，２４２およ
び２４４をリセツトするために用いられる。 新しい振幅関数値はそれが発生されると、第１
図のシステム１０に対して示したように、ライン
１２を経て振幅利用手段に供給される。振幅利用
手段は、ドイツチエによつて米国特許第3809786
号に述べられているように、ADSR振幅関数を高
調波係数の積を形成するための２進乗算器で構成
できる。本発明者は、米国特許第4085644号「複
音シンセサイザー」にい振幅利用手段を記載し
た。後者のシステムにおいては、２進のADSR振
幅関数信号に変換される。得られたアナログ信号
はＤ−Ａ（digital to analog）変換器の方法によ
つてアナログ信号は、次に第２のＤ−Ａ変換器の
リフアレンス電圧として用いられる。第２のＤ−
Ａ変換器の機能は、音楽波形をあらわす２進デジ
タルデータワードを、音響システムを駆動するの
に適したアナログの音楽波形に変換することであ
る。これらの振幅利用手段のいずれにおいても、
タイムシエアリングの対策がなされているので、
ADSRエンベロープ発生器は多音（polyphonic
tone）発生システムと関連して使用されることが
できる。 振幅Ａをあらわすために使用されている13ビツ
ト全部を変換することは普通必要でない。。この
ビツト数は、振幅の小さな増加における丸め誤差
を生じさせないように使用されたものである。振
幅Ａの最上位ビツト８ビツトだけを上述のＤ−Ａ
変換器の手段でアナログ信号に変換するのが有利
である。 第１図に示されたシステム１０は、システム論
理ブロツク手段である正アタツク回路２７０によ
つてもたらされる“正アタツク”特性を含む。。
この論理ブロツクは、曲線形状パラメータＨの選
ばれた値と、振幅シフトレジスタ１５から読み出
された振幅Ａの現在の値とを比較する。現在の振
幅関数がエンベロープフエーズ状態Ｓ＝４に対応
し、かつＡ＝Ｈであれば、鍵盤検出と割当器シス
テムから受け取られたレリーズ信号NRに対応し
て、“NOTE RELESE”信号がつくられる。
“NOTERELESE”信号は前述のようにコンパレ
ータ２９によつて使用される。もし、状態Ｓが
１，２、あるいはＳ＝４のいずれかであり、かつ
ＡがＨに等しくないならば、NR信号は特定の音
が、前述のように対応するデビジヨンのアタツク
タイミングクロツクによつて、正規の形式で、フ
エーズ状態４に進みかつＡ＝Ｈである振幅関数を
有する時まで一時記憶メモリに保持され、その時
NOTE RELEASE信号がつくられる。 第１３図は正アタツク回路２７０のサブシステ
ム論理ブロツクを構成する論理回路を示してい
る。EX−ORゲート２７１−１ないし２７１−
５は、ANDゲート２７２−１ないし２７２−３
と関連して、２進データ信号コンパレータを構成
する。このコンパレータは、スケール選択部３５
（第１図）から読み出されたＨの選ばれた値と、
振幅シフトレジスタ１５から読み出された現在の
振幅値Ａの最上位ビツトを比較する。 ANDゲート２７３は、エンベロープフエーズ
シフトレジスタ１４から読み出された現在の状態
フエーズＳが値Ｓ＝４を持ち、かつコンパレータ
が等しいことを示せば、“１”信号を発生する。 正アタツクシフトレジスタ２７４は12個の１ビ
ツトワードを有するシフトレジスタである。これ
らの各ワードは、第１図に示された前述の他のシ
フトレジスタに含まれたワードに対応する。 ANDゲート２７６は、ANDゲート２７３から
の出力が“１”であり、かつORゲート２７８を
経て伝送された正アタツクシフトレジスタ２７４
から読み出された現在のワードが“１”であれ
ば、“NOTE RELEASE”信号を発生する。 “NOTE RELEASE”信号がつくられなけれ
ば、インバータ２７７は“１”信号をANDゲー
ト２７５へ送る。ビツトH5，H4，H3，H2，H1
のいずれかが、Ｈがゼロでないことをあらわして
“１”であれば、ORゲート２７９は“１”信号
をANDゲート２７５へ送る。従つて正アタツク
シフトレジスタから読み出された現在の蓄積デー
タが“１”であるか、あるいはNRが楽音検出と
割当器から受け取られ、Ｈがゼロでなく、
NOTE RELEASEが生じていなければ、AND
ゲート２７５は“１”信号を生じ、これは正アタ
ツクシフトレジスタ２７４に蓄積される。上述の
条件が生じなければ、“０”信号がこのシフトレ
ジスタに蓄積される。 第１４図に示すシステム２９０は、第１図のシ
ステム１０を実現するための他の手段である。シ
ステム２９０は、振幅曲線パラメータをＨの数個
の選ばれた値に限定することによつて、システム
１０で使われた演算方式の計算のいくつかを回避
したものである。これらの値はＨ＝1/2，Ｈ＝１
およびＨ＝０を使用するのが便利である。第３表
を観察することによつて、説明されているＨ＝1/
２の場合に対し、２進デジツトで表わされた振幅
のビツトがより簡潔な数列として生じることが示
されている。システム２９０は簡潔なビツト数列
を利用するための手段である。Ｈの他の値も実施
できるが、音楽的に最も有効な場合であるＨ＝1/
２，Ｈ＝１およびＨ＝０が特に簡潔であつて、し
かも本質的に同じ論理回路を必要とするのであ
る。 第１４図のシステム２９０において、フエーズ
状態復号器２９１はエンベロープフエーズシフト
レジスタ１４から読み出されたフエーズ状態に対
する２進数Ｓを復号化する。状態決定論理回路２
９２は、振幅シフトレジスタ１５から読み出され
た現在の振幅データ、フエーズ状態復号器２９１
によつて復号化された現在のフエーズ状態デー
タ、デビジヨンシフトレジスタ１３からのDIV信
号、現在のデビジヨンのデータに対するＨの選ば
れた値、および正アタツク回路２７０からの
NOTE RELEASE信号を受け取る。これらのデ
ータを用いて、状態決定論理回路２９２は第４表
に記載された演算方式を利用して更新された振幅
値A′を形成し、かゝる変化が要求されたとき、
フエーズ状態を変化させるため、データを供給す
る。 第１５図と第１６図は、フエーズ状態復号器２
９１、状態決定論理回路２９２およびフエーズ状
態増加部２９３を実施するために使用される論理
回路を示している。この論理回路は第４表を実施
する手段である。 インバータ２９５，２９６，２９７はANDゲ
ート２９８−１ないし２９８−６とともに、２進
フエーズデータ信号Ｓ＝S1，S2，S3からフエーズ
状態P1，P2，P3，P4，P5，P6を復号化するため
の、２進10進変換器を構成する。 ゲート論理回路２８１は、ライン３０７，３０
８，３０９を経てＨの値を状態決定論理回路の残
りの部分へ移送するための手段を与える。その結
果、Ｈの値はアツパ、ロワー、およびペダルデビ
ジヨン上で演奏される音に対する、演奏者によつ
て選ばれた値になる。DIVがＵ（アツパ）デビジ
ヨンに対応するときは、ANDゲート３０１−１，
３０２−１および３０３−１はアツパデビジヨン
に対し、予め選択されたＨの値をライン３０７，
３０８，３０９のうちの１つに移送する。AND
ゲート３０１−２，３０２−２および３０３−２
は、ロワーデビジヨンに対し予め選択されたＨの
値を、ライン３０７，３０８，３０９のうちの１
つに移送する。DIVがＰ（ペダル）デビジヨンに
対応するときは、インバータ２９９−１および２
９９−２は、ANDゲート３００とともにＰデビ
ジヨン信号を復号化し、ANDゲート３０１−３，
３０２−３および３０３−３は、ペダルデビジヨ
ンに対して予め選ばれたＨの値を、出力ライン３
０７，３０８，３０９のうちの１つへ移送する。 第１６図に示された論理回路は、曲線形状パラ
メータＨがすべてのデビジヨンに対してＨ＝１に
なるように選ばれた状態に対し、最初に述べる。
演算方式は、アツパデビジヨン上で演奏される単
一の音に対して述べる。12音への拡張は自明であ
る。 楽器の鍵盤上で１つの音が検出されると、
“NEW NOTE”信号が発生する。第４表は、す
べての新しい音に対して蓄積されている振幅は初
めの状態A2＝１にされ、すべての他のビツトは
“０”に等しく、フエーズ状態はP1（フエーズ１）
にさせられることを示している。この初めの状態
にすることは、NEW NOTE信号“１”をORゲ
ート３１０−３とORゲート３１２−２を経て受
けとつているANDゲート３２０−１に、ORゲー
ト３２５を経て移送されるP6＝１の信号によつ
てなし遂げられる。結果的に、A′2に対して“１”
信号がライン３２４−２上にあらわれ、すべての
他のA′j、ビツトは“０”である。このA′の値は
振幅フエーズシフトレジスタ１５に蓄積される。
第１５図では、NEW NOTE信号はORゲート３
２７と３３１を経て移送されて、状態ビツトS′1
＝１とする。他の出力ORゲート３３３と３３５
は入力信号を有しないので、結果的に、新しいフ
エーズ状態はＳ＝０，０，１即ちフエーズ状態１
にされている。 次の時刻に、A′の蓄積されている値がエンベ
ロープフエーズシフトレジスタから読み出され、
それは現在の振幅値Ａを示す。楽音は今、フエー
ズ状態P1にあり、その結果ORゲート３２６は
“１”信号を通過させ、“１”信号はANDゲート
３１４−３ないし３２０−３に送られる。この
“１”信号の存在はデータビツトA9……A1の２進
左シフトをひき起す。たとえば、信号A2＝１は
ORゲート３１０−２を経てANDゲート３１９−
３に移送され、その結果ライン３２４−３上に信
号A′3＝１としてあらわれる。これは１データビ
ツト位置の左シフトである。 フエーズ状態１のステツプ中で連続する動作
は、A8＝１となる時間まで継続的な左シフトを
ひき起こすことによつて同じやり方で続き、そし
て出力ライン３２４−９に移送されて、A′9＝１
とする。この瞬間に、ANDゲート３３８はGO
TO P2信号をつくる。なぜならば、その第１の
入力はA′9＝１であり、A′8＝０なのでインバータ
３３７は第２の入力信号を“１”にし、第３の入
力信号はP1＝１だからである。第１５図におい
て、GO TO P2は１であり、それはS′2を“１”
にし、そしてS′1＝S′3＝０なので状態Ｓ＝２の信
号が発生しエンベロープフエーズシフトレジスタ
１４に蓄積される。 Ｕデビジヨンの音は調べられて、今度はフエー
ズ状態P2におかれる。第１６図で、ORゲート３
２５はP2＝１の信号を、それがANDゲート３１
４−１ないし３２１−１に到着したとき、移送す
る。
成する論理回路を示している。デビジヨンシフト
レジスタ１３から読み出されたDIV信号は２進ビ
ツトDV1とDV2からなつている。これらのビツト
はインバータ５４と５５ならびにANDゲート５
１，５２および５３によつて復号化されて楽器の
デビジヨン信号Ｕ，ＬおよびＰを供給する。復号
化は第３ｂ図の真理値表に示されている。アツパ
デビジヨンの振幅関数値ＨまたはHUは、HU5，
HU4，HU3，HU2，HU1に入れられる。同様に
ロワデビジヨンに対するＨの値はラインHL5，
HL4，HL3，HL2，HL1に入れられ、ペダルデビ
ジヨンに対するＨの値はラインHP5，HP4，
HP3，HP2，HP1に入れられる。 記述が２進ワードの個々のビツトに係るすべて
の場合において、“１”であらわされたビツトは
LSB（最下位ビツト）である。 ゲート４０はDIV信号から信号化されたゲート
信号Ｕ，Ｌ，Ｐに応じてHU，HLあるいはHPを
選択するように働く。ANDゲート４１−１，４
２−１，４３−１，４４−１，４５−１はＵ＝１
のときHUを出力に伝送する。ANDゲート４１
−２，４２−２，４３−２，４４−２，４５−２
はＬ＝１のときHLを出力に伝送する。ANDゲ
ート４１−３，４２−３，４３−３，４４−３，
４５−３はＰ＝１のときHPを出力に伝送する。 曲線形状値HU，HLおよびHPは演奏者によつ
て選択可能である。希望する値を入れるために１
組のセレクタスイツチを使用するのが便利であ
る。別法としてＨの値の表が使用され、この表か
らの選択が楽器のデビジヨンの各々に対してなさ
れる。Ｈの値を５個の２進ビツトであらわすこと
は、楽音シンセサイザの種類の楽器と関連して用
いられたとき振幅関数における適切な解決を与え
ることが見出された。 第４ａ図はＮ−演算部１６を構成する論理回路
を示す。この回路の目的は、第２表の表題Ｎの下
に掲げられた記載事項を計算することである。
ANDゲート６４はインバータ６１，６２．６３
と関連して、第４ｂ図の真理値表に示されるごと
く、フエーズ状態３を復号化する。かくして
“１”の信号がANDゲート６４によつて、フエー
ズ状態３がエンベロープフエーズシフトレジスタ
１４から読み出されたときつくられる。同様に
ANDゲート６５はフエーズ状態５を復号化して、
フエーズ状態５が読み出されたとき１つの信号を
つくる。 ANDゲート６４とANDゲート６５からの信号
は、ORゲート６６で結合される。ORゲート６
６の出力はフエーズ状態３または５のいずれかが
読み出されている時は“１”になる。この信号は
２の補数回路（complement）６８へ送られ、補
数回路６８はORゲート６６からの“１”の信号
に応じて入力信号を補数化する。 もしもＳがフエーズ状態１を示せば、２の補数
回路６８へのどの入力信号ライン上にも、信号は
あらわれない。出力値はＮ＝０、すなわちN7＝
N6＝N5＝N4＝N3＝N2＝N1＝０である。N7は数
値１をあらわす。即ち小数点は常にN7とN6の間
にある。 Ｓがフエーズ状態２を示すと、ANDゲート７
１−１はこの状態を復号化して信号N6′＝１がつ
くられ、２の補数回路６８へ送られる。この信号
は補数化されないので出力はＮ＝1/2である。な
ぜならばN6は値1/2に対応するからである。 Ｓがフエーズ状態３を示すときには、ANDゲ
ート６４はライン６９上に“１”の信号を生じ
る。同じ信号が２の補数回路６８に入力値を補数
化させるので、結果として２の補数表示であるＮ
＝−１が出力信号ラインにあらわれる。 ANDゲート６７はフエーズ状態４を復号化し
てANDゲート７２−１，７３−１，７４−１，
７５−１および７６−１に、入力ライン上に現わ
れたＨのデータH5，H4，H3，H2，H1の２進右
シフトを生じさせる。フエーズ状態４に対して、
ORゲート７７ないし８１と、７６−１から集め
られたデータは補数化されないので、Ｎ＝Ｈ／２
が出力される。 Ｓがフエーズ状態５を示すときは、ANDゲー
ト７１−２，７２−２，７３−２，７４−２，７
５−２とORゲート７７ないし８１は、データ
H5，H4，H3，H2，H1を２の補数回路６８へ通
過させ、補数回路６８はデータの２の補数化を行
なつて、値Ｎ＝−Ｈを出力する。 Ｓが状態６にあるときは、Ｎ＝０に対応して出
力データは生じない。 第５図は２進シフト回路１９を構成する論理回
路を示している。もしもS1が“１”の信号であれ
ば、ANDゲート９１−１ないし１０２−１（図
示省略）は、入力振幅データA13ないしA1を１ビ
ツト位置左へシフトさせるので、振幅データは２
倍になる。もしもS1が“０”信号であると、
ANDゲート９２−２ないし１０３−２は、入力
振幅データを１ビツト位置右へシフトさせて、振
幅データを1/2にさせる。ORゲート１０４−１
ないし１０４−１１（図示省略）は、各々の対応
するANDゲートの対からのデータを結合する役
をする。 第６ａ図はフエーズ終期振幅プレデイクタ２８
を構成する論理回路を示している。インバータ１
１０，１１１，１１２はANDゲート１１８と関
連して、２進のフエーズ状態信号Ｓ＝S3S2S1を個
別の10進フエーズ状態１，２，３，４，５に復号
化する。第６ｂ図はフエーズ状態と振幅値AEの
表を示している。AEはその状態における最後の
振幅に対応するものである。AEの値を発生する
ことは振幅プレデイクタ２８中の回路の目的であ
り、AEは現在の振幅値が振幅フエーズの終期に
達したか否かをテストするために用いられる。 ANDゲート１１３はフエーズ状態１を復号化
して“１”信号をライン１２０上に出現させる。
小数点はAE7とAE6の間にある。従つてライン１
２０上の“１”は第６ｂ図に記載されているよう
にAE＝1/2に対応する。ANDゲート１１４はフ
エーズ状態２を復号化して“１”信号をライン１
１９上に出現させるのでAE7は“１”である。こ
れはAE＝１に対応する。 ANDゲート１１５はフエーズ状態３を復号化
して1/2の値に対応してライン１２０上に“１”
信号を出現させると同時に“１”信号がライン１
２６上に現われて、ANDゲート１２８−１ない
し１３２−１にＨ＝H5，H4，H3，H2，H1の右
シフトをおこさせてライン１２１ないし１２５上
に出現させる。結局、希望する値AE＝（１−
Ｈ）／２になる。 ANDゲート１１６はフエーズ状態４を復号化
してフエーズ状態４がエンベロープフエーズシフ
トレジスタ１４から読み出された時に、“１”を
ライン１３３上に出現させる。ライン１３３上の
“１”信号は、ANDゲート１２７−２ないし１３
１−２にH5，H4，H3，H2，H1を不変のまゝラ
イン１２１ないし１２５に移送させる。新たな結
果として振幅AE＝Ｈとなる。 ANDゲート１１７はフエーズ状態５を復号化
して、フエーズ状態５がエンベロープフエーズシ
フトレジスタ１４から読み出されたときに、ライ
ン１２６上に“１”を出現させる。ライン１３３
上の“１”信号は前述のごとく、H5，H4，H3，
H2，H1の１ビツトの２進右シフトを生じさせ
る。結局、振幅AE＝Ｈ／２となる。 第７図はコンパレータ２９を構成する論理回路
を示している。コンパレータ２９は現在の振幅Ａ
がAEに等しいとき、“YES”の信号を発生する。
コンパレータはEX−NORゲート１４０−１から
１４０−１３までにより構成され、おのおのの
EX−NORゲートはＡとAEの対応するビツトが
一致したとき“１”の信号をつくる。ANDゲー
トの樹枝状結合（tree）１４９，１５０，１５１
および１５２は、ＡとAEを構成するビツトが一
致したとき、ORゲート１５３に“１”を生ぜし
める。“YES”の信号が、ＡがAEに一致したと
き、あるいはNEW NOTE信号が存在するとき、
あるいはノートレリーズ（note release）信号が
ノートレリーズ検出システムによつて供給されて
存在するとき生じる。このノートレリーズ検出シ
ステムは本発明者の1975年10月６日付出願の米国
特許第4022098号「鍵盤スイツチ検出と割当装置」
（特開昭52−44626）に記載されているようなもの
である。NEW NOTE信号はまたノートレリー
ズ検出信号によつて供給される。 第８図はエンベロープフエーズイニシアライザ
２７を構成する論理回路を示している。この回路
の本質的機能は、第１表に記載されているように
あるフエーズに対する初期値A0を発生すること
と、初期値亭A0が選択ゲート２４によつて現在
の計算値A′に対して代用されているときに
“INIT”信号を発生することである。 第８図では２進数A01のために13本のラインを
与えている。これらはA01が固定の値A01＝1/256
に選ばれている例示の場合には、余分なものを削
除できるが、回路としてはA01の他の選ばれた値
に対する、より一般的な場合に対して示されてい
る。 インバータ１６０，１６１および１６２は
ANDゲート１６３，１６４および１６５と関連
して入力フエーズ状態信号Ｓの２進数状態を復号
化して単一の10進数状態にする。ANDゲート１
６３はエンベロープフエーズシフトレジスタ１４
からゼロのフエーズ状態が読み出されたとき、フ
エーズ状態０を復号化して“１”の信号をライン
１７９上に出現させる。ライン１７９上の“１”
の信号は、ビツトA013，A012，……A01をANDゲ
ート１６７−１から１６９−１までを経て、出力
ライン１７０−１ないし１７０−１３に移送させ
る。論理回路１７１を構成する13組のANDゲー
トのうち、３組だけが第８図に明示されている。 振幅形状係数Ｈ＝H5，H4，H3，H2，H1は２
の補数回路１７２によつて値１−Ｈに変換され
る。A01は1/256に選ばれているので、値A01（１
−Ｈ）は８ビツト位置の２進右シフトを生じる２
進右シフト回路１７３によつて得られる。２の補
数回路１７４はその出力端子に値１−A01（１−
Ｈ）を生じる。 ANDゲート１６４はフエーズ状態２が存在す
るとき、それを復号化してライン１７５上に
“１”の信号を生じる。ライン１７５上の“１”
の信号はANDゲート１６７−３ないし１６９−
３に、出力信号を２の補数回路１７４から出力信
号ライン１７０−１から１７０−１３までへ移送
させるので、値１−A01（１−Ｈ）がサブシステ
ムの出力となる。 ２進右シフト回路１７６は、H5，H4，H3，
H2，H1を８ビツト位置右へシフトして、値HA01
を減算器１７７への入力に出現させる。減算器１
７７への第２の入力はＨである。従つて出力信号
は値Ｈ（１−A01）である。 ANDゲート１６５はフエーズ状態４が存在す
るとき、それを復号化してライン１７８上に
“１”信号を生じる。ライン１７８上の“１”信
号はANDゲート１６７−２ないし１６９−２に、
信号Ｈ（１−A01）を減算器１７７から出力信号
ライン１７０−１ないし１７０−１３へ移送させ
る。 ORゲート１６６はANDゲート３７６と関連し
て、入力フエーズ状態が状態０，４又は２のいず
れかにあり、かつ“YES”信号がコンパレータ
２９によつて発生していれば、“INIT”信号を生
ぜしめる。 第９ａ図はチエンジ検出器３１を構成する論理
回路を示す。振幅関数のアタツク、デイケイおよ
びレリーズ部分は、３個の別々のクロツク信号の
手段によつて互に独立に計時される。アツパアタ
ツククロツク回路１８１は、状態フエーズ１と２
の間、アツパデビジヨンのアタツクの速度を制御
する。アツパデイケイクロツク回路１８２は、状
態フエーズ３と４の間、アツパデビジヨンのデイ
ケイの速度を制御する。アツパレリーズクロツク
回路１８３は、状態フエーズ５と６の間、アツパ
デビジヨンのレリーズの速度を制御する。同様な
クロツク信号の組が、ロワーとペダルのデビジヨ
ンに対して使用されている。 フリツプフロツプ１８４は、インバータ１８５
およびANDゲート１８６とともに、エツジ
（edge）検出器を構成する。フリツプフロツプ１
８４は、第１図に示された振幅シフトレジスタ１
５のそれぞれの新しい読み出しサイクルの開始
時、クロツクされる。12分周器１８０はシフトレ
ジスタのクロツクタイミング信号を12分周する。
シフトレジスタ内には12ワードが存在する。
ANDゲート１８６からの出力信号は、アツパア
タツククロツク信号がエツジ検出器によつて受け
取られ、かつ振幅シフトレジスタ１５の先行する
読み出し走査で無信号であつたならば、“１”と
なる。同様なエツジ検出器が、全武の他のエンベ
ロープクロツクタイミング信号と関連して用いら
れている。 第９ｂ図はインバータ１８７，１８８，１８９
およびANDゲート１９０ないし１９５からなる、
フエーズ状態の２進から10進への復号化論理回路
を示している。状態１ないし６がエンベロープフ
エーズシフトレジスタ１４から読み出されている
とき、各ANDゲートの出力は“１”になる。 ANDゲート１９６は、アツパアタツククロツ
ク信号が前のシフトレジスタ走査以後生じてお
り、かつフエーズ状態１あるいは２がエンベロー
プフエーズシフトレジスタ１４から読み出されて
いれば、“１”信号をORゲート１９９を通じて
ANDゲート２００へ移送させる。 ANDゲート１９７は、アツパデイケイクロツ
ク信号が前のシフトレジスタ走査以後生じてお
り、かつフエーズ３または４のいずれかが読み出
されていれば、“１”信号をANDゲート２００へ
移送させる。 ANDゲート１９８は、アツパレリーズクロツ
ク信号が前のシフトレジスタ走査以後生じてお
り、かつフエーズ状態５または６のいずれかが読
み出されていれば、“１”信号をANDゲート２０
０へ移送させる。 ORゲート２０１は、DIV信号がＵ、アツパデ
ビジヨンに対応して復号化されており、かつ状態
１ないし６のどれかが読み出されたとき、アツパ
デビジヨンタイミングクロツク信号のどれかが状
態移送を生じていれば、“１”の信号をライン２
０３上に出現させる。“１”がライン２０３上に
現われると、ANDゲート２０５−２ないし２１
３−２はデータビツトA′1ないしA′13を、出力ビ
ツトA″1ないしA″13として出現させる。“０”が
ORゲート２０１によつて移送されると、インバ
ータ２０２は“１”をライン２０４上に出現させ
る。ライン２０４上の“１”は、ANDゲート２
０５−１ないし２１３−１にデータビツトA1な
いしA13を移送させて、出力ビツトA″1ないし
A″13に出現させる。 ANDゲート２０５−１ないし２１３−１と２
０５−２ないし２１３−２とは、振幅選択ゲート
２６の論理回路を構成する。 第１０図はフエーズ増加部３２を構成する論理
回路を示している。若しCHANGE信号がチエン
ジ検出器３１によつて発生していれば、エンベロ
ープフエーズシフトレジスタ１４から読み出され
た現在のフエーズ状態をあらわす２進数S3S2S1に
加算器２２０は“YES”信号を加算する。
NANDゲート２２１は、加算器２２０がS′3＝S′2
＝S′1＝１からなる状態７を生じれば、“０”信号
をつくる。NANDゲート２２１によつて“０”
が生ずれば、ANDゲート２２２，２２３，およ
び２２４は“０”信号を発生するので、不要な状
態７は状態０に変換される。状態０は第１図に示
された一連のシフトレジスタにおける割り当てら
れていない音に対応する。 楽音発生器の数が鍵盤スイツチの数より少ない
鍵盤楽器は、全部の楽音発生器が割り当てられて
いるのに拘らず新たな鍵が作動されると、ほとん
ど好ましくない状態におちいる。かゝる“無音”
状態は、楽器の１つ又はそれ以上のデビジヨン
が、“サステイン”と通常呼ばれる音楽的効果を
生ずるために、おそいレリーズを使用していると
きに、さらに悪い状況になる。（この“サステイ
ン”の語は、本発明中で、エンベロープ振幅関数
の名目的な平担部分を表示するために用いられて
いる同じ言葉と混同されるべきでない。） 第１１図に示されたシステム論理ブロツク２３
０は、さもなければ困つた無音の条件を除去する
１方法である。この無音の条件は本発明者による
出願の、米国特許第4085644号「複音シンセサイ
ザー」（特開昭52−27621）に記載された形式の楽
音発生器において生じるものである。 エンベロープフエーズシフトレジスタ１４から
各フエーズ状態が読み出されるにつれて、それは
復号化され、フエーズ状態６，５および４は関連
するデビジヨン状態数とともに、フエーズ状態メ
モリ２３０に蓄積される。全部の利用できる楽音
発生器が割り当てられていて、新たな楽音スイツ
チが動作すると、“DEMAND”信号が生じてフ
エーズ状態メモリ２３０への入力データとして現
われる。対応するデビジヨン上のどの音がフエー
ズ状態６にあるかを決定するために検索が行なわ
れる。もしもフエーズ状態６に何もないと、次に
５が、そして次に４が調べられる。制御の優先性
はフエーズ状態６，５，４にある。かゝる音が見
出されると、NAU（Note Available Upper、ア
ツパデビジヨンに対応したDEMAND信号）がつ
くられる。NAUはADSRクロツク回路２３３を
アツパデビジヨンに関連して周波数を増加させ、
従つて速かに関連する音にそのレリーズを終了さ
せ、新しい音が速かに楽音発生システムに割り当
てられることを許す。もしも音がフエーズ状態４
にあると、NOTE REL−EASE信号が自動的に
生じ、フエーズ状態は５に増加される。 第１２図は、フエーズ状態復号器２３２とフエ
ーズ状態メモリ２３０を構成する論理回路を示し
ている。 インバータ２３４と２３５は、ANDゲート２
３６，２３７および２３８と関連してフエーズ状
態４，５，６を復号化し、かつフエーズ状態復号
器２３２を構成する。 エンベロープフエーズシフトレジスタ１４から
の出力ＳがANDゲート２３６によつて復号化さ
れるようにフエーズ４であり、かつデビジヨンシ
フトレジスタ１３から読み出されたデビジヨン信
号DIVがＵ（アツパデビジヨン）であれば、AND
ゲート２３９はフリツプフロツプ２４０をセツト
させる。 同様に、状態５がANDゲート２３７によつて
復号化され、かつDIV＝Ｕであれば、ANDゲー
ト２４１はフリツプフロツプ２４２をセツトさせ
る。状態６がANDゲート２３８によつて復号化
され、かつDIV＝Ｕであれば、ANDゲート２４
３はフリツプフロツプ２４４をセツトさせる。 シフトレジスタのどれか一回の完全な走査でフ
エーズ状態６が検出されると、フリツプフロツプ
２４４がセツトされ、“１”信号がライン２４９
にあらわれる。それはSFU2＝１である。フエー
ズ５が検出されてフエーズ６が検出されないと、
ANDゲート２４６はSFU1＝１にさせる。 シフトレジスタのどれかの走査で、状態４，５
あるいは６のいずれかがアツパデビジヨンに割り
当てられていることが検出され、かつ
“DEMAND”信号が存在すると、ANDゲート２
４８とORゲート２４７は“SEARCH UPPER”
信号をライン２５０上に生じさせる。デビジヨン
シフトレジスタ１３から読み出される各デビジヨ
ン番号に対してANDゲート２５１−１，２５１
−２，２５１−３およびORゲート２５４はT3＝
１を発生する。 DIVがＵに一致すると、ANDゲート２５２−
３とORゲート２５５はSFU２をT2に移送する。
同様にDIVがＵに一致すると、ANDゲート２５
３−３とORゲート２５６はSFU１をT1に移送す
る。 類似のゲートと論理回路が、ロワーとペダルデ
ビジヨンに対して示されている。これらの機能は
アツパデビジヨンの対応部分に対して述べたとこ
ろと同じである。 T3，T2，T1は、アツパマニユアルに対するフ
エーズ状態のうち、状態５より優先性を有する状
態６と、状態４より優先性を有する状態５を伴つ
た、シフトレジスタ走査の期間中に読み出された
状態をあらわす。優先性を有する状態だけがT3，
T2，T1に移送される。同様な優先性を有する状
態の移送が、デビジヨン状態Ｌ（ロワー）とデビ
ジヨン状態Ｐ（ペダル）がデビジヨンシフトレジ
スタ１３から読み出されるときに生じる。 優先性を有する状態T3，T2，T1は、コンパレ
ータ２５７で、現在読み出されているフエーズ状
態S3，S2，S1と比較される。比較が同一状態であ
ることを示すと、“EQUAL”信号がつくられる。 “EQUAL”信号が生じて、かつ“SEARCH
UPPER”信号がライン２５０上に存在すると、
ANDゲート２５８はNAU信号をライン２５９上
につくる。NAUがライン２５９上にあらわれる
と、アツパデビジヨンと関連するADSRクロツク
回路がその周波数を増加せしめられるので、対応
する音は速かにフエーズ状態６の終期に移行させ
られ、それ故その関連する楽音発生回路は、
“DEMAND”信号の発生をひき起した音にとつ
て利用できるものとされる。信号NAUと、ロワ
ーおよびペダルデビジヨンに対するその対応部分
の信号NALとNAPは、第１３図に示されるごと
く、NOTE RELEASE信号を自動的につくるた
めに用いられ、そしてこの信号は、もしも音が状
態４にあれば、状態４を終了させて、その状態を
状態５に増加させる。 NAUはまた、アツパデビジヨンに関連するフ
エーズ状態フリツプフロツプ２４０，２４２およ
び２４４をリセツトするために用いられる。 新しい振幅関数値はそれが発生されると、第１
図のシステム１０に対して示したように、ライン
１２を経て振幅利用手段に供給される。振幅利用
手段は、ドイツチエによつて米国特許第3809786
号に述べられているように、ADSR振幅関数を高
調波係数の積を形成するための２進乗算器で構成
できる。本発明者は、米国特許第4085644号「複
音シンセサイザー」にい振幅利用手段を記載し
た。後者のシステムにおいては、２進のADSR振
幅関数信号に変換される。得られたアナログ信号
はＤ−Ａ（digital to analog）変換器の方法によ
つてアナログ信号は、次に第２のＤ−Ａ変換器の
リフアレンス電圧として用いられる。第２のＤ−
Ａ変換器の機能は、音楽波形をあらわす２進デジ
タルデータワードを、音響システムを駆動するの
に適したアナログの音楽波形に変換することであ
る。これらの振幅利用手段のいずれにおいても、
タイムシエアリングの対策がなされているので、
ADSRエンベロープ発生器は多音（polyphonic
tone）発生システムと関連して使用されることが
できる。 振幅Ａをあらわすために使用されている13ビツ
ト全部を変換することは普通必要でない。。この
ビツト数は、振幅の小さな増加における丸め誤差
を生じさせないように使用されたものである。振
幅Ａの最上位ビツト８ビツトだけを上述のＤ−Ａ
変換器の手段でアナログ信号に変換するのが有利
である。 第１図に示されたシステム１０は、システム論
理ブロツク手段である正アタツク回路２７０によ
つてもたらされる“正アタツク”特性を含む。。
この論理ブロツクは、曲線形状パラメータＨの選
ばれた値と、振幅シフトレジスタ１５から読み出
された振幅Ａの現在の値とを比較する。現在の振
幅関数がエンベロープフエーズ状態Ｓ＝４に対応
し、かつＡ＝Ｈであれば、鍵盤検出と割当器シス
テムから受け取られたレリーズ信号NRに対応し
て、“NOTE RELESE”信号がつくられる。
“NOTERELESE”信号は前述のようにコンパレ
ータ２９によつて使用される。もし、状態Ｓが
１，２、あるいはＳ＝４のいずれかであり、かつ
ＡがＨに等しくないならば、NR信号は特定の音
が、前述のように対応するデビジヨンのアタツク
タイミングクロツクによつて、正規の形式で、フ
エーズ状態４に進みかつＡ＝Ｈである振幅関数を
有する時まで一時記憶メモリに保持され、その時
NOTE RELEASE信号がつくられる。 第１３図は正アタツク回路２７０のサブシステ
ム論理ブロツクを構成する論理回路を示してい
る。EX−ORゲート２７１−１ないし２７１−
５は、ANDゲート２７２−１ないし２７２−３
と関連して、２進データ信号コンパレータを構成
する。このコンパレータは、スケール選択部３５
（第１図）から読み出されたＨの選ばれた値と、
振幅シフトレジスタ１５から読み出された現在の
振幅値Ａの最上位ビツトを比較する。 ANDゲート２７３は、エンベロープフエーズ
シフトレジスタ１４から読み出された現在の状態
フエーズＳが値Ｓ＝４を持ち、かつコンパレータ
が等しいことを示せば、“１”信号を発生する。 正アタツクシフトレジスタ２７４は12個の１ビ
ツトワードを有するシフトレジスタである。これ
らの各ワードは、第１図に示された前述の他のシ
フトレジスタに含まれたワードに対応する。 ANDゲート２７６は、ANDゲート２７３から
の出力が“１”であり、かつORゲート２７８を
経て伝送された正アタツクシフトレジスタ２７４
から読み出された現在のワードが“１”であれ
ば、“NOTE RELEASE”信号を発生する。 “NOTE RELEASE”信号がつくられなけれ
ば、インバータ２７７は“１”信号をANDゲー
ト２７５へ送る。ビツトH5，H4，H3，H2，H1
のいずれかが、Ｈがゼロでないことをあらわして
“１”であれば、ORゲート２７９は“１”信号
をANDゲート２７５へ送る。従つて正アタツク
シフトレジスタから読み出された現在の蓄積デー
タが“１”であるか、あるいはNRが楽音検出と
割当器から受け取られ、Ｈがゼロでなく、
NOTE RELEASEが生じていなければ、AND
ゲート２７５は“１”信号を生じ、これは正アタ
ツクシフトレジスタ２７４に蓄積される。上述の
条件が生じなければ、“０”信号がこのシフトレ
ジスタに蓄積される。 第１４図に示すシステム２９０は、第１図のシ
ステム１０を実現するための他の手段である。シ
ステム２９０は、振幅曲線パラメータをＨの数個
の選ばれた値に限定することによつて、システム
１０で使われた演算方式の計算のいくつかを回避
したものである。これらの値はＨ＝1/2，Ｈ＝１
およびＨ＝０を使用するのが便利である。第３表
を観察することによつて、説明されているＨ＝1/
２の場合に対し、２進デジツトで表わされた振幅
のビツトがより簡潔な数列として生じることが示
されている。システム２９０は簡潔なビツト数列
を利用するための手段である。Ｈの他の値も実施
できるが、音楽的に最も有効な場合であるＨ＝1/
２，Ｈ＝１およびＨ＝０が特に簡潔であつて、し
かも本質的に同じ論理回路を必要とするのであ
る。 第１４図のシステム２９０において、フエーズ
状態復号器２９１はエンベロープフエーズシフト
レジスタ１４から読み出されたフエーズ状態に対
する２進数Ｓを復号化する。状態決定論理回路２
９２は、振幅シフトレジスタ１５から読み出され
た現在の振幅データ、フエーズ状態復号器２９１
によつて復号化された現在のフエーズ状態デー
タ、デビジヨンシフトレジスタ１３からのDIV信
号、現在のデビジヨンのデータに対するＨの選ば
れた値、および正アタツク回路２７０からの
NOTE RELEASE信号を受け取る。これらのデ
ータを用いて、状態決定論理回路２９２は第４表
に記載された演算方式を利用して更新された振幅
値A′を形成し、かゝる変化が要求されたとき、
フエーズ状態を変化させるため、データを供給す
る。 第１５図と第１６図は、フエーズ状態復号器２
９１、状態決定論理回路２９２およびフエーズ状
態増加部２９３を実施するために使用される論理
回路を示している。この論理回路は第４表を実施
する手段である。 インバータ２９５，２９６，２９７はANDゲ
ート２９８−１ないし２９８−６とともに、２進
フエーズデータ信号Ｓ＝S1，S2，S3からフエーズ
状態P1，P2，P3，P4，P5，P6を復号化するため
の、２進10進変換器を構成する。 ゲート論理回路２８１は、ライン３０７，３０
８，３０９を経てＨの値を状態決定論理回路の残
りの部分へ移送するための手段を与える。その結
果、Ｈの値はアツパ、ロワー、およびペダルデビ
ジヨン上で演奏される音に対する、演奏者によつ
て選ばれた値になる。DIVがＵ（アツパ）デビジ
ヨンに対応するときは、ANDゲート３０１−１，
３０２−１および３０３−１はアツパデビジヨン
に対し、予め選択されたＨの値をライン３０７，
３０８，３０９のうちの１つに移送する。AND
ゲート３０１−２，３０２−２および３０３−２
は、ロワーデビジヨンに対し予め選択されたＨの
値を、ライン３０７，３０８，３０９のうちの１
つに移送する。DIVがＰ（ペダル）デビジヨンに
対応するときは、インバータ２９９−１および２
９９−２は、ANDゲート３００とともにＰデビ
ジヨン信号を復号化し、ANDゲート３０１−３，
３０２−３および３０３−３は、ペダルデビジヨ
ンに対して予め選ばれたＨの値を、出力ライン３
０７，３０８，３０９のうちの１つへ移送する。 第１６図に示された論理回路は、曲線形状パラ
メータＨがすべてのデビジヨンに対してＨ＝１に
なるように選ばれた状態に対し、最初に述べる。
演算方式は、アツパデビジヨン上で演奏される単
一の音に対して述べる。12音への拡張は自明であ
る。 楽器の鍵盤上で１つの音が検出されると、
“NEW NOTE”信号が発生する。第４表は、す
べての新しい音に対して蓄積されている振幅は初
めの状態A2＝１にされ、すべての他のビツトは
“０”に等しく、フエーズ状態はP1（フエーズ１）
にさせられることを示している。この初めの状態
にすることは、NEW NOTE信号“１”をORゲ
ート３１０−３とORゲート３１２−２を経て受
けとつているANDゲート３２０−１に、ORゲー
ト３２５を経て移送されるP6＝１の信号によつ
てなし遂げられる。結果的に、A′2に対して“１”
信号がライン３２４−２上にあらわれ、すべての
他のA′j、ビツトは“０”である。このA′の値は
振幅フエーズシフトレジスタ１５に蓄積される。
第１５図では、NEW NOTE信号はORゲート３
２７と３３１を経て移送されて、状態ビツトS′1
＝１とする。他の出力ORゲート３３３と３３５
は入力信号を有しないので、結果的に、新しいフ
エーズ状態はＳ＝０，０，１即ちフエーズ状態１
にされている。 次の時刻に、A′の蓄積されている値がエンベ
ロープフエーズシフトレジスタから読み出され、
それは現在の振幅値Ａを示す。楽音は今、フエー
ズ状態P1にあり、その結果ORゲート３２６は
“１”信号を通過させ、“１”信号はANDゲート
３１４−３ないし３２０−３に送られる。この
“１”信号の存在はデータビツトA9……A1の２進
左シフトをひき起す。たとえば、信号A2＝１は
ORゲート３１０−２を経てANDゲート３１９−
３に移送され、その結果ライン３２４−３上に信
号A′3＝１としてあらわれる。これは１データビ
ツト位置の左シフトである。 フエーズ状態１のステツプ中で連続する動作
は、A8＝１となる時間まで継続的な左シフトを
ひき起こすことによつて同じやり方で続き、そし
て出力ライン３２４−９に移送されて、A′9＝１
とする。この瞬間に、ANDゲート３３８はGO
TO P2信号をつくる。なぜならば、その第１の
入力はA′9＝１であり、A′8＝０なのでインバータ
３３７は第２の入力信号を“１”にし、第３の入
力信号はP1＝１だからである。第１５図におい
て、GO TO P2は１であり、それはS′2を“１”
にし、そしてS′1＝S′3＝０なので状態Ｓ＝２の信
号が発生しエンベロープフエーズシフトレジスタ
１４に蓄積される。 Ｕデビジヨンの音は調べられて、今度はフエー
ズ状態P2におかれる。第１６図で、ORゲート３
２５はP2＝１の信号を、それがANDゲート３１
４−１ないし３２１−１に到着したとき、移送す
る。
【表】
とどまれ
同様にP2＝１の信号がANDゲート３１１−１
ないし３１１−８に加えられる。Ａに対するすべ
てのビツト位置は、A9＝“１”を除いては“０”
である。ORゲート３４１はP2＝１の信号を
ANDゲート３４２の１入力へ通過させる。AND
ゲート３４２の第２の信号はA9＝１であり、そ
の結果、“１”信号がANDゲート３４２によつて
つくられて、ORゲート３１２−８およびANDゲ
ート３１４−１を経てライン３２４−８へ移送さ
れてA′8＝１をつくる。P2＝１信号は、ORゲー
ト３４３と３４４を経て出力ライン３２４−９へ
移送され、それによつてA′9＝１を生じる。A′ビ
ツト位置のすべての残りは“０”になる。この状
態は第３表に掲げられたステツプ９に対応する。
故に結果としてA′9＝A′8＝１となり、フエーズ状
態P2にある音に対する次のステツプの期間中、
前節の動作が繰り返される。さらにA8が“１”
なので、この信号はORゲート３１２−７とAND
ゲート３１５−１を経てライン３２４−７に移送
されてA′7＝１をつくる。 前述の動作は連続するステツプに対して繰り返
されて、ステツプ９ないし１７に対して第３表に
示されたビツト位置のシーケンスを生じる。ステ
ツプ１７において、A′のすべてのビツト値は
“１”になる。この状態はANDゲート３４５，３
４６および３４７の樹枝状結合によつて検出され
てGO TO P3信号を発生せしめる。第１５図に
おいて、GO TO P3がつくられているので、そ
れはORゲート３３３を経てS′2＝“１”にし、OR
ゲート３３１を経てS′1＝“１”にする。従つてＳ
＝０，１，１即ちフエーズ状態３が蓄積状態とな
る。 フエーズ状態P3およびＨ＝１の期間中、AND
ゲート３４８は、“１”信号をANDゲート３１２
−２ないし３２１−２の１入力とする。従つて入
力信号A1ないしA8は、ORゲート３１０−１ない
し３１０−８およびANDゲート３１４−２ない
し３２１−２を経て出力ラインに移送され、故に
各入力ビツト位置は変化しないで出力ビツト位置
ラインに移送される。A9＝１はまたANDゲート
３４０と３１３−２を経てA′9へ変化しないで移
送される。結果的に、フエーズP3の各ステツプ
に対して、振幅関数はその最大値にとどまる。 楽音は演奏者がその音をレリーズするまで状態
３にとどまる。このレリーズは楽音検出と割当器
によつて検出され、NOTE RELEASE信号を発
生する。 第１５図において、NOTE RELEASEが存在
すると、ORゲート３２９と３３５はS′3＝１にす
る。ORゲート３２７と３３１は同様にS1＝１に
する。S′2＝０であるから従つてシステムはフエ
ーズ５；P5＝１におかれる。 第１６図に示すフエーズ状態P5＝１のための
論理回路は、第３表のステツプ１ないし１６に対
する論理を、逆の順序でくり返す。P5＝１に対
して、ORゲート３２６は、ANDゲート３１４−
３ないし３２０−３への１入力として“１”信号
を出す。Ｈ＝１、およびP5＝１なので、ANDゲ
ート３４９は“１”信号をつくり、それはORゲ
ート３５０を経てANDゲート３１３−３に対す
る信号入力の１つとしてあらわれる。第２の信号
は、A8＝１であり、これはORゲート３１０−８
を経て移送される。故にANDゲート３１３−３
によつて“１”の信号が生じ、出力ライン３２４
−９に移送されてA′9＝１を作る。A1ないしA7の
すべてのビツトは、対応する出力データビツト
A′2ないしA′8に対する左２進シフトとして移送さ
れる。信号A′1は“０”になる。新しい結果は第
３表にステツプ１５に対して示された２進ビツト
パターンである。 フエーズ状態５およびＡ＝１にする、おのおの
の連続するステツプに対して、Ａの左シフトが生
じる。フエーズ状態５は、入力データビツトが
A9＝１を有し、かつすべての他の入力ビツト位
置が“０”を有するとき、終了する。この状態は
ANDゲート３５１によつて検出される。ANDゲ
ート３５１はその３入力信号に対して“１”を有
し、故に“１”信号が生じてANDゲート３５３
にORゲート３５２を経て送られる。P5＝１なの
で、ANDゲート３５３は“１”信号をORゲート
３５４へ送り、それによつてGO、TO P6信号を
つくる。 第１５図において、GO TO P6信号が“１”
のときは、S′8＝S′2＝１かつS′1＝０となつて、フ
エーズ状態値Ｓ＝６をエンベロープフエーズシフ
トメモリ中におく。 前述のごとく、P6＝１かつＨ＝１のとき、第
１６図に示される論理回路は、A′を入力データ
Ａの２進右シフトにする。これらの２進右シフト
は、フエーズ状態６の各ステツプに対し出力振幅
A′＝０になるまで行なわれる。このステツプに
おいて、システム２９０は対応する楽音またはＡ
検出論理のゼロ値のために、フエーズ状態６にお
いて無限に動作し続けることができる。ここでＡ
検出論理は、その音に割り当てられた論理は、新
しく動作した音に対して再び割り当てられること
ができるということを表わすために、楽音検出と
割当器による使用のために、“レリーズの終期”
信号を供給するために使用されたものである。 次に第１５図と第１６図に示される論理回路は
値Ｈ＝1/2が選ばれたデビジヨンで楽音が演奏さ
れる場合について述べられている。フエーズ１と
２に対しては、同じフエーズとＨ＝１に対して前
述したステツプが繰り返される。 ステツプ１６に到達すると、システムは再びフ
エーズ状態３におかれる。Ｈ＝1/2であるので、
フエーズ状態３におけるステツプは、Ｈ＝１の時
の状態に対して前述したところとは異なる。P3
＝１なので、ORゲート３２６は“１”信号を
ANDゲート３１４−３ないし３２０−３への入
力の１つとしてひきおこす。ビツトA1＝１はラ
イン３２４−１に移送されないので、故にA′1＝
０である。ビツト位置A1ないしA7は１位置の左
２進シフトを受けて、対応する出力ビツトA′2な
いしA′8としてあらわれるだろう。“１”の信号が
ORゲート３５０を経てANDゲート３１３−３に
移送される。従つて入力ビツトA8＝１はORゲー
ト３４４を経てA′9へ左シフトされる。 上記の左シフト動作は、フエーズ状態３の各ス
テツプに対しＨ＝1/2の間繰り返される。フエー
ズ状態３の終りは、A9＝A8＝１かつA7＝０のと
き検出される。この状態はANDゲート３５５に
よつて検出され、ANDゲート３５５はGO TO
P4信号を発生しORゲート３５７を経て移送され
る。 第１５図の状態論理回路は、GO TO P4信号
がS′3＝１かつS′2＝S′1＝０ならしめ、そしてこれ
はその音に対してフエーズ状態を状態４に置くこ
とを示している。 P4＝１のとき、第１６図のORゲート３２５
は、“１”信号をANDゲート３１４−１ないし３
２１−１におく。ORゲート３１２−７ないし３
１２−１と関連して、結果は入力データビツト
A8ないしA2の右２進シフトであり、これは対応
する出力データビツトA′7ないしA′1としてあらわ
れる。ライン３２４−８にはデータが移送されな
いのでS′8＝０である。ANDゲート３５４Ａは両
入力に対して“１”信号を有する。従つて“１”
信号がORゲート３４４を経て出力データライン
３２４−９へ移送されて、A′9＝１とする。結果
は第３表にステツプ２５に対して示された２進ビ
ツトパタンとなる。 フエーズ状態４のステツプの残りに対して、同
じ動作が上述のごとく繰り返される。右２進シフ
トがなし遂げられ、A′9は“１”の値に保たれる。
その音が楽器上で作動せしめられる限りフエーズ
４は続く。ステツプ３２で一定の状態に達し、そ
のときA′9＝１であり、すべての他のビツト位置
は“０”である。 音がレリーズされると、P5＝１の信号がＨ＝
１である状態に対し前述したように生じる。P5
＝１のとき、ORゲート３２６は“１”信号を
ANDゲート３１４−３ないし３２０−３の１入
力に移送する。ANDゲート３５８を経て移送さ
れたNOTE RELEASE信号は、入力データA8な
いしA1のすべての値を、ORゲート３１０−１な
いし３１０−８を通ずる信号移送によつて、効果
的に“１”ならしめる。かくしてA1ないしA7の
“１”ビツトは左シフトされて、出力データビツ
トA′2ないしA′8としてあらわれる。A′1は、信号
が出力データライン３２４−１に移送されないの
で“０”である。同様にA′9は、P5＝１およびＨ
＝１に対し出力データライン３２４−９に信号が
移送されないので“０”である。 フエーズ状態５の残りのステツプに対して、同
じ動作が上述のごとく繰り返される。即ち左２進
シフトが各ステツプごとに行なわれ、一方、A′9
は“０”を保つ。 Ｈ＝1/2に対してフエーズ６に入る。このとき
第３表にステツプ４０８に対して示したごとく、
A′8＝１およびA′7＝０である。この状態はAND
ゲート３５９によつて検出され、ANDゲート３
５９は検出信号をORゲート３５２を経てANDゲ
ート３５３へ移送する。現在の状態値がP5なの
で、ANDゲート３５３は“１”信号をORゲート
３５４へ送り、従つてGO TO P6信号を生じ、
これは第１５図に示すごとくS′3＝S′2＝１および
S′1＝０にする。 フエーズ状態６の間、ORゲート３２５はAND
ゲート３１４−１ないし３２１−１の１入力に
“１”信号を送らせる。結果的に、Ｈ＝１の場合
に対して前述したごとく、フエーズ状態６の各ス
テツプに対して、出力A′は入力２進データＡの
１ビツト位置の右２進シフトである。 第１５図および第１６図に示す論理回路は、次
にそれに対して値Ｈ＝０が選ばれた音に対して吟
味される。第１５図に示される論理回路の吟味
は、Ｈ＝０の場合の間、フエーズ状態１と２に対
するステツプは、前述したごとくＨ＝1/2のとき
同じフエーズ状態のステツプのためのそれと同じ
であることを立証する。その上フエーズ状態３の
終期の検出とフエーズ状態３の創作および信号
P3＝１の発生はまた、Ｈ＝1/2のときの状態と同
じである。フエーズ状態３のステツプとＨ＝０の
間、入力データの組Ａの左２進シフトはＨ＝1/2
の場合に対すると同じやり方で生じる。 Ｈ＝０に対して、フエーズ状態３の終期はA′0
＝１およびA′8＝０のときおこる。この終期の状
態はANDゲート３５６によつて検出され、AND
ゲート３５６は“１”信号を生じ、ORゲート３
５７によつて移送されたとき、GO TO P4信号
となる。 Ｈ＝０に対してフエーズ状態４の間、ORゲー
ト３２５はANDゲート３１４−１ないし３２１
−１の１入力端子に“１”信号を移送する。かく
して前述のごとくフエーズ状態４の各ステツプに
対して、入力データＡの右２進シフトは出力デー
タA′に移送される。 Ｈ＝０に対しフエーズ状態４の終期は出力振幅
A′のすべてのビツトが“０”であるとき生じる。
この終期の状態はNORゲート３６０によつて検
出される。Ｈ＝０に対し、フエーズ状態５には入
らず、システムは直ちにフエーズ状態６におかれ
て、新しい音の検出と割り当てを待つ。 ANDゲート３６１と３６２は正アタツク回路
２７０によつて使用されるSUSTAIN信号をつく
る。ANDゲート３６１はＨ＝１およびP3＝１の
場合に対してこの信号を生じて、振幅関数がその
アタツクフエーズを終了したことを表わす。同様
にANDゲート３６２はＨ＝1/2およびP4＝１の
ときSUSTAIN信号を生じる。正アタツクはＨ＝
０の場合には使用されない。第１３図に示された
論理回路のあるものは第１５図と第１６図に重複
しているので、正アタツクがシステム２９０と関
連して使用されると、ANDゲート２７３から導
かれるライン３６５は除去され、ORゲート３６
３からの“SUSTAIN”信号はANDゲート２７
６に接続される。さらに、ORゲート２７９から
導かれるライン３６６は除去され、信号Ｈ＝０は
逆にされそしてANDゲート２７５への置換
（replacement）信号入力として使用される。こ
の変更は第１３ｂ図に示される。 システム２９０のための第１６図に示された論
理回路は、他の振幅関数曲線を含みかつＨの付加
的な値を与えるために容易に変更できる。飛び越
し（akip）論理がシステム１０と２９０の両者
に用いられて、選ばれたフエーズ状態を消去させ
ることができる。たとえば、音楽的効果のために
は、フエーズ状態２から状態５へ直接行くことが
望ましい。このような状態飛び越しは、状態数Ｓ
が３と４の値を持つのを妨げることによつて達成
される。 本発明は鍵盤スイツチ検出と割当器との関連で
記述されたが、そのためにかかるシステムに限定
されるものではない。 以下本発明の実施の態様を列記する。 １ 発生される楽音を選択するために、作動状態
と開放状態との間で動作できる打鍵手段を有
し、発生できる楽音の数より多くない多数の楽
音発生器を有する電子楽器において、後に読み
出されるべき振幅変化データを蓄積する第２の
メモリ手段と、後に読み出されるべきフエーズ
状態データを蓄積する第３のメモリ手段と、論
理タイミング信号を発生する主クロツク手段
と、前記論理タイミング信号に応動し、それに
より前記多数の楽音発生器の同じ構成部分に対
応する振幅変化データ及びフエーズ状態データ
が前記第２のメモリ手段及び前記第３のメモリ
手段から読み出されるようにするメモリ読み出
し手段と、振幅変化曲線形状パラメータが選択
されるスケール選択手段と、前記第２のメモリ
手段から読み出された振幅変化データと前記第
３のメモリ手段から読み出されたフエーズ状態
データと前記選ばれた振幅変化曲線形状パラメ
ータとに応動して新しい振幅が発生される第１
の演算手段と、前記の選ばれた振幅変化曲線形
状パラメータに応動して初期設定された振幅が
発生され、かつ前記第２及び第３のメモリ手段
から読み出されたデータに応じて、前記の新し
い振幅と前記初期設定された振幅との間で選択
がなされる第１の決定手段と、前記の論理タイ
ミング信号に応動して前記新しい振幅変化又は
前記第１の決定手段により選択された初期設定
振幅と、前記第２のメモリ手段から読み出され
たデータとの間で選択がなされ、該選ばれたデ
ータを第２のメモリ手段に蓄積させる第２の決
定手段と、前記第１の決定手段に応動して前記
第３のメモリ手段から読み出されたフエーズ状
態データが修正され、かつ第３のメモリ手段に
蓄積されるフエーズ状態修正手段と、前記第２
の決定手段によつて選択された前記選ばれたデ
ータが、前記多数の楽音発生器の前記構成部分
によつて利用されて、対応する楽音波形のアタ
ツク、デイケイ、サステイン、レリーズ振幅変
化に応じたエンベロープを作る振幅利用手段
と、からなることを特徴とし、前記楽器により
発生される楽音のアタツク、デイケイ、サステ
イン、及びレリーズエンベロープ振幅変化の領
域をシミユレートするシステム。 ２ 前記フエーズ状態データは、楽音波形振幅変
化の前記アタツク領域の対応する部分を示す多
数のフエーズ状態数と、前記楽音波形振幅変化
のデイケイ領域の対応する部分を示す多数のフ
エーズ状態数と、前記楽音波形振幅変化のレリ
ーズ領域の対応する部分を示す多数のフエーズ
状態数から選ばれた数と、からなることを特徴
とする前記第１項記載の電子楽器。 ３ 前記打鍵手段は、さらに、前記多数の楽音発
生器の構成部分が作動した鍵に割り当てられ、
該割り当てに応じてニユーノート（新しい楽
音）信号が作られ、前記作動した鍵が開放され
たときノート（楽音）レリーズ信号が発生する
割り当て手段と、前記ニユーノート信号に応じ
て前記アタツク領域に対応する前記フエーズ状
態数の最小数が前記第３のメモリ手段に蓄積さ
れ、かつ前記ノートレリーズ信号に応じて前記
レリーズ領域に対応するフエーズ状態数の最小
数が前記第３のメモリ手段に蓄積される初期回
路手段と、からなる前記第２項記載の電子楽
器。 ４ 前記スケール選択手段は、さらに、前記振幅
曲線形状パラメータの多数の値を蓄積するため
のスケールメモリ手段と、前記振幅曲線形状パ
ラメータの選ばれた値が前記スケールメモリ手
段から読み出される選択制御手段と、からなる
ことを特徴とする前記第１項記載の電子楽器。 ５ 前記フエーズ状態データは、さらに前記アタ
ツク領域に対応するフエーズ状態数１及び２か
ら選ばれた数と、前記デイケイ領域の対応する
部分を示すフエーズ状態数３及び４から選ばれ
た数と、前記レリーズ領域の対応する部分を示
すフエーズ状態数５及び６から選ばれた数と、
を具える前記３項記載の楽器。 ６ 前記第１の演算手段は、さらに、前記新しい
振幅変化A′を次の繰り返し関係式 A′＝KA＋Ｎ （ただし、Ａは前記第２のメモリ手段から読
み出された前記振幅変化、Ｎ及びＫは一組の一
定値から選択された値）に従つて演算する振幅
評価（数値計算）回路を具える前記第３項記載
の楽器。 ７ 前記第１の演算手段は、前記新しい振幅変化
A′を次の繰り返し関係式 A′＝KA＋Ｎ （ただし、Ａは前記第２のメモリ手段から読
み出された前記振幅変化、Ｎ及びＫは一組の一
定値から選択された値であり、前記フエーズ状
態数１に対してはＫ＝２及びＮ＝０；フエーズ
状態数２に対してはＫ＝1/2，Ｎ＝1/2；フエー
ズ状態数３に対してはＫ＝２，Ｎ＝−１；フエ
ーズ状態数４に対してはＫ＝1/2，Ｎ＝Ｈ／
２；フエーズ状態数５に対してＫ＝２，Ｎ＝−
Ｈ；フエーズ状態数６に対してはＫ＝1/2，Ｎ
＝０；かつここで、Ｈは前記スケール選択手段
によつて選ばれた前記振幅変化曲線形状パラメ
ータである）に従つて演算する振幅評価（数値
計算）回路を具える前記第５項記載の楽器。 ８ 前記振幅評価（数値計算）回路は、さらに、
前記繰り返しの関係式のKA項が、前記第２の
メモリ手段から読み出された前記振幅データＡ
から、前記第３のメモリ手段から読み出された
前記フエーズ状態データの、最下位ビツトにお
ける“１”に応じてＡをあらわす２進ビツトの
１ビツト位置の左２進シフトを生ぜしめ、前記
最下位ビツトにおける“０”に応じて１ビツト
位置の右２進シフトを生ぜしめることによつて
数値計算される２進データシフト回路からなる
ことを特徴とする前記第７項記載の楽器。 ９ 前記第１の決定手段は、さらに、前記スケー
ル選択手段によつて選ばれた前記振幅変化曲線
形状パラメータＨに応動し、また前記第３のメ
モリ手段から読み出された前記フエーズ状態デ
ータに応動し、こゝで前記フエーズ状態数１が
等しい間は初期状態振幅値A01が次の関係式 A01＝1/22-B に従つて評価（数値計算）され、こゝでＢ＝
2K-1−１とＫは前期アタツク領域を含む演算ス
テツプの数であり、前記フエーズ状態数が３に
等しい間は初期状態振幅値A03が次の関係式 A03＝１−A01（１−Ｈ） に従つて評価（数値計算）され、前記フエーズ
状態数が５に等しい間は初期状態振幅値A05が
次の関係式 A05＝Ｈ（１−A01） に従つて評価（数値計算）される初期振幅評価
（数値計算）回路と、前記振幅変化曲線形状パ
ラメータＨと前期フエーズ状態データに応動
し、こゝで終期振幅AEj，がフエーズ状態ｊの
間、次の関係式 AE1＝1/2 AE2＝１ AE3＝（１＋Ｈ）／２ AE4＝Ｈ AE5＝Ｈ／２ に従つて発生される終期振幅評価（数値計算）
回路と、からなることを特徴とする前記第７項
記載の楽器。 10 前記第１の決定手段は、さらに、前記第２の
メモリから読み出された前記振幅データＡが、
指数ｊが前記フエーズ状態ｊである前記終期振
幅値A0jに等しい時、または前記新しい楽音
（ニユーノート）信号が作られた時、または前
記NOTE RELEASE信号が作られた時YES信
号がつくられるコンパレータ手段と、前記
YES信号に応動し、YES信号が作られ、かつ
前記フエーズ状態数が０，２または４であれば
前記初期状態価A0（ｊ＋Ｈ）が選択され、また
YES信号が発生されずあるいは前記フエーズ
状態数が１，３または５であれば前記の新しい
振幅A′が選択されるエンベロープイニシアラ
イザ手段と、からなることを特徴とする前記第
９項記載の楽器。 11 前記主クロツク手段は、さらに、当該多数の
各構成部分が前記第３のメモリ手段から読み出
された前記フエーズ状態の各々と関連されうる
多数の周波数調整可能なタイミングクロツクか
らなることを特徴とする前記第10項記載の楽
器。 12 前記メモリ復号化手段は、さらに、前記第２
のメモリ手段と前記第３のメモリ手段に蓄積さ
れたデータが、前記主クロツク手段に応じて繰
り返し読み出され、従つて前記多数の楽音発生
器の各構成部分に対応してデータをすべて順序
づけるメモリアドレス回路からなることを特徴
とする前記第11項記載の楽器。 13 前記第２の決定手段は、さらに、前記多数の
周波数を調整できるタイミングクロツクの対応
するメンバと関連を有し、該周波数タイミング
クロツクによつて作られた信号が後に読み出さ
れるために蓄積されるタイミング信号メモリ手
段と、前記第３のメモリ手段から読み出された
前記フエーズ状態データに応じて、前記信号蓄
積手段から読み出された内容から選択がなされ
るフエーズ選択手段と、該フエーズ選択手段に
よつて選択された前記信号蓄積手段におけるゼ
ロでない値に応じて、前記エンベロープイニシ
アライザ手段から前記の新しい振幅A′が選択
され、前記のフエーズ選択手段によつて選択さ
れた前記信号蓄積手段におけるゼロ値に応じ
て、前記第２のメモリ手段から読み出された前
記データが選択される第２の振幅選択手段と、
該第２の振幅選択手段によつて選択されたデー
タが前記第２のメモリ手段に蓄積される蓄積手
段と、からなることを特徴とする前記第12項記
級載の楽器。 14 前記フエーズ状態修正手段は、さらに、前記
第３のメモリ手段から読み出された前記フエー
ズ状態データＰが前記エンベロープイニシアラ
イザ手段によつて作られた前記YES信号に応
じて、前記の新しい振幅A′が第２の決定手段
によつて選択された時、次の関係式 P′＝１＋Ｐ（モジユロ６） に従つて次に続くフエーズ状態数P′に増加され
る増分手段からなることを特徴とする前記第10
項記載の楽器。 15 前記多数の楽音発生器がアナログ楽音波形を
作り、かつ前記振幅利用手段は、さらに、前記
データをあらわし、前記蓄積手段によつて蓄積
されるようにする２進データワードが、前記多
数の楽音発生器による利用のためにアナログ電
圧に変換され、従つて前記楽音波形のエンベロ
ープ応答の効果を生じるＤ−Ａ変換器からなる
ことを特徴とする前記第13項記載の楽器。 16 前記多数の楽音発生器は、楽音波形のデジタ
ルサンプルを作り、かつ前記振幅利用手段は、
さらに、楽音波形の前記デジタルサンプルが前
記蓄積手段によつて蓄積されたデータをあらわ
す２進データワードによつて重みづけされ、従
つて前記楽音波形のエンベロープ応答の効果を
生じるスケール手段からなることを特徴とする
前記第13項記載の楽器。 17 前記打鍵手段は、さらに、前記多数の楽音発
生器が作動した鍵に割り当てられており、かつ
追加の鍵が作動された時DEMAND信号が作ら
れる割り当て手段を具え、当該組み合わせは、
さらに、前記第２のメモリ手段及び前記第３の
メモリ手段に蓄積号されたデータが前記主クロ
ツク手段に応じて繰り返し読み出され、従つ
て、前記多数の楽音発生器の各構成部分に対応
するデータを介して順序づけるメモリアドレス
回路と、１組のフエーズ状態数に対応して前記
メモリアドレス回路によつて前記第３のメモリ
手段から読み出された前記フエーズ状態データ
を蓄積するための多数のフエーズ蓄積手段と該
フエーズ蓄積手段に蓄積された前記フエーズ状
態データの間で優先性が確立され、該優先性は
最高位の優先性から最低位の優先性までの範囲
を有する優先性回路手段とからなるフエーズ状
態メモリ手段と、前記DEMAND信号に応じて
前記最高位の優先性のフエーズ状態データに対
応して前記第２のメモリ手段から読み出された
前記データはゼロ値に初期設定され、対応する
前記最高位の優先性のフエーズ状態は前記最低
位の優先性に初期設定される初期設定回路と、
からなることを特徴とする前記第２項記載の組
み合わせ。 18 前記打鍵手段は、さらに、前記多数の楽音発
生器が作動した鍵に対して割り当てられていて
かつ追加して鍵が作動された時DEMAND信号
が作られ、前記フエーズ状態データがさらに、
前記アタツク領域の対応する部分をあらわすフ
エーズ状態数１と２から選ばれた数と、前記デ
イケイ領域の対応する部分をあらわすフエーズ
状態数３と４から選ばれた数と、前記レリーズ
領域の対応する部分をあらわすフエーズ状態数
５とから選ばれた数とからなる割り当て手段と
からなり、当該組み合わせは、さらに、前記の
フエーズ状態４，５及び６に対応する多数のフ
エーズ蓄積手段からなるフエーズ状態メモリ手
段と、前記フエーズ状態４，５及び６に応動
し、前記第３のメモリ手段から読み出されたデ
ータが前記フエーズ蓄積手段の対応する構成部
分に蓄積されるフエーズ蓄積回路と、フエーズ
状態６に対応するデータが存在すればそれが選
択され、フエーズ状態５に対応するデータが存
在してフエーズ状態６に対応するデータが存在
しなければ、フエーズ状態５に対応するデータ
が選択され、フエーズ状態４に対応するデータ
が存在してフエーズ状態６とフエーズ状態５に
対応するデータが存在しなければフエーズ状態
４に対応するデータが選択される多数の優先論
理回路からなるフエーズ状態優先回路と、デー
タが前記フエーズ蓄積手段から読み出されて前
記フエーズ状態優先回路によつて選択的に選ば
れるフエーズデータ読み出し手段と、前記フエ
ーズ状態優先回路によつて選択的に選択された
前記データが前記第３のメモリ手段から読み出
された前記フエーズ状態データと比較され、比
較されたデータが等しければ、EQUAL信号が
発生されるフエーズ状態コンパレータ手段と、
前記EQUAL信号と前記DEMAND信号に応じ
て前記フエーズ蓄積手段がゼロにリセツトされ
るフエーズ初設定手段と、前記EQUAL信号に
応動し、前記第２のメモリ手段に蓄積された前
記データがフエーズ状態６の終期に対する振幅
変化に対応せしめられる振幅初期設定手段と、
からなることを特徴とする前記第１項記載の組
み合わせ。 19 前記振幅初期設定手段は、さらに前記
EQUAL信号に応じて前記多数の周波数調整可
能なクロツクの構成部分が周波数を増加せしめ
られ、従つて対応するフエーズ状態を迅速に前
記フエーズ状態６の成分ステツプに完結させる
時間速度（タイムレート）回路手段からなるこ
とを特徴とする前記第18項記載の組み合わせ。 20 後で読み出される前記楽音（ノート）レリー
ズデータを蓄積するための第４のメモリ手段
と、前記第２のメモリ手段と前記第３のメモリ
手段及び前記第４のメモリ手段に蓄積されるデ
ータが前記主クロツク手段に応じて繰り返し読
み出され、それによつて前記多数の楽音発生器
の各構成部分に対応するデータを介してすべて
順序づけるメモリアドレス回路と、前記第３の
メモリ手段から読み出された前記フエーズ状態
数に応動し、該フエーズ状態数が予め選ばれた
数より少なければ、前記ノートレリーズ信号が
阻止されて前記第４のメモリ手段に蓄積させる
ようにするノート（楽音）レリーズ決定回路
と、前記第３のメモリ手段から読み出された前
記フエーズ状態データが前記の予め選ばれた数
より少なくなければ、前記第４のメモリ手段か
ら読み出されたゼロでないデータがノートレリ
ーズ信号を作るノートレリーズコンパレータ
と、をさらに含むことを特徴とする前記第３項
記載の組み合わせ。 21 後で読み出される前記ノートレリーズデータ
を蓄積するための第４のメモリ手段と、前記第
２のメモリ手段と前記第３のメモリ手段及び前
記第４のメモリ手段に蓄積されたデータが前記
主クロツク手段に応じて繰り返し読み出され、
従つて前記多数の楽音発生器の各構成部分に応
じてデータを順序づけるメモリアドレス回路
と、前記振幅変化曲線形状パラメータＨと前記
第２のメモリ手段から読み出された前記振幅デ
ータとの間で比較がなされ、該比較データの間
の差がある特定の数より少なければ比較信号が
発生される第２コンパレータ手段と、前記第３
のメモリ手段から読み出された前記フエーズ状
態数に応動し、フエーズ状態数が４に等しくか
つ前記比較信号が発生される場合、SUSTAIN
信号が発生される状態回路と、前記SUSTAIN
信号が発生していれば前記ノートレリーズ信号
が阻止されず、SUSTAIN信号が発生してゼロ
でない値が前記第４のメモリ手段から読み出さ
れていれば、新しいノートレリーズ信号が作ら
れ、前記パラメータＨがゼロでない場合、次い
でノートレリーズ信号が阻止されるか又は前記
の新しいノートレリーズ信号が作られない場
合、ゼロでないデータの値が前記第４のメモリ
手段に蓄積されるレリーズ論理回路と、をさら
に含むことを特徴とする前記第３項記載の組み
合わせ。 22 前記フエーズ状態データは、さらに、前記ア
タツク領域の対応する部分をあらわすフエーズ
状態数１及び２から選ばれた数と、前記デイケ
イ領域の対応する部分をあらわすフエーズ状態
数３及び４から選ばれた数と、前記レリーズ領
域の対応する部分をあらわすフエーズ状態数５
及び６から選ばれた数と、からなり、かつ前記
第１の演算手段は、さらに、前記振幅変化曲線
形状パラメータの選ばれた値Ｈと前記フエーズ
状態数からの選ばれた前記値とに応動して前記
の新しい振幅A′が発生される２進評価（数値
計算）手段からなることを特徴とする前記第３
項記載の楽器。 23 前記振幅変化曲線形状パラメータは、前記ス
ケール選択手段によつて値Ｈ＝１，Ｈ＝1/2，
Ｈ＝０の組から選択され、その前記組み合わせ
は、さらに、前記の選ばれた値Ｈとフエーズ状
態数からの前記の選ばれた数とに応動し、フエ
ーズ状態数１に対して初期状態振幅A01が、す
べてのビツトが“０”と次の関係式 A01＝1/22-B に対応するビツト位置における１個の“１”に
よりつくられ、こゝでＢ＝2K-1−１かつＫは前
記アタツク領域を構成する演算ステツプの数で
あり、フエーズ状態数３に対して初期状態振幅
A03が、Ｈ＝１とＨ＝1/2に対してすべてのビ
ツト“１”によりつくられ、フエーズ状態数５
に対して初期状態振幅A05が、Ｈ＝1/2に対し
て最上位ビツトが“０”で他のすべてのビツト
が“１”によりつくられ、またA05がＨ＝１に
対してすべてのビツト“１”によりつくられ、
かつ前記初期状態の振幅値が前記第２のメモリ
手段から読み出された前記振幅値Ａと置換され
る初期状態２進振幅論理回路を具えることを特
徴とする第22項記載の楽器。 24 AMが前記第２のメモリ手段から読み出され
た前記振幅Ａの２進表示の最上位ビツトを示
し、AM-1がＡの第２上位ビツトを示し、AM-2
がＡの第３上位ビツトを示し、前記フエーズ状
態修正手段は、さらに、前記フエーズ状態数Ｐ
と前記の選ばれた値Ｈとに応動し、Ｐが次の決
定法則 Ｈ＝１に対して、 Ｐ＝１，AM＝１，AM-1＝０，の場合、Ｐは
Ｐ＝２に増加され、 Ｐ＝２，Ａのすべてのビツトが１の場合、Ｐ
はＰ＝３に増加され、 Ｐ＝３，NOTE RELEASEが発生される場
合、ＰはＰ＝５に増加され、 Ｐ＝５，AM＝１，AM-1＝０，の場合、Ｐは
Ｐ＝６に増加され、 Ｈ＝1/2に対して、 Ｐ＝２，AM＝１，AM-1＝０，の場合、Ｐは
Ｐ＝２に増加され、 Ｐ＝２，Ａのすべてのビツトが１の場合、Ｐ
はＰ＝３に増加され、 Ｐ＝３，AM＝１，AM-1＝１，AM-2＝０，の
場合、ＰはＰ＝４に増加され、 Ｐ＝４，NOTE RELEASEが発生される場
合、ＰはＰ＝５に増加され、 Ｐ＝５，AM-1，AM-2＝０，の場合、ＰはＰ
＝６に増加され、 Ｈ＝０に対して、 Ｐ＝１，AM＝１，AM-1＝０，の場合、Ｐは
Ｐ＝２に増加され、 Ｐ＝２，Ａのすべてのビツトが１の場合、Ｐ
はＰ＝３に増加され、 Ｐ＝３，AM＝１，AM-1＝０，の場合、Ｐは
Ｐ＝４に増加され、 Ｐ＝４，Ａのすべてのビツトが０の場合、Ｐ
はＰ＝６に増加される。 に従つて増加され、前記フエーズ状態数が前記
のニユーノート信号の発生に応じてＰ＝１に増
加せしめられる増分回路からなることを特徴と
する前記第23項記載の楽器。 25 前記２進評価（数値計算）手段は、さらに、
前記の新しい振幅A′が前記フエーズ状態数Ｐ
と前記の選ばれた値Ｈとに応じて次の論理関係
式 Ｐ＝１，Ａを１ビツト位置だけ左２進シフ
ト、 Ｐ＝２，Ａを１ビツト位置だけ右２進シフト
し、AM＝１とする。 Ｐ＝３，Ａを１ビツト位置だけ左２進シフ
ト、 Ｐ＝４，Ａを１ビツト位置だけ右２進シフト
し、 もしもＨ＝1/2ならばAM＝１とする。 Ｐ＝５，Ｈ＝０，Ａを１ビツト位置だけ右２
進シフトする。 Ｐ＝５，Ｈ＝１，Ａを１ビツト位置だけ左２
進シフトする。 Ｐ＝５，Ｈ＝1/2，Ａを１ビツト位置だけ左
２進シフトし、AM＝０とする。 Ｐ＝６，Ａを１ビツト位置だけ右２進シフト
する。 に従つて前記振幅Ａから発生される２進データ
シフト手段からなることを特徴とする前記第24
項記載の楽器。 26 作動状態と開放状態の間で動作できる打鍵手
段を有する電子楽器において、後に読み出され
るべき振幅とフエーズ状態のデータを蓄積する
メモリ手段と、読み出されるべきデータを前記
メモリ手段に蓄積させるメモリアドレス手段
と、前記メモリ手段から読み出されるデータに
応動して新しい振幅が発生される演算手段と、
前記の新しい振幅と演算された初期状態フエー
ズ振幅との間で選択がなされる決定手段と、タ
イミングクロツクに応じて前記決定手段による
選択と前記メモリ手段から読み出された振幅デ
ータとの間で選択がなされるタイミングクロツ
ク回路からなるタイミング手段と、該タイミン
グ手段によつて選択された振幅データが前記メ
モリ手段に蓄積され、前記の演算された初期状
態振幅が選択されると前記フエーズ状態データ
が増分されて前記メモリ手段に蓄積される第２
メモリアドレス手段と、からなることを特徴と
する電子楽器。 27 前記スケールメモリ手段は、さらに、後に読
み出されるデビジヨンデータを蓄積する第１の
メモリ手段と、前記論理タイミング信号に応動
し前記第２のメモリ手段から読み出されたデー
タに対応して第１のメモリ手段からデータが読
み出される第２メモリ復号化手段と、前記振幅
変化曲線形状パラメータの選ばれた値が前記第
１のメモリ手段から読み出された楽器デビジヨ
ンデータに応じて前記スケールメモリ手段から
読み出されるようにする選択制御手段と、から
なることを特徴とする前記第４項記載の電子楽
器。 28 前記主クロツク手段は、さらに、後で読み出
される楽器デビジヨンデータを蓄積する第１メ
モリ手段と、多数の周波数調整クロツクと、を
具え、前記多数の各構成部分は、前記第３のメ
モリ手段から読み出された前記各フエーズ状態
と前記第１のメモリ手段から読み出された前記
楽器デビジヨンデータとに関連づけられ得る前
記第10項記載の楽器。 29 前記第２の決定手段は、さらに、前記多数の
周波数を調整できるタイミングクロツクの対応
する構成部分と関連し、前記周波数タイミング
クロツクによつてつくられた信号が後に読み出
されるように蓄積されるタイミング信号メモリ
手段と、前記第３のメモリ手段から読み出され
た前記フエーズ状態データに応じて、前記信号
蓄積手段から読み出された内容より選択がなさ
れるフエーズ選択手段と、前記第３のメモリ手
段から読み出された前記の楽器デビジヨンデー
タに応答して、前記フエーズ選択手段によつて
選択された前記信号蓄積手段から読み出された
内容より選択がなされるデビジヨン選択手段
と、該デビジヨン選択手段によつて選択された
前記信号蓄積手段におけるゼロでない値に応じ
て、前記エンベロープイニシアライザ手段から
の前記新しい振幅A′が選択され、前記デビジ
ヨン選択手段によつて選択された前記信号蓄積
手段におけるゼロ値に応じて、前記第２メモリ
手段から読み出された前記データが選択される
第２振幅選択手段と、該第２振幅選択手段によ
つて選択されたデータが前記第２のメモリ手段
に蓄積される蓄積手段と、からなることを特徴
とする前記第28項記載の楽器。 30 前記第２振幅選択手段は、さらに、前記デビ
ジヨン選択手段によつて選択された前記信号蓄
積手段におけるゼロでない値に対応して前記新
しい振幅A′が選択され、前記デビジヨン選択
手段によつて選択された前記蓄積手段における
ゼロ値に応じて、前記第２のメモリ手段から読
み出された前記データが選択される回路からな
ることを特徴とする前記第29項記載の楽器。
同様にP2＝１の信号がANDゲート３１１−１
ないし３１１−８に加えられる。Ａに対するすべ
てのビツト位置は、A9＝“１”を除いては“０”
である。ORゲート３４１はP2＝１の信号を
ANDゲート３４２の１入力へ通過させる。AND
ゲート３４２の第２の信号はA9＝１であり、そ
の結果、“１”信号がANDゲート３４２によつて
つくられて、ORゲート３１２−８およびANDゲ
ート３１４−１を経てライン３２４−８へ移送さ
れてA′8＝１をつくる。P2＝１信号は、ORゲー
ト３４３と３４４を経て出力ライン３２４−９へ
移送され、それによつてA′9＝１を生じる。A′ビ
ツト位置のすべての残りは“０”になる。この状
態は第３表に掲げられたステツプ９に対応する。
故に結果としてA′9＝A′8＝１となり、フエーズ状
態P2にある音に対する次のステツプの期間中、
前節の動作が繰り返される。さらにA8が“１”
なので、この信号はORゲート３１２−７とAND
ゲート３１５−１を経てライン３２４−７に移送
されてA′7＝１をつくる。 前述の動作は連続するステツプに対して繰り返
されて、ステツプ９ないし１７に対して第３表に
示されたビツト位置のシーケンスを生じる。ステ
ツプ１７において、A′のすべてのビツト値は
“１”になる。この状態はANDゲート３４５，３
４６および３４７の樹枝状結合によつて検出され
てGO TO P3信号を発生せしめる。第１５図に
おいて、GO TO P3がつくられているので、そ
れはORゲート３３３を経てS′2＝“１”にし、OR
ゲート３３１を経てS′1＝“１”にする。従つてＳ
＝０，１，１即ちフエーズ状態３が蓄積状態とな
る。 フエーズ状態P3およびＨ＝１の期間中、AND
ゲート３４８は、“１”信号をANDゲート３１２
−２ないし３２１−２の１入力とする。従つて入
力信号A1ないしA8は、ORゲート３１０−１ない
し３１０−８およびANDゲート３１４−２ない
し３２１−２を経て出力ラインに移送され、故に
各入力ビツト位置は変化しないで出力ビツト位置
ラインに移送される。A9＝１はまたANDゲート
３４０と３１３−２を経てA′9へ変化しないで移
送される。結果的に、フエーズP3の各ステツプ
に対して、振幅関数はその最大値にとどまる。 楽音は演奏者がその音をレリーズするまで状態
３にとどまる。このレリーズは楽音検出と割当器
によつて検出され、NOTE RELEASE信号を発
生する。 第１５図において、NOTE RELEASEが存在
すると、ORゲート３２９と３３５はS′3＝１にす
る。ORゲート３２７と３３１は同様にS1＝１に
する。S′2＝０であるから従つてシステムはフエ
ーズ５；P5＝１におかれる。 第１６図に示すフエーズ状態P5＝１のための
論理回路は、第３表のステツプ１ないし１６に対
する論理を、逆の順序でくり返す。P5＝１に対
して、ORゲート３２６は、ANDゲート３１４−
３ないし３２０−３への１入力として“１”信号
を出す。Ｈ＝１、およびP5＝１なので、ANDゲ
ート３４９は“１”信号をつくり、それはORゲ
ート３５０を経てANDゲート３１３−３に対す
る信号入力の１つとしてあらわれる。第２の信号
は、A8＝１であり、これはORゲート３１０−８
を経て移送される。故にANDゲート３１３−３
によつて“１”の信号が生じ、出力ライン３２４
−９に移送されてA′9＝１を作る。A1ないしA7の
すべてのビツトは、対応する出力データビツト
A′2ないしA′8に対する左２進シフトとして移送さ
れる。信号A′1は“０”になる。新しい結果は第
３表にステツプ１５に対して示された２進ビツト
パターンである。 フエーズ状態５およびＡ＝１にする、おのおの
の連続するステツプに対して、Ａの左シフトが生
じる。フエーズ状態５は、入力データビツトが
A9＝１を有し、かつすべての他の入力ビツト位
置が“０”を有するとき、終了する。この状態は
ANDゲート３５１によつて検出される。ANDゲ
ート３５１はその３入力信号に対して“１”を有
し、故に“１”信号が生じてANDゲート３５３
にORゲート３５２を経て送られる。P5＝１なの
で、ANDゲート３５３は“１”信号をORゲート
３５４へ送り、それによつてGO、TO P6信号を
つくる。 第１５図において、GO TO P6信号が“１”
のときは、S′8＝S′2＝１かつS′1＝０となつて、フ
エーズ状態値Ｓ＝６をエンベロープフエーズシフ
トメモリ中におく。 前述のごとく、P6＝１かつＨ＝１のとき、第
１６図に示される論理回路は、A′を入力データ
Ａの２進右シフトにする。これらの２進右シフト
は、フエーズ状態６の各ステツプに対し出力振幅
A′＝０になるまで行なわれる。このステツプに
おいて、システム２９０は対応する楽音またはＡ
検出論理のゼロ値のために、フエーズ状態６にお
いて無限に動作し続けることができる。ここでＡ
検出論理は、その音に割り当てられた論理は、新
しく動作した音に対して再び割り当てられること
ができるということを表わすために、楽音検出と
割当器による使用のために、“レリーズの終期”
信号を供給するために使用されたものである。 次に第１５図と第１６図に示される論理回路は
値Ｈ＝1/2が選ばれたデビジヨンで楽音が演奏さ
れる場合について述べられている。フエーズ１と
２に対しては、同じフエーズとＨ＝１に対して前
述したステツプが繰り返される。 ステツプ１６に到達すると、システムは再びフ
エーズ状態３におかれる。Ｈ＝1/2であるので、
フエーズ状態３におけるステツプは、Ｈ＝１の時
の状態に対して前述したところとは異なる。P3
＝１なので、ORゲート３２６は“１”信号を
ANDゲート３１４−３ないし３２０−３への入
力の１つとしてひきおこす。ビツトA1＝１はラ
イン３２４−１に移送されないので、故にA′1＝
０である。ビツト位置A1ないしA7は１位置の左
２進シフトを受けて、対応する出力ビツトA′2な
いしA′8としてあらわれるだろう。“１”の信号が
ORゲート３５０を経てANDゲート３１３−３に
移送される。従つて入力ビツトA8＝１はORゲー
ト３４４を経てA′9へ左シフトされる。 上記の左シフト動作は、フエーズ状態３の各ス
テツプに対しＨ＝1/2の間繰り返される。フエー
ズ状態３の終りは、A9＝A8＝１かつA7＝０のと
き検出される。この状態はANDゲート３５５に
よつて検出され、ANDゲート３５５はGO TO
P4信号を発生しORゲート３５７を経て移送され
る。 第１５図の状態論理回路は、GO TO P4信号
がS′3＝１かつS′2＝S′1＝０ならしめ、そしてこれ
はその音に対してフエーズ状態を状態４に置くこ
とを示している。 P4＝１のとき、第１６図のORゲート３２５
は、“１”信号をANDゲート３１４−１ないし３
２１−１におく。ORゲート３１２−７ないし３
１２−１と関連して、結果は入力データビツト
A8ないしA2の右２進シフトであり、これは対応
する出力データビツトA′7ないしA′1としてあらわ
れる。ライン３２４−８にはデータが移送されな
いのでS′8＝０である。ANDゲート３５４Ａは両
入力に対して“１”信号を有する。従つて“１”
信号がORゲート３４４を経て出力データライン
３２４−９へ移送されて、A′9＝１とする。結果
は第３表にステツプ２５に対して示された２進ビ
ツトパタンとなる。 フエーズ状態４のステツプの残りに対して、同
じ動作が上述のごとく繰り返される。右２進シフ
トがなし遂げられ、A′9は“１”の値に保たれる。
その音が楽器上で作動せしめられる限りフエーズ
４は続く。ステツプ３２で一定の状態に達し、そ
のときA′9＝１であり、すべての他のビツト位置
は“０”である。 音がレリーズされると、P5＝１の信号がＨ＝
１である状態に対し前述したように生じる。P5
＝１のとき、ORゲート３２６は“１”信号を
ANDゲート３１４−３ないし３２０−３の１入
力に移送する。ANDゲート３５８を経て移送さ
れたNOTE RELEASE信号は、入力データA8な
いしA1のすべての値を、ORゲート３１０−１な
いし３１０−８を通ずる信号移送によつて、効果
的に“１”ならしめる。かくしてA1ないしA7の
“１”ビツトは左シフトされて、出力データビツ
トA′2ないしA′8としてあらわれる。A′1は、信号
が出力データライン３２４−１に移送されないの
で“０”である。同様にA′9は、P5＝１およびＨ
＝１に対し出力データライン３２４−９に信号が
移送されないので“０”である。 フエーズ状態５の残りのステツプに対して、同
じ動作が上述のごとく繰り返される。即ち左２進
シフトが各ステツプごとに行なわれ、一方、A′9
は“０”を保つ。 Ｈ＝1/2に対してフエーズ６に入る。このとき
第３表にステツプ４０８に対して示したごとく、
A′8＝１およびA′7＝０である。この状態はAND
ゲート３５９によつて検出され、ANDゲート３
５９は検出信号をORゲート３５２を経てANDゲ
ート３５３へ移送する。現在の状態値がP5なの
で、ANDゲート３５３は“１”信号をORゲート
３５４へ送り、従つてGO TO P6信号を生じ、
これは第１５図に示すごとくS′3＝S′2＝１および
S′1＝０にする。 フエーズ状態６の間、ORゲート３２５はAND
ゲート３１４−１ないし３２１−１の１入力に
“１”信号を送らせる。結果的に、Ｈ＝１の場合
に対して前述したごとく、フエーズ状態６の各ス
テツプに対して、出力A′は入力２進データＡの
１ビツト位置の右２進シフトである。 第１５図および第１６図に示す論理回路は、次
にそれに対して値Ｈ＝０が選ばれた音に対して吟
味される。第１５図に示される論理回路の吟味
は、Ｈ＝０の場合の間、フエーズ状態１と２に対
するステツプは、前述したごとくＨ＝1/2のとき
同じフエーズ状態のステツプのためのそれと同じ
であることを立証する。その上フエーズ状態３の
終期の検出とフエーズ状態３の創作および信号
P3＝１の発生はまた、Ｈ＝1/2のときの状態と同
じである。フエーズ状態３のステツプとＨ＝０の
間、入力データの組Ａの左２進シフトはＨ＝1/2
の場合に対すると同じやり方で生じる。 Ｈ＝０に対して、フエーズ状態３の終期はA′0
＝１およびA′8＝０のときおこる。この終期の状
態はANDゲート３５６によつて検出され、AND
ゲート３５６は“１”信号を生じ、ORゲート３
５７によつて移送されたとき、GO TO P4信号
となる。 Ｈ＝０に対してフエーズ状態４の間、ORゲー
ト３２５はANDゲート３１４−１ないし３２１
−１の１入力端子に“１”信号を移送する。かく
して前述のごとくフエーズ状態４の各ステツプに
対して、入力データＡの右２進シフトは出力デー
タA′に移送される。 Ｈ＝０に対しフエーズ状態４の終期は出力振幅
A′のすべてのビツトが“０”であるとき生じる。
この終期の状態はNORゲート３６０によつて検
出される。Ｈ＝０に対し、フエーズ状態５には入
らず、システムは直ちにフエーズ状態６におかれ
て、新しい音の検出と割り当てを待つ。 ANDゲート３６１と３６２は正アタツク回路
２７０によつて使用されるSUSTAIN信号をつく
る。ANDゲート３６１はＨ＝１およびP3＝１の
場合に対してこの信号を生じて、振幅関数がその
アタツクフエーズを終了したことを表わす。同様
にANDゲート３６２はＨ＝1/2およびP4＝１の
ときSUSTAIN信号を生じる。正アタツクはＨ＝
０の場合には使用されない。第１３図に示された
論理回路のあるものは第１５図と第１６図に重複
しているので、正アタツクがシステム２９０と関
連して使用されると、ANDゲート２７３から導
かれるライン３６５は除去され、ORゲート３６
３からの“SUSTAIN”信号はANDゲート２７
６に接続される。さらに、ORゲート２７９から
導かれるライン３６６は除去され、信号Ｈ＝０は
逆にされそしてANDゲート２７５への置換
（replacement）信号入力として使用される。こ
の変更は第１３ｂ図に示される。 システム２９０のための第１６図に示された論
理回路は、他の振幅関数曲線を含みかつＨの付加
的な値を与えるために容易に変更できる。飛び越
し（akip）論理がシステム１０と２９０の両者
に用いられて、選ばれたフエーズ状態を消去させ
ることができる。たとえば、音楽的効果のために
は、フエーズ状態２から状態５へ直接行くことが
望ましい。このような状態飛び越しは、状態数Ｓ
が３と４の値を持つのを妨げることによつて達成
される。 本発明は鍵盤スイツチ検出と割当器との関連で
記述されたが、そのためにかかるシステムに限定
されるものではない。 以下本発明の実施の態様を列記する。 １ 発生される楽音を選択するために、作動状態
と開放状態との間で動作できる打鍵手段を有
し、発生できる楽音の数より多くない多数の楽
音発生器を有する電子楽器において、後に読み
出されるべき振幅変化データを蓄積する第２の
メモリ手段と、後に読み出されるべきフエーズ
状態データを蓄積する第３のメモリ手段と、論
理タイミング信号を発生する主クロツク手段
と、前記論理タイミング信号に応動し、それに
より前記多数の楽音発生器の同じ構成部分に対
応する振幅変化データ及びフエーズ状態データ
が前記第２のメモリ手段及び前記第３のメモリ
手段から読み出されるようにするメモリ読み出
し手段と、振幅変化曲線形状パラメータが選択
されるスケール選択手段と、前記第２のメモリ
手段から読み出された振幅変化データと前記第
３のメモリ手段から読み出されたフエーズ状態
データと前記選ばれた振幅変化曲線形状パラメ
ータとに応動して新しい振幅が発生される第１
の演算手段と、前記の選ばれた振幅変化曲線形
状パラメータに応動して初期設定された振幅が
発生され、かつ前記第２及び第３のメモリ手段
から読み出されたデータに応じて、前記の新し
い振幅と前記初期設定された振幅との間で選択
がなされる第１の決定手段と、前記の論理タイ
ミング信号に応動して前記新しい振幅変化又は
前記第１の決定手段により選択された初期設定
振幅と、前記第２のメモリ手段から読み出され
たデータとの間で選択がなされ、該選ばれたデ
ータを第２のメモリ手段に蓄積させる第２の決
定手段と、前記第１の決定手段に応動して前記
第３のメモリ手段から読み出されたフエーズ状
態データが修正され、かつ第３のメモリ手段に
蓄積されるフエーズ状態修正手段と、前記第２
の決定手段によつて選択された前記選ばれたデ
ータが、前記多数の楽音発生器の前記構成部分
によつて利用されて、対応する楽音波形のアタ
ツク、デイケイ、サステイン、レリーズ振幅変
化に応じたエンベロープを作る振幅利用手段
と、からなることを特徴とし、前記楽器により
発生される楽音のアタツク、デイケイ、サステ
イン、及びレリーズエンベロープ振幅変化の領
域をシミユレートするシステム。 ２ 前記フエーズ状態データは、楽音波形振幅変
化の前記アタツク領域の対応する部分を示す多
数のフエーズ状態数と、前記楽音波形振幅変化
のデイケイ領域の対応する部分を示す多数のフ
エーズ状態数と、前記楽音波形振幅変化のレリ
ーズ領域の対応する部分を示す多数のフエーズ
状態数から選ばれた数と、からなることを特徴
とする前記第１項記載の電子楽器。 ３ 前記打鍵手段は、さらに、前記多数の楽音発
生器の構成部分が作動した鍵に割り当てられ、
該割り当てに応じてニユーノート（新しい楽
音）信号が作られ、前記作動した鍵が開放され
たときノート（楽音）レリーズ信号が発生する
割り当て手段と、前記ニユーノート信号に応じ
て前記アタツク領域に対応する前記フエーズ状
態数の最小数が前記第３のメモリ手段に蓄積さ
れ、かつ前記ノートレリーズ信号に応じて前記
レリーズ領域に対応するフエーズ状態数の最小
数が前記第３のメモリ手段に蓄積される初期回
路手段と、からなる前記第２項記載の電子楽
器。 ４ 前記スケール選択手段は、さらに、前記振幅
曲線形状パラメータの多数の値を蓄積するため
のスケールメモリ手段と、前記振幅曲線形状パ
ラメータの選ばれた値が前記スケールメモリ手
段から読み出される選択制御手段と、からなる
ことを特徴とする前記第１項記載の電子楽器。 ５ 前記フエーズ状態データは、さらに前記アタ
ツク領域に対応するフエーズ状態数１及び２か
ら選ばれた数と、前記デイケイ領域の対応する
部分を示すフエーズ状態数３及び４から選ばれ
た数と、前記レリーズ領域の対応する部分を示
すフエーズ状態数５及び６から選ばれた数と、
を具える前記３項記載の楽器。 ６ 前記第１の演算手段は、さらに、前記新しい
振幅変化A′を次の繰り返し関係式 A′＝KA＋Ｎ （ただし、Ａは前記第２のメモリ手段から読
み出された前記振幅変化、Ｎ及びＫは一組の一
定値から選択された値）に従つて演算する振幅
評価（数値計算）回路を具える前記第３項記載
の楽器。 ７ 前記第１の演算手段は、前記新しい振幅変化
A′を次の繰り返し関係式 A′＝KA＋Ｎ （ただし、Ａは前記第２のメモリ手段から読
み出された前記振幅変化、Ｎ及びＫは一組の一
定値から選択された値であり、前記フエーズ状
態数１に対してはＫ＝２及びＮ＝０；フエーズ
状態数２に対してはＫ＝1/2，Ｎ＝1/2；フエー
ズ状態数３に対してはＫ＝２，Ｎ＝−１；フエ
ーズ状態数４に対してはＫ＝1/2，Ｎ＝Ｈ／
２；フエーズ状態数５に対してＫ＝２，Ｎ＝−
Ｈ；フエーズ状態数６に対してはＫ＝1/2，Ｎ
＝０；かつここで、Ｈは前記スケール選択手段
によつて選ばれた前記振幅変化曲線形状パラメ
ータである）に従つて演算する振幅評価（数値
計算）回路を具える前記第５項記載の楽器。 ８ 前記振幅評価（数値計算）回路は、さらに、
前記繰り返しの関係式のKA項が、前記第２の
メモリ手段から読み出された前記振幅データＡ
から、前記第３のメモリ手段から読み出された
前記フエーズ状態データの、最下位ビツトにお
ける“１”に応じてＡをあらわす２進ビツトの
１ビツト位置の左２進シフトを生ぜしめ、前記
最下位ビツトにおける“０”に応じて１ビツト
位置の右２進シフトを生ぜしめることによつて
数値計算される２進データシフト回路からなる
ことを特徴とする前記第７項記載の楽器。 ９ 前記第１の決定手段は、さらに、前記スケー
ル選択手段によつて選ばれた前記振幅変化曲線
形状パラメータＨに応動し、また前記第３のメ
モリ手段から読み出された前記フエーズ状態デ
ータに応動し、こゝで前記フエーズ状態数１が
等しい間は初期状態振幅値A01が次の関係式 A01＝1/22-B に従つて評価（数値計算）され、こゝでＢ＝
2K-1−１とＫは前期アタツク領域を含む演算ス
テツプの数であり、前記フエーズ状態数が３に
等しい間は初期状態振幅値A03が次の関係式 A03＝１−A01（１−Ｈ） に従つて評価（数値計算）され、前記フエーズ
状態数が５に等しい間は初期状態振幅値A05が
次の関係式 A05＝Ｈ（１−A01） に従つて評価（数値計算）される初期振幅評価
（数値計算）回路と、前記振幅変化曲線形状パ
ラメータＨと前期フエーズ状態データに応動
し、こゝで終期振幅AEj，がフエーズ状態ｊの
間、次の関係式 AE1＝1/2 AE2＝１ AE3＝（１＋Ｈ）／２ AE4＝Ｈ AE5＝Ｈ／２ に従つて発生される終期振幅評価（数値計算）
回路と、からなることを特徴とする前記第７項
記載の楽器。 10 前記第１の決定手段は、さらに、前記第２の
メモリから読み出された前記振幅データＡが、
指数ｊが前記フエーズ状態ｊである前記終期振
幅値A0jに等しい時、または前記新しい楽音
（ニユーノート）信号が作られた時、または前
記NOTE RELEASE信号が作られた時YES信
号がつくられるコンパレータ手段と、前記
YES信号に応動し、YES信号が作られ、かつ
前記フエーズ状態数が０，２または４であれば
前記初期状態価A0（ｊ＋Ｈ）が選択され、また
YES信号が発生されずあるいは前記フエーズ
状態数が１，３または５であれば前記の新しい
振幅A′が選択されるエンベロープイニシアラ
イザ手段と、からなることを特徴とする前記第
９項記載の楽器。 11 前記主クロツク手段は、さらに、当該多数の
各構成部分が前記第３のメモリ手段から読み出
された前記フエーズ状態の各々と関連されうる
多数の周波数調整可能なタイミングクロツクか
らなることを特徴とする前記第10項記載の楽
器。 12 前記メモリ復号化手段は、さらに、前記第２
のメモリ手段と前記第３のメモリ手段に蓄積さ
れたデータが、前記主クロツク手段に応じて繰
り返し読み出され、従つて前記多数の楽音発生
器の各構成部分に対応してデータをすべて順序
づけるメモリアドレス回路からなることを特徴
とする前記第11項記載の楽器。 13 前記第２の決定手段は、さらに、前記多数の
周波数を調整できるタイミングクロツクの対応
するメンバと関連を有し、該周波数タイミング
クロツクによつて作られた信号が後に読み出さ
れるために蓄積されるタイミング信号メモリ手
段と、前記第３のメモリ手段から読み出された
前記フエーズ状態データに応じて、前記信号蓄
積手段から読み出された内容から選択がなされ
るフエーズ選択手段と、該フエーズ選択手段に
よつて選択された前記信号蓄積手段におけるゼ
ロでない値に応じて、前記エンベロープイニシ
アライザ手段から前記の新しい振幅A′が選択
され、前記のフエーズ選択手段によつて選択さ
れた前記信号蓄積手段におけるゼロ値に応じ
て、前記第２のメモリ手段から読み出された前
記データが選択される第２の振幅選択手段と、
該第２の振幅選択手段によつて選択されたデー
タが前記第２のメモリ手段に蓄積される蓄積手
段と、からなることを特徴とする前記第12項記
級載の楽器。 14 前記フエーズ状態修正手段は、さらに、前記
第３のメモリ手段から読み出された前記フエー
ズ状態データＰが前記エンベロープイニシアラ
イザ手段によつて作られた前記YES信号に応
じて、前記の新しい振幅A′が第２の決定手段
によつて選択された時、次の関係式 P′＝１＋Ｐ（モジユロ６） に従つて次に続くフエーズ状態数P′に増加され
る増分手段からなることを特徴とする前記第10
項記載の楽器。 15 前記多数の楽音発生器がアナログ楽音波形を
作り、かつ前記振幅利用手段は、さらに、前記
データをあらわし、前記蓄積手段によつて蓄積
されるようにする２進データワードが、前記多
数の楽音発生器による利用のためにアナログ電
圧に変換され、従つて前記楽音波形のエンベロ
ープ応答の効果を生じるＤ−Ａ変換器からなる
ことを特徴とする前記第13項記載の楽器。 16 前記多数の楽音発生器は、楽音波形のデジタ
ルサンプルを作り、かつ前記振幅利用手段は、
さらに、楽音波形の前記デジタルサンプルが前
記蓄積手段によつて蓄積されたデータをあらわ
す２進データワードによつて重みづけされ、従
つて前記楽音波形のエンベロープ応答の効果を
生じるスケール手段からなることを特徴とする
前記第13項記載の楽器。 17 前記打鍵手段は、さらに、前記多数の楽音発
生器が作動した鍵に割り当てられており、かつ
追加の鍵が作動された時DEMAND信号が作ら
れる割り当て手段を具え、当該組み合わせは、
さらに、前記第２のメモリ手段及び前記第３の
メモリ手段に蓄積号されたデータが前記主クロ
ツク手段に応じて繰り返し読み出され、従つ
て、前記多数の楽音発生器の各構成部分に対応
するデータを介して順序づけるメモリアドレス
回路と、１組のフエーズ状態数に対応して前記
メモリアドレス回路によつて前記第３のメモリ
手段から読み出された前記フエーズ状態データ
を蓄積するための多数のフエーズ蓄積手段と該
フエーズ蓄積手段に蓄積された前記フエーズ状
態データの間で優先性が確立され、該優先性は
最高位の優先性から最低位の優先性までの範囲
を有する優先性回路手段とからなるフエーズ状
態メモリ手段と、前記DEMAND信号に応じて
前記最高位の優先性のフエーズ状態データに対
応して前記第２のメモリ手段から読み出された
前記データはゼロ値に初期設定され、対応する
前記最高位の優先性のフエーズ状態は前記最低
位の優先性に初期設定される初期設定回路と、
からなることを特徴とする前記第２項記載の組
み合わせ。 18 前記打鍵手段は、さらに、前記多数の楽音発
生器が作動した鍵に対して割り当てられていて
かつ追加して鍵が作動された時DEMAND信号
が作られ、前記フエーズ状態データがさらに、
前記アタツク領域の対応する部分をあらわすフ
エーズ状態数１と２から選ばれた数と、前記デ
イケイ領域の対応する部分をあらわすフエーズ
状態数３と４から選ばれた数と、前記レリーズ
領域の対応する部分をあらわすフエーズ状態数
５とから選ばれた数とからなる割り当て手段と
からなり、当該組み合わせは、さらに、前記の
フエーズ状態４，５及び６に対応する多数のフ
エーズ蓄積手段からなるフエーズ状態メモリ手
段と、前記フエーズ状態４，５及び６に応動
し、前記第３のメモリ手段から読み出されたデ
ータが前記フエーズ蓄積手段の対応する構成部
分に蓄積されるフエーズ蓄積回路と、フエーズ
状態６に対応するデータが存在すればそれが選
択され、フエーズ状態５に対応するデータが存
在してフエーズ状態６に対応するデータが存在
しなければ、フエーズ状態５に対応するデータ
が選択され、フエーズ状態４に対応するデータ
が存在してフエーズ状態６とフエーズ状態５に
対応するデータが存在しなければフエーズ状態
４に対応するデータが選択される多数の優先論
理回路からなるフエーズ状態優先回路と、デー
タが前記フエーズ蓄積手段から読み出されて前
記フエーズ状態優先回路によつて選択的に選ば
れるフエーズデータ読み出し手段と、前記フエ
ーズ状態優先回路によつて選択的に選択された
前記データが前記第３のメモリ手段から読み出
された前記フエーズ状態データと比較され、比
較されたデータが等しければ、EQUAL信号が
発生されるフエーズ状態コンパレータ手段と、
前記EQUAL信号と前記DEMAND信号に応じ
て前記フエーズ蓄積手段がゼロにリセツトされ
るフエーズ初設定手段と、前記EQUAL信号に
応動し、前記第２のメモリ手段に蓄積された前
記データがフエーズ状態６の終期に対する振幅
変化に対応せしめられる振幅初期設定手段と、
からなることを特徴とする前記第１項記載の組
み合わせ。 19 前記振幅初期設定手段は、さらに前記
EQUAL信号に応じて前記多数の周波数調整可
能なクロツクの構成部分が周波数を増加せしめ
られ、従つて対応するフエーズ状態を迅速に前
記フエーズ状態６の成分ステツプに完結させる
時間速度（タイムレート）回路手段からなるこ
とを特徴とする前記第18項記載の組み合わせ。 20 後で読み出される前記楽音（ノート）レリー
ズデータを蓄積するための第４のメモリ手段
と、前記第２のメモリ手段と前記第３のメモリ
手段及び前記第４のメモリ手段に蓄積されるデ
ータが前記主クロツク手段に応じて繰り返し読
み出され、それによつて前記多数の楽音発生器
の各構成部分に対応するデータを介してすべて
順序づけるメモリアドレス回路と、前記第３の
メモリ手段から読み出された前記フエーズ状態
数に応動し、該フエーズ状態数が予め選ばれた
数より少なければ、前記ノートレリーズ信号が
阻止されて前記第４のメモリ手段に蓄積させる
ようにするノート（楽音）レリーズ決定回路
と、前記第３のメモリ手段から読み出された前
記フエーズ状態データが前記の予め選ばれた数
より少なくなければ、前記第４のメモリ手段か
ら読み出されたゼロでないデータがノートレリ
ーズ信号を作るノートレリーズコンパレータ
と、をさらに含むことを特徴とする前記第３項
記載の組み合わせ。 21 後で読み出される前記ノートレリーズデータ
を蓄積するための第４のメモリ手段と、前記第
２のメモリ手段と前記第３のメモリ手段及び前
記第４のメモリ手段に蓄積されたデータが前記
主クロツク手段に応じて繰り返し読み出され、
従つて前記多数の楽音発生器の各構成部分に応
じてデータを順序づけるメモリアドレス回路
と、前記振幅変化曲線形状パラメータＨと前記
第２のメモリ手段から読み出された前記振幅デ
ータとの間で比較がなされ、該比較データの間
の差がある特定の数より少なければ比較信号が
発生される第２コンパレータ手段と、前記第３
のメモリ手段から読み出された前記フエーズ状
態数に応動し、フエーズ状態数が４に等しくか
つ前記比較信号が発生される場合、SUSTAIN
信号が発生される状態回路と、前記SUSTAIN
信号が発生していれば前記ノートレリーズ信号
が阻止されず、SUSTAIN信号が発生してゼロ
でない値が前記第４のメモリ手段から読み出さ
れていれば、新しいノートレリーズ信号が作ら
れ、前記パラメータＨがゼロでない場合、次い
でノートレリーズ信号が阻止されるか又は前記
の新しいノートレリーズ信号が作られない場
合、ゼロでないデータの値が前記第４のメモリ
手段に蓄積されるレリーズ論理回路と、をさら
に含むことを特徴とする前記第３項記載の組み
合わせ。 22 前記フエーズ状態データは、さらに、前記ア
タツク領域の対応する部分をあらわすフエーズ
状態数１及び２から選ばれた数と、前記デイケ
イ領域の対応する部分をあらわすフエーズ状態
数３及び４から選ばれた数と、前記レリーズ領
域の対応する部分をあらわすフエーズ状態数５
及び６から選ばれた数と、からなり、かつ前記
第１の演算手段は、さらに、前記振幅変化曲線
形状パラメータの選ばれた値Ｈと前記フエーズ
状態数からの選ばれた前記値とに応動して前記
の新しい振幅A′が発生される２進評価（数値
計算）手段からなることを特徴とする前記第３
項記載の楽器。 23 前記振幅変化曲線形状パラメータは、前記ス
ケール選択手段によつて値Ｈ＝１，Ｈ＝1/2，
Ｈ＝０の組から選択され、その前記組み合わせ
は、さらに、前記の選ばれた値Ｈとフエーズ状
態数からの前記の選ばれた数とに応動し、フエ
ーズ状態数１に対して初期状態振幅A01が、す
べてのビツトが“０”と次の関係式 A01＝1/22-B に対応するビツト位置における１個の“１”に
よりつくられ、こゝでＢ＝2K-1−１かつＫは前
記アタツク領域を構成する演算ステツプの数で
あり、フエーズ状態数３に対して初期状態振幅
A03が、Ｈ＝１とＨ＝1/2に対してすべてのビ
ツト“１”によりつくられ、フエーズ状態数５
に対して初期状態振幅A05が、Ｈ＝1/2に対し
て最上位ビツトが“０”で他のすべてのビツト
が“１”によりつくられ、またA05がＨ＝１に
対してすべてのビツト“１”によりつくられ、
かつ前記初期状態の振幅値が前記第２のメモリ
手段から読み出された前記振幅値Ａと置換され
る初期状態２進振幅論理回路を具えることを特
徴とする第22項記載の楽器。 24 AMが前記第２のメモリ手段から読み出され
た前記振幅Ａの２進表示の最上位ビツトを示
し、AM-1がＡの第２上位ビツトを示し、AM-2
がＡの第３上位ビツトを示し、前記フエーズ状
態修正手段は、さらに、前記フエーズ状態数Ｐ
と前記の選ばれた値Ｈとに応動し、Ｐが次の決
定法則 Ｈ＝１に対して、 Ｐ＝１，AM＝１，AM-1＝０，の場合、Ｐは
Ｐ＝２に増加され、 Ｐ＝２，Ａのすべてのビツトが１の場合、Ｐ
はＰ＝３に増加され、 Ｐ＝３，NOTE RELEASEが発生される場
合、ＰはＰ＝５に増加され、 Ｐ＝５，AM＝１，AM-1＝０，の場合、Ｐは
Ｐ＝６に増加され、 Ｈ＝1/2に対して、 Ｐ＝２，AM＝１，AM-1＝０，の場合、Ｐは
Ｐ＝２に増加され、 Ｐ＝２，Ａのすべてのビツトが１の場合、Ｐ
はＰ＝３に増加され、 Ｐ＝３，AM＝１，AM-1＝１，AM-2＝０，の
場合、ＰはＰ＝４に増加され、 Ｐ＝４，NOTE RELEASEが発生される場
合、ＰはＰ＝５に増加され、 Ｐ＝５，AM-1，AM-2＝０，の場合、ＰはＰ
＝６に増加され、 Ｈ＝０に対して、 Ｐ＝１，AM＝１，AM-1＝０，の場合、Ｐは
Ｐ＝２に増加され、 Ｐ＝２，Ａのすべてのビツトが１の場合、Ｐ
はＰ＝３に増加され、 Ｐ＝３，AM＝１，AM-1＝０，の場合、Ｐは
Ｐ＝４に増加され、 Ｐ＝４，Ａのすべてのビツトが０の場合、Ｐ
はＰ＝６に増加される。 に従つて増加され、前記フエーズ状態数が前記
のニユーノート信号の発生に応じてＰ＝１に増
加せしめられる増分回路からなることを特徴と
する前記第23項記載の楽器。 25 前記２進評価（数値計算）手段は、さらに、
前記の新しい振幅A′が前記フエーズ状態数Ｐ
と前記の選ばれた値Ｈとに応じて次の論理関係
式 Ｐ＝１，Ａを１ビツト位置だけ左２進シフ
ト、 Ｐ＝２，Ａを１ビツト位置だけ右２進シフト
し、AM＝１とする。 Ｐ＝３，Ａを１ビツト位置だけ左２進シフ
ト、 Ｐ＝４，Ａを１ビツト位置だけ右２進シフト
し、 もしもＨ＝1/2ならばAM＝１とする。 Ｐ＝５，Ｈ＝０，Ａを１ビツト位置だけ右２
進シフトする。 Ｐ＝５，Ｈ＝１，Ａを１ビツト位置だけ左２
進シフトする。 Ｐ＝５，Ｈ＝1/2，Ａを１ビツト位置だけ左
２進シフトし、AM＝０とする。 Ｐ＝６，Ａを１ビツト位置だけ右２進シフト
する。 に従つて前記振幅Ａから発生される２進データ
シフト手段からなることを特徴とする前記第24
項記載の楽器。 26 作動状態と開放状態の間で動作できる打鍵手
段を有する電子楽器において、後に読み出され
るべき振幅とフエーズ状態のデータを蓄積する
メモリ手段と、読み出されるべきデータを前記
メモリ手段に蓄積させるメモリアドレス手段
と、前記メモリ手段から読み出されるデータに
応動して新しい振幅が発生される演算手段と、
前記の新しい振幅と演算された初期状態フエー
ズ振幅との間で選択がなされる決定手段と、タ
イミングクロツクに応じて前記決定手段による
選択と前記メモリ手段から読み出された振幅デ
ータとの間で選択がなされるタイミングクロツ
ク回路からなるタイミング手段と、該タイミン
グ手段によつて選択された振幅データが前記メ
モリ手段に蓄積され、前記の演算された初期状
態振幅が選択されると前記フエーズ状態データ
が増分されて前記メモリ手段に蓄積される第２
メモリアドレス手段と、からなることを特徴と
する電子楽器。 27 前記スケールメモリ手段は、さらに、後に読
み出されるデビジヨンデータを蓄積する第１の
メモリ手段と、前記論理タイミング信号に応動
し前記第２のメモリ手段から読み出されたデー
タに対応して第１のメモリ手段からデータが読
み出される第２メモリ復号化手段と、前記振幅
変化曲線形状パラメータの選ばれた値が前記第
１のメモリ手段から読み出された楽器デビジヨ
ンデータに応じて前記スケールメモリ手段から
読み出されるようにする選択制御手段と、から
なることを特徴とする前記第４項記載の電子楽
器。 28 前記主クロツク手段は、さらに、後で読み出
される楽器デビジヨンデータを蓄積する第１メ
モリ手段と、多数の周波数調整クロツクと、を
具え、前記多数の各構成部分は、前記第３のメ
モリ手段から読み出された前記各フエーズ状態
と前記第１のメモリ手段から読み出された前記
楽器デビジヨンデータとに関連づけられ得る前
記第10項記載の楽器。 29 前記第２の決定手段は、さらに、前記多数の
周波数を調整できるタイミングクロツクの対応
する構成部分と関連し、前記周波数タイミング
クロツクによつてつくられた信号が後に読み出
されるように蓄積されるタイミング信号メモリ
手段と、前記第３のメモリ手段から読み出され
た前記フエーズ状態データに応じて、前記信号
蓄積手段から読み出された内容より選択がなさ
れるフエーズ選択手段と、前記第３のメモリ手
段から読み出された前記の楽器デビジヨンデー
タに応答して、前記フエーズ選択手段によつて
選択された前記信号蓄積手段から読み出された
内容より選択がなされるデビジヨン選択手段
と、該デビジヨン選択手段によつて選択された
前記信号蓄積手段におけるゼロでない値に応じ
て、前記エンベロープイニシアライザ手段から
の前記新しい振幅A′が選択され、前記デビジ
ヨン選択手段によつて選択された前記信号蓄積
手段におけるゼロ値に応じて、前記第２メモリ
手段から読み出された前記データが選択される
第２振幅選択手段と、該第２振幅選択手段によ
つて選択されたデータが前記第２のメモリ手段
に蓄積される蓄積手段と、からなることを特徴
とする前記第28項記載の楽器。 30 前記第２振幅選択手段は、さらに、前記デビ
ジヨン選択手段によつて選択された前記信号蓄
積手段におけるゼロでない値に対応して前記新
しい振幅A′が選択され、前記デビジヨン選択
手段によつて選択された前記蓄積手段における
ゼロ値に応じて、前記第２のメモリ手段から読
み出された前記データが選択される回路からな
ることを特徴とする前記第29項記載の楽器。
第１図はADSRエンベロープ発生器の電気的ブ
ロツク図である。第２図は振幅関数のフエーズ状
態領域を説明したものである。第３ａ図はスケー
ル選択システムブロツクの論理回路図である。第
３ｂ図は楽器のデビジヨンデータの符号化表であ
る。第４ａ図はＮ演算ブロツクの論理回路図であ
る。第４ｂ図はフエーズ状態数を復号化するため
使用される符号化表である。第５図は２進シフト
システムブロツクの論理回路図である。第６ａ図
はフエーズ終期振幅プレデイクタの論理回路図で
ある。第６ｂ図は各フエーズ状態に対する終期振
幅の表である。第７図はコンパレータブロツクの
論理回路図である。第８図はエンベロープフエー
ズイニシアライザの論理回路図である。第９ａ図
はチエンジ検出器の論理回路図である。第９ｂ図
は２進−10進フエーズ状態変換器の論理回路図で
ある。第１０図はフエーズ増加部の論理回路図で
ある。第１１図は強制ノートレリーズシステムの
電気的ブロツク図である。第１２図はフエーズ状
態メモリラツチシステムの論理回路図である。第
１３図は正アタツクに対する論理回路である。第
１４図はADSRエンベロープ発生器の別な実施例
の電気的ブロツク図である。第１５図はフエーズ
状態修正回路の論理回路図である。第１６図は振
幅発生器の論理回路図である。第１７ａ図ないし
第１７ｄ図は典型的なADSRエンベロープを説明
したものである。 １１……振幅利用手段、１２……ライン、１３
……デビジヨンシフトレジスタ、１４……エンベ
ロープフエーズシフトレジスタ、１５……振幅シ
フトレジスタ、１５Ａ……ライン、１６……Ｎ−
演算部、１７……ライン、１８……ライン、１９
……２進シフト回路、２０，２１……ライン、２
２……加算器、２３……ライン、２４……選択ゲ
ート、２５……ライン、２６……振幅選択ゲー
ト、２７……エンベロープフエーズイニシアライ
ザ、２８……フエーズ終期振幅プレデイクタ、２
９……コンパレータ、３０……ライン、３１……
チエンジ検出器、３２……フエーズ増加部、３３
……ライン、３４……システム総括制御部、３５
……スケール選択部、４１−１，４１−２，４１
−３，４２−１，４２−２，４２−３，４３−
１，４３−２，４３−３，４４−１，４４−２，
４４−３，４５−１，４５−２，４５−３……
ANDゲート、４６，４７，４８，４９，５０…
…ORゲート、５１，５２，５３……ANDゲー
ト、５４，５５……インバータ、６１，６２，６
３……インバータ、６４，６５……ANDゲート、
６６……ORゲート、６７……ANDゲート、６８
……２の補数回路、７１−１，７１−２，７２−
１，７２−２，７３−１，７３−２，７４−１，
７４−２，７５−１，７５−２，７６−１……
ANDゲート、７７，７８，７９，８０，８１…
…ORゲート、９１−１，９２−１，〜１０２−
１……ANDゲート、９２−２，９３−２，〜１
０３−２……ANDゲート、１０４−１，１０４
−２，〜１０４−１１……ORゲート、１１０，
１１１，１１２……インバータ、１１３，１１
４，１１５，１１６，１１７……ANDゲート、
１１８……ANDゲート、１１９，１２０，〜１
２６……ライン、１２７−２，１２８−２，〜１
３１−２，１２８−１，１２９−１，〜１３２−
１……ANDゲート、１４０−１，１４０−２，
〜１４０−１３……EX−NORゲート、１４９，
１５０，１５１，１５２……ANDゲート、１５
３……ORゲート、１６０，１６１，１６２……
インバータ、１６３，１６４，１６５……AND
ゲート、１６６……ORゲート、１６７−１，１
６７−２，１６７−３，１６８−１，１６８−
２，１６８−３，１６９−１，１６９−２，１６
９−３……ANDゲート、１７０−１，１７０−
２，〜１７０−１３……ORゲート、１７１……
論理回路、１７２，１７４……２の補数回路、１
７３，１７６……２進右シフト回路、１７５，１
７８，１７９……ライン、１７７……減算器、１
８０……12分周器、１８１……アツパアタツクク
ロツク回路、１８２……アツパデイケイクロツク
回路、１８３……アツパレリーズクロツク回路、
１８４……フリツプフロツプ、１８５……インバ
ータ、１８６……ANDゲート、１８７，１８８，
１８９……インバータ、１９０，１９１，〜１９
５……ANDゲート、１９６，１９７，１９８…
…ANDゲート、１９９……ORゲート、２００…
…ANDゲート、２０１……ORゲート、２０２…
…インバータ、２０３，２０４……ライン、２０
５−１，２０６−１，〜２１３−１，２０５−
２，２０６−２，〜２１３−２……ANDゲート、
２２０……加算器、２２１……NANDゲート、
２２２，２２３，２２４……ANDゲート、２３
０……フエーズ状態メモリ、２３１……クロツク
アドレス復号器、２３２……フエーズ状態復号
器、２３３……ADSRクロツク回路、２３４，２
３５……インバータ、２３６，２３７，２３８，
２３９，２４１，２４３……ANDゲート、２４
０，２４２，２４４……フリツプフロツプ、２４
６，２４８……ANDゲート、２４７……ORゲー
ト、２４９，２５０……ライン、２５１−１，２
５１−２，２５１−３，２５２−１，２５２−
２，２５２−３，２５３−１，２５３−２，２５
３−３……ANDゲート、２５４，２５５，２５
６……ORゲート、２５７……コンパレータ、２
５８……ANDゲート、２５９……ライン、２７
０……正アタツク回路、２７１−１，２７１−
２，〜２７１−５……EX−NORゲート、２７２
−１，２７２−２，２７２−３，２７３，２７
５，２７６……ANDゲート、２７４……正アタ
ツクシフトレジスタ、２７７……インバータ、２
７８，２７９……ORゲート、２８１……ゲート
論理回路、２９０……システム、２９１……フエ
ーズ状態復号器、２９２……状態決定論理回路、
２９３……フエーズ状態増加部、２９５，２９
６，２９７……インバータ、２９８−１，２９８
−２，〜２９８−６……ANDゲート、２９９−
１，２９９−２……インバータ、３００，３０１
−１，３０２−１，３０３−１，３０１−２，３
０２−２，３０３−２，３０１−３，３０２−
３，３０３−３……ANDゲート、３０４，３０
５，３０６……ORゲート、３０７，３０８，３
０９……ライン、３１０−１，３１０−２，〜３
１０−８……ORゲート、３１１−１，３１１−
２，〜３１１−８……ANDゲート、３１２−１，
３１２−２，〜３１２−８……ORゲート、３１
３−２，３１３−３，３１４−１，３１４−２，
３１４−３，３１５−１，３１５−２，３１５−
３，３１６−１，３１６−２，３１６−３，３１
７−１，３１７−２，３１７−３，３１８−１，
３１８−２，３１８−３，３１９−１，３１９−
２，３１９−３，３２０−１，３２０−２，３２
０−３，３２１−１，３２１−２……ANDゲー
ト、３２４−１，３２４−２，〜３２４−９……
ライン、３２５，３２６，３２７，３２８，３２
９……ORゲート、３３０，３３２，３３４……
ANDゲート、３３１，３３３，３３５……ORゲ
ート、３３６……NORゲート、３３７……イン
バータ、３３８……ANDゲート、３３９……ラ
イン、３４０，３４２……ANDゲート、３４１，
３４３，３４４……ORゲート、３４５，３４
６，３４７，３４８，３４９……ANDゲート、
３５０，３５２……ORゲート、３５１，３５３
……ANDゲート、３５４……ORゲート、３５４
Ａ……ANDゲート、３５５，３５６……ANDゲ
ート、３５７……ORゲート、３５８……ANDゲ
ート、３５９……ANDゲート、３６０……NOR
ゲート、３６１，３６２……ANDゲート、３６
３……ORゲート、３６５，３６６……ライン、
３７６……ANDゲート。
ロツク図である。第２図は振幅関数のフエーズ状
態領域を説明したものである。第３ａ図はスケー
ル選択システムブロツクの論理回路図である。第
３ｂ図は楽器のデビジヨンデータの符号化表であ
る。第４ａ図はＮ演算ブロツクの論理回路図であ
る。第４ｂ図はフエーズ状態数を復号化するため
使用される符号化表である。第５図は２進シフト
システムブロツクの論理回路図である。第６ａ図
はフエーズ終期振幅プレデイクタの論理回路図で
ある。第６ｂ図は各フエーズ状態に対する終期振
幅の表である。第７図はコンパレータブロツクの
論理回路図である。第８図はエンベロープフエー
ズイニシアライザの論理回路図である。第９ａ図
はチエンジ検出器の論理回路図である。第９ｂ図
は２進−10進フエーズ状態変換器の論理回路図で
ある。第１０図はフエーズ増加部の論理回路図で
ある。第１１図は強制ノートレリーズシステムの
電気的ブロツク図である。第１２図はフエーズ状
態メモリラツチシステムの論理回路図である。第
１３図は正アタツクに対する論理回路である。第
１４図はADSRエンベロープ発生器の別な実施例
の電気的ブロツク図である。第１５図はフエーズ
状態修正回路の論理回路図である。第１６図は振
幅発生器の論理回路図である。第１７ａ図ないし
第１７ｄ図は典型的なADSRエンベロープを説明
したものである。 １１……振幅利用手段、１２……ライン、１３
……デビジヨンシフトレジスタ、１４……エンベ
ロープフエーズシフトレジスタ、１５……振幅シ
フトレジスタ、１５Ａ……ライン、１６……Ｎ−
演算部、１７……ライン、１８……ライン、１９
……２進シフト回路、２０，２１……ライン、２
２……加算器、２３……ライン、２４……選択ゲ
ート、２５……ライン、２６……振幅選択ゲー
ト、２７……エンベロープフエーズイニシアライ
ザ、２８……フエーズ終期振幅プレデイクタ、２
９……コンパレータ、３０……ライン、３１……
チエンジ検出器、３２……フエーズ増加部、３３
……ライン、３４……システム総括制御部、３５
……スケール選択部、４１−１，４１−２，４１
−３，４２−１，４２−２，４２−３，４３−
１，４３−２，４３−３，４４−１，４４−２，
４４−３，４５−１，４５−２，４５−３……
ANDゲート、４６，４７，４８，４９，５０…
…ORゲート、５１，５２，５３……ANDゲー
ト、５４，５５……インバータ、６１，６２，６
３……インバータ、６４，６５……ANDゲート、
６６……ORゲート、６７……ANDゲート、６８
……２の補数回路、７１−１，７１−２，７２−
１，７２−２，７３−１，７３−２，７４−１，
７４−２，７５−１，７５−２，７６−１……
ANDゲート、７７，７８，７９，８０，８１…
…ORゲート、９１−１，９２−１，〜１０２−
１……ANDゲート、９２−２，９３−２，〜１
０３−２……ANDゲート、１０４−１，１０４
−２，〜１０４−１１……ORゲート、１１０，
１１１，１１２……インバータ、１１３，１１
４，１１５，１１６，１１７……ANDゲート、
１１８……ANDゲート、１１９，１２０，〜１
２６……ライン、１２７−２，１２８−２，〜１
３１−２，１２８−１，１２９−１，〜１３２−
１……ANDゲート、１４０−１，１４０−２，
〜１４０−１３……EX−NORゲート、１４９，
１５０，１５１，１５２……ANDゲート、１５
３……ORゲート、１６０，１６１，１６２……
インバータ、１６３，１６４，１６５……AND
ゲート、１６６……ORゲート、１６７−１，１
６７−２，１６７−３，１６８−１，１６８−
２，１６８−３，１６９−１，１６９−２，１６
９−３……ANDゲート、１７０−１，１７０−
２，〜１７０−１３……ORゲート、１７１……
論理回路、１７２，１７４……２の補数回路、１
７３，１７６……２進右シフト回路、１７５，１
７８，１７９……ライン、１７７……減算器、１
８０……12分周器、１８１……アツパアタツクク
ロツク回路、１８２……アツパデイケイクロツク
回路、１８３……アツパレリーズクロツク回路、
１８４……フリツプフロツプ、１８５……インバ
ータ、１８６……ANDゲート、１８７，１８８，
１８９……インバータ、１９０，１９１，〜１９
５……ANDゲート、１９６，１９７，１９８…
…ANDゲート、１９９……ORゲート、２００…
…ANDゲート、２０１……ORゲート、２０２…
…インバータ、２０３，２０４……ライン、２０
５−１，２０６−１，〜２１３−１，２０５−
２，２０６−２，〜２１３−２……ANDゲート、
２２０……加算器、２２１……NANDゲート、
２２２，２２３，２２４……ANDゲート、２３
０……フエーズ状態メモリ、２３１……クロツク
アドレス復号器、２３２……フエーズ状態復号
器、２３３……ADSRクロツク回路、２３４，２
３５……インバータ、２３６，２３７，２３８，
２３９，２４１，２４３……ANDゲート、２４
０，２４２，２４４……フリツプフロツプ、２４
６，２４８……ANDゲート、２４７……ORゲー
ト、２４９，２５０……ライン、２５１−１，２
５１−２，２５１−３，２５２−１，２５２−
２，２５２−３，２５３−１，２５３−２，２５
３−３……ANDゲート、２５４，２５５，２５
６……ORゲート、２５７……コンパレータ、２
５８……ANDゲート、２５９……ライン、２７
０……正アタツク回路、２７１−１，２７１−
２，〜２７１−５……EX−NORゲート、２７２
−１，２７２−２，２７２−３，２７３，２７
５，２７６……ANDゲート、２７４……正アタ
ツクシフトレジスタ、２７７……インバータ、２
７８，２７９……ORゲート、２８１……ゲート
論理回路、２９０……システム、２９１……フエ
ーズ状態復号器、２９２……状態決定論理回路、
２９３……フエーズ状態増加部、２９５，２９
６，２９７……インバータ、２９８−１，２９８
−２，〜２９８−６……ANDゲート、２９９−
１，２９９−２……インバータ、３００，３０１
−１，３０２−１，３０３−１，３０１−２，３
０２−２，３０３−２，３０１−３，３０２−
３，３０３−３……ANDゲート、３０４，３０
５，３０６……ORゲート、３０７，３０８，３
０９……ライン、３１０−１，３１０−２，〜３
１０−８……ORゲート、３１１−１，３１１−
２，〜３１１−８……ANDゲート、３１２−１，
３１２−２，〜３１２−８……ORゲート、３１
３−２，３１３−３，３１４−１，３１４−２，
３１４−３，３１５−１，３１５−２，３１５−
３，３１６−１，３１６−２，３１６−３，３１
７−１，３１７−２，３１７−３，３１８−１，
３１８−２，３１８−３，３１９−１，３１９−
２，３１９−３，３２０−１，３２０−２，３２
０−３，３２１−１，３２１−２……ANDゲー
ト、３２４−１，３２４−２，〜３２４−９……
ライン、３２５，３２６，３２７，３２８，３２
９……ORゲート、３３０，３３２，３３４……
ANDゲート、３３１，３３３，３３５……ORゲ
ート、３３６……NORゲート、３３７……イン
バータ、３３８……ANDゲート、３３９……ラ
イン、３４０，３４２……ANDゲート、３４１，
３４３，３４４……ORゲート、３４５，３４
６，３４７，３４８，３４９……ANDゲート、
３５０，３５２……ORゲート、３５１，３５３
……ANDゲート、３５４……ORゲート、３５４
Ａ……ANDゲート、３５５，３５６……ANDゲ
ート、３５７……ORゲート、３５８……ANDゲ
ート、３５９……ANDゲート、３６０……NOR
ゲート、３６１，３６２……ANDゲート、３６
３……ORゲート、３６５，３６６……ライン、
３７６……ANDゲート。
Claims (1)
- 【特許請求の範囲】 １ 発生される楽音を選択するために作動状態と
解放状態との間で動作できる打鍵手段を有し、発
生できる楽音の数より多くない数の楽音発生器を
有する電子楽器において、 (a) 発生されるエンベロープ波形の立上りから終
了までを各部分を分割し、各部分毎の波形形状
を設定するための設定値を前記各部分に対応し
て発生する設定値発生手段と、 (b) 現在のエンベロープ波形値を一時記憶する読
出し書込み記憶手段と、 (c) 該記憶手段に記憶されているエンベロープ波
形値を第１の入力とし前記設定値発生手段から
の設定値を第２の入力として演算し、前記記憶
手段に記憶されるエンベロープ波形値を新たな
値に修正する演算手段と、 (d) 前記打鍵手段からのキーオン信号に基づき前
記演算手段の演算を開始させ、前記打鍵手段か
らキーオフ信号が発生されるまで前記各部分中
の特定の部分で前記演算手段の演算を停止させ
るよう制御する制御手段と、 を有し、エンベロープ波形を演算により形成す
ることを特徴とするエンベロープ発生器。 ２ 発生されるエンベロープ波形の波形形状を選
択設定する選択設定手段をさらに備え、 該選択設定手段からの選択設定信号を前記設定
値発生手段に供給することによりエンベロープ波
形形状を制御することを特徴とする特許請求の範
囲第１項記載のエンベロープ発生器。 ３ 前記部分はフエーズであり、前記選択設定手
段からの選択設定信号及び前記打鍵手段の作動に
基づき前記フエーズの進行順序を変更するフエー
ズ変更制御手段をさらに備えることを特徴とする
特許請求の範囲第２項記載のエンベロープ発生
器。 ４ 発生される楽音を選択するために作動状態と
解放状態との間で動作できる打鍵手段を有し、発
生できる楽音の数より多くない数の楽音発生器を
有する電子楽器において、 (a) 発生されるエンベロープ波形を複数のフエー
ズに分割し該フエーズ毎に波形形状を設定する
ための設定値を発生する設定値発生手段と、 (b) エンベロープ波形の現在値と前記フエーズの
現在値を記憶する記憶手段と、 (c) 該記憶手段から各値を読出し書込み読出書込
手段と、 (d) 該読出書込手段により前記記憶手段から読み
出された前記フエーズの現在値に基づき、 前記読出書込手段により前記記憶手段から読
み出された前記エンベロープ波形の現在値を第
１の入力とし前記設定値発生手段からの前記設
定値を第２の入力として演算し、前記エンベロ
ープ波形の現在値から新たなエンベロープ波形
の値を演算する演算手段と、 (e) 前記複数のフエーズに対応して設けられ前記
フエーズの現在値に対応する比較値と前記演算
手段により演算されたエンベロープ波形の値と
を比較し前記演算されたエンベロープ波形の値
が前記比較値と一致する場合次のフエーズに進
むべきことを検出し現在のフエーズ値を修正す
るフエーズ修正手段と、 (f) 前記打鍵手段からのキーオン信号に基づき、
前記演算手段の演算を開始させ、前記打鍵手段
からのキーオフ信号が発生されるまで、前記複
数のフエーズにおける前記演算手段を停止させ
るよう制御する制御手段と、 を有し、前記フエーズ修正手段及び前記演算手
段からの出力を前記読出し書込手段によつて前
記記憶手段に書込むことによりエンベロープ波
形を演算形成することを特徴とするエンベロー
プ発生器。 ５ 発生される楽音を選択するために作動状態と
解放状態との間で動作できる打鍵手段を有し、発
生できる楽音の数より多くない数の楽音発生器を
有する電子楽器において、 (a) 発生されるエンベロープ波形の立上りから、
終了までを各部分に分割し、各部分毎の波形形
状を設定するための設定値を前記各部分に対応
して発生する設定値発生手段と、 (b) 現在のエンベロープ波形値を一時記憶する読
出し書込み記憶手段と、 (c) 該記憶手段に記憶されているエンベロープ波
形値を第１の入力とし、前記設定値発生手段か
らの設定値を第２の入力として演算し前記記憶
手段に記憶されるエンベロープ波形値を新たな
値に修正する演算手段と、 (d) 前記打鍵手段は複数の鍵に対応する複数のキ
ースイツチからなり、該複数のキースイツチは
複数のグループに区分され該区分を表わす区分
情報を記憶する第１の記憶手段と、 (e) 該第１の記憶手段からの前記区分情報に基づ
き、前記打鍵手段により発生されるエンベロー
プ波形の形状を前記区分毎に異ならせるように
前記区分情報を前記設定値発生手段に供給し、
前記設定値を前記区分毎に異ならせるように制
御する制御手段とを有し、それぞれ区分毎に異
なるエンベロープ波形を演算により形成するこ
とを特徴とするエンベロープ発生器。 ６ 前記楽音発生器の数より多い数の打鍵に対応
しデマンド信号を発生する割当手段と、 複数のフエーズに対応して設けられたフエーズ
状態記憶手段と、 複数の前記楽音発生器に対応し発生されるエン
ベロープのフエーズ状態の現在値を検出し前記フ
エーズ状態記憶手段の対応する位置に記憶させる
検出手段と、 前記フエーズ状態記憶手段に記憶された中の最
も進んだフエーズ状態を優先的に検出しさらにそ
のフエーズ状態と複数の前記楽音発生器に対応し
発生されるエンベロープのフエーズ状態とを比較
する比較手段と、 該比較手段により比較した結果に基づき最もフ
エーズの進んだ前記楽音発生器の発音を速く終了
させ次の発音要求に対応する手段と、 をさらに備えたことを特徴とする特許請求の範囲
第２項記載のエンベロープ発生器。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US05/652,217 US4079650A (en) | 1976-01-26 | 1976-01-26 | ADSR envelope generator |
| US652217 | 1976-01-26 |
Related Child Applications (5)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3106149A Division JPH0719144B2 (ja) | 1976-01-26 | 1991-05-10 | エンベロープの部分の演算装置 |
| JP3135858A Division JPH0719145B2 (ja) | 1976-01-26 | 1991-05-11 | エンベロープの部分の演算装置 |
| JP3135861A Division JPH0719147B2 (ja) | 1976-01-26 | 1991-05-11 | エンベロープ発生器 |
| JP3135859A Division JPH0719146B2 (ja) | 1976-01-26 | 1991-05-11 | エンベロープの部分の演算装置 |
| JP3135860A Division JPH04330493A (ja) | 1976-01-26 | 1991-05-11 | エンベロープ発生器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59155898A JPS59155898A (ja) | 1984-09-05 |
| JPS641799B2 true JPS641799B2 (ja) | 1989-01-12 |
Family
ID=24615975
Family Applications (10)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP718877A Granted JPS5293315A (en) | 1976-01-26 | 1977-01-25 | Adsr envelope generator |
| JP59011785A Granted JPS59155898A (ja) | 1976-01-26 | 1984-01-24 | エンベロープ発生器 |
| JP3106149A Expired - Lifetime JPH0719144B2 (ja) | 1976-01-26 | 1991-05-10 | エンベロープの部分の演算装置 |
| JP3135860A Pending JPH04330493A (ja) | 1976-01-26 | 1991-05-11 | エンベロープ発生器 |
| JP3135858A Expired - Lifetime JPH0719145B2 (ja) | 1976-01-26 | 1991-05-11 | エンベロープの部分の演算装置 |
| JP3135861A Expired - Lifetime JPH0719147B2 (ja) | 1976-01-26 | 1991-05-11 | エンベロープ発生器 |
| JP3135859A Expired - Lifetime JPH0719146B2 (ja) | 1976-01-26 | 1991-05-11 | エンベロープの部分の演算装置 |
| JP3136902A Expired - Lifetime JPH0719148B2 (ja) | 1976-01-26 | 1991-06-10 | エンベロープ発生器 |
| JP3136903A Expired - Lifetime JPH07111635B2 (ja) | 1976-01-26 | 1991-06-10 | エンベロープ発生器 |
| JP3136897A Expired - Lifetime JPH0642147B2 (ja) | 1976-01-26 | 1991-06-10 | エンベロープ発生器 |
Family Applications Before (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP718877A Granted JPS5293315A (en) | 1976-01-26 | 1977-01-25 | Adsr envelope generator |
Family Applications After (8)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3106149A Expired - Lifetime JPH0719144B2 (ja) | 1976-01-26 | 1991-05-10 | エンベロープの部分の演算装置 |
| JP3135860A Pending JPH04330493A (ja) | 1976-01-26 | 1991-05-11 | エンベロープ発生器 |
| JP3135858A Expired - Lifetime JPH0719145B2 (ja) | 1976-01-26 | 1991-05-11 | エンベロープの部分の演算装置 |
| JP3135861A Expired - Lifetime JPH0719147B2 (ja) | 1976-01-26 | 1991-05-11 | エンベロープ発生器 |
| JP3135859A Expired - Lifetime JPH0719146B2 (ja) | 1976-01-26 | 1991-05-11 | エンベロープの部分の演算装置 |
| JP3136902A Expired - Lifetime JPH0719148B2 (ja) | 1976-01-26 | 1991-06-10 | エンベロープ発生器 |
| JP3136903A Expired - Lifetime JPH07111635B2 (ja) | 1976-01-26 | 1991-06-10 | エンベロープ発生器 |
| JP3136897A Expired - Lifetime JPH0642147B2 (ja) | 1976-01-26 | 1991-06-10 | エンベロープ発生器 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4079650A (ja) |
| JP (10) | JPS5293315A (ja) |
Families Citing this family (44)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4079650A (en) * | 1976-01-26 | 1978-03-21 | Deutsch Research Laboratories, Ltd. | ADSR envelope generator |
| GB1580690A (en) * | 1976-04-28 | 1980-12-03 | Nat Res Dev | Digital generator for musical notes |
| JPS589958B2 (ja) * | 1976-09-29 | 1983-02-23 | ヤマハ株式会社 | 電子楽器のエンベロ−プ発生器 |
| USRE30906E (en) * | 1976-10-08 | 1982-04-20 | Nippon Gakki Seizo Kabushiki Kaisha | Envelope generator |
| JPS5812599B2 (ja) * | 1976-10-08 | 1983-03-09 | ヤマハ株式会社 | 電子楽器のエンペロ−プ発生器 |
| US4185529A (en) * | 1976-12-02 | 1980-01-29 | Kabushiki Kaisha Kawai Gakki Seisakusho | Electronic musical instrument |
| JPS5374021A (en) * | 1976-12-13 | 1978-07-01 | Nippon Gakki Seizo Kk | Electronic musical instrument |
| US4184402A (en) * | 1976-12-27 | 1980-01-22 | Kabushiki Kaisha Kawai Gakki Seisakusho | Electronic musical instrument |
| US4373416A (en) * | 1976-12-29 | 1983-02-15 | Nippon Gakki Seizo Kabushiki Kaisha | Wave generator for electronic musical instrument |
| US4254681A (en) * | 1977-04-08 | 1981-03-10 | Kabushiki Kaisha Kawai Gakki Seisakusho | Musical waveshape processing system |
| US4202239A (en) * | 1978-01-09 | 1980-05-13 | C. G. Conn, Ltd. | Tone generator keyer control system |
| US4194426A (en) * | 1978-03-13 | 1980-03-25 | Kawai Musical Instrument Mfg. Co. Ltd. | Echo effect circuit for an electronic musical instrument |
| GB2017376B (en) * | 1978-03-18 | 1983-03-16 | Casio Computer Co Ltd | Electronic musical instrument |
| US4212221A (en) * | 1978-03-30 | 1980-07-15 | Allen Organ Company | Method and apparatus for note attack and decay in an electronic musical instrument |
| US4203337A (en) * | 1978-06-20 | 1980-05-20 | The Wurlitzer Company | Large scale integrated circuit chip for an electronic organ |
| US4214503A (en) * | 1979-03-09 | 1980-07-29 | Kawai Musical Instrument Mfg. Co., Ltd. | Electronic musical instrument with automatic loudness compensation |
| JPS55138798A (en) * | 1979-04-18 | 1980-10-29 | Sony Corp | Envelope signal generator |
| US4210054A (en) * | 1979-05-14 | 1980-07-01 | Kimball International, Inc. | High note priority monophonic brass keyer system |
| JPS561093A (en) * | 1979-06-15 | 1981-01-08 | Nippon Musical Instruments Mfg | Device for generating envelope waveform for electronic musical instrument |
| JPS56117288A (en) * | 1980-02-20 | 1981-09-14 | Matsushita Electric Industrial Co Ltd | Envelop generator for electronic musical instrument |
| US4344347A (en) * | 1980-03-26 | 1982-08-17 | Faulkner Alfred H | Digital envelope generator |
| US4287805A (en) * | 1980-04-28 | 1981-09-08 | Norlin Industries, Inc. | Digital envelope modulator for digital waveform |
| GB2081955B (en) | 1980-08-01 | 1984-02-01 | Casio Computer Co Ltd | Envelope control for electronic musical instrument |
| US4337681A (en) * | 1980-08-14 | 1982-07-06 | Kawai Musical Instrument Mfg. Co., Ltd. | Polyphonic sliding portamento with independent ADSR modulation |
| US4421003A (en) * | 1980-11-25 | 1983-12-20 | Kabushiki Kaisha Kawai Gakki Seisakusho | Envelope generator for electronic musical instruments |
| JPS5789796A (en) * | 1980-11-25 | 1982-06-04 | Kawai Musical Instr Mfg Co | Generator for envelope of electronic musical instrument |
| US4453440A (en) * | 1980-11-28 | 1984-06-12 | Casio Computer Co., Ltd. | Envelope control system for electronic musical instrument |
| US4424731A (en) | 1981-07-14 | 1984-01-10 | Kimball International, Inc. | Percussion generator having snub control |
| US4379420A (en) * | 1981-10-19 | 1983-04-12 | Kawai Musical Instrument Mfg. Co., Ltd. | Adaptive strum keying for a keyboard electronic musical instrument |
| US4440058A (en) * | 1982-04-19 | 1984-04-03 | Kimball International, Inc. | Digital tone generation system with slot weighting of fixed width window functions |
| JPH0731502B2 (ja) * | 1982-09-14 | 1995-04-10 | カシオ計算機株式会社 | 楽音波形信号発生装置 |
| US4493237A (en) * | 1983-06-13 | 1985-01-15 | Kimball International, Inc. | Electronic piano |
| US4532849A (en) * | 1983-12-15 | 1985-08-06 | Drew Dennis M | Signal shape controller |
| JPS60195592A (ja) * | 1984-03-19 | 1985-10-04 | ヤマハ株式会社 | 電子楽器用関数波形発生装置 |
| US4549459A (en) * | 1984-04-06 | 1985-10-29 | Kawai Musical Instrument Mfg. Co., Ltd. | Integral and a differential waveshape generator for an electronic musical instrument |
| US4722259A (en) * | 1986-03-31 | 1988-02-02 | Kawai Musical Instruments Mfg. Co., Ltd. | Keyswitch actuation detector for an electronic musical instrument |
| US4928569A (en) * | 1986-11-15 | 1990-05-29 | Yamaha Corporation | Envelope shape generator for tone signal control |
| JPH0114076Y2 (ja) * | 1987-05-07 | 1989-04-25 | ||
| JP2554508B2 (ja) * | 1987-09-29 | 1996-11-13 | 株式会社河合楽器製作所 | 電子楽器のエンベロープ発生器 |
| US4969385A (en) * | 1988-01-19 | 1990-11-13 | Gulbransen, Inc. | Reassignment of digital oscillators according to amplitude |
| JP2817145B2 (ja) * | 1988-09-17 | 1998-10-27 | カシオ計算機株式会社 | エンベロープ発生装置 |
| US5535148A (en) * | 1993-09-23 | 1996-07-09 | Motorola Inc. | Method and apparatus for approximating a sigmoidal response using digital circuitry |
| JP4665836B2 (ja) | 2006-05-31 | 2011-04-06 | 日本ビクター株式会社 | 楽曲分類装置、楽曲分類方法、及び楽曲分類プログラム |
| US8861627B2 (en) * | 2009-07-15 | 2014-10-14 | Fujitsu Limited | Direct mm-wave m-ary quadrature amplitude modulation (QAM) modulator operating in saturated power mode |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3515792A (en) | 1967-08-16 | 1970-06-02 | North American Rockwell | Digital organ |
| US3610806A (en) * | 1969-10-30 | 1971-10-05 | North American Rockwell | Adaptive sustain system for digital electronic organ |
| JPS5231730B2 (ja) * | 1972-12-14 | 1977-08-17 | ||
| JPS5246088B2 (ja) * | 1973-04-13 | 1977-11-21 | ||
| JPS569715B2 (ja) * | 1973-12-12 | 1981-03-03 | ||
| JPS5433525B2 (ja) * | 1974-03-26 | 1979-10-22 | ||
| US3952623A (en) * | 1974-11-12 | 1976-04-27 | Nippon Gakki Seizo Kabushiki Kaisha | Digital timing system for an electronic musical instrument |
| JPS5437819B2 (ja) * | 1974-11-13 | 1979-11-17 | ||
| JPS525515A (en) * | 1975-07-03 | 1977-01-17 | Nippon Gakki Seizo Kk | Electronic musical instrument |
| JPS5916279B2 (ja) * | 1975-07-14 | 1984-04-14 | ヤマハ株式会社 | 電子楽器 |
| US4079650A (en) * | 1976-01-26 | 1978-03-21 | Deutsch Research Laboratories, Ltd. | ADSR envelope generator |
-
1976
- 1976-01-26 US US05/652,217 patent/US4079650A/en not_active Expired - Lifetime
-
1977
- 1977-01-25 JP JP718877A patent/JPS5293315A/ja active Granted
-
1984
- 1984-01-24 JP JP59011785A patent/JPS59155898A/ja active Granted
-
1991
- 1991-05-10 JP JP3106149A patent/JPH0719144B2/ja not_active Expired - Lifetime
- 1991-05-11 JP JP3135860A patent/JPH04330493A/ja active Pending
- 1991-05-11 JP JP3135858A patent/JPH0719145B2/ja not_active Expired - Lifetime
- 1991-05-11 JP JP3135861A patent/JPH0719147B2/ja not_active Expired - Lifetime
- 1991-05-11 JP JP3135859A patent/JPH0719146B2/ja not_active Expired - Lifetime
- 1991-06-10 JP JP3136902A patent/JPH0719148B2/ja not_active Expired - Lifetime
- 1991-06-10 JP JP3136903A patent/JPH07111635B2/ja not_active Expired - Lifetime
- 1991-06-10 JP JP3136897A patent/JPH0642147B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04330492A (ja) | 1992-11-18 |
| JPH04330494A (ja) | 1992-11-18 |
| JPH04356097A (ja) | 1992-12-09 |
| JPH04348392A (ja) | 1992-12-03 |
| JPH0511764A (ja) | 1993-01-22 |
| JPH0719148B2 (ja) | 1995-03-06 |
| JPH04330493A (ja) | 1992-11-18 |
| JPS6159518B2 (ja) | 1986-12-16 |
| JPH0642147B2 (ja) | 1994-06-01 |
| JPH0719144B2 (ja) | 1995-03-06 |
| JPS5293315A (en) | 1977-08-05 |
| JPS59155898A (ja) | 1984-09-05 |
| JPH04348391A (ja) | 1992-12-03 |
| JPH0719147B2 (ja) | 1995-03-06 |
| JPH07111635B2 (ja) | 1995-11-29 |
| JPH0719146B2 (ja) | 1995-03-06 |
| JPH0719145B2 (ja) | 1995-03-06 |
| JPH04356098A (ja) | 1992-12-09 |
| US4079650A (en) | 1978-03-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS641799B2 (ja) | ||
| JPS6325359B2 (ja) | ||
| US4332183A (en) | Automatic legato keying for a keyboard electronic musical instrument | |
| US4953437A (en) | Method and apparatus for digitally generating musical notes | |
| USRE30736E (en) | Tone wave generator in electronic musical instrument | |
| JPS6214833B2 (ja) | ||
| JPH027078B2 (ja) | ||
| US4342248A (en) | Orchestra chorus in an electronic musical instrument | |
| US4205577A (en) | Implementation of multiple voices in an electronic musical instrument | |
| JPS6337400B2 (ja) | ||
| US4186637A (en) | Tone generating system for electronic musical instrument | |
| US4194426A (en) | Echo effect circuit for an electronic musical instrument | |
| US4256003A (en) | Note frequency generator for an electronic musical instrument | |
| US4513651A (en) | Generation of anharmonic overtones in a musical instrument by additive synthesis | |
| US4450746A (en) | Flute chorus generator for a polyphonic tone synthesizer | |
| US4159663A (en) | Electronic musical instrument with different types of tone forming systems | |
| US4468996A (en) | Note group selectable musical effects in an electronic musical instrument | |
| US4145946A (en) | Sustained repeat control digital polyphonic synthesizer | |
| US5998723A (en) | Apparatus for forming musical tones using impulse response signals and method of generating musical tones | |
| US4368658A (en) | Apparatus for solo harmony transfer in an electronic musical instrument | |
| US4446769A (en) | Combination tone generator for a musical instrument | |
| US4331058A (en) | Adaptive accompaniment level in an electronic musical instrument | |
| US4467691A (en) | Selectable ensemble effect in an electronic musical instrument | |
| US4458572A (en) | Tone color changes in an electronic musical instrument | |
| US6160214A (en) | Non-consonance generating device and non-consonance generating method |