JPH0114076Y2 - - Google Patents
Info
- Publication number
- JPH0114076Y2 JPH0114076Y2 JP1987068285U JP6828587U JPH0114076Y2 JP H0114076 Y2 JPH0114076 Y2 JP H0114076Y2 JP 1987068285 U JP1987068285 U JP 1987068285U JP 6828587 U JP6828587 U JP 6828587U JP H0114076 Y2 JPH0114076 Y2 JP H0114076Y2
- Authority
- JP
- Japan
- Prior art keywords
- envelope
- phase
- release
- data
- mantissa
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Description
本考案はエンベロープのアタツク、デイケイ、
リリースの速度を表わすスピードパラメータの時
間制御により多種のエンベロープを発生するとと
もに入力端子数を少なくした電子楽器のエンベロ
ープ発生器に関するものである。 従来、デジタル的にエンベロープを発生させる
方式は大別して波形を記憶させる方式と、波形を
関数によつて近似する方式がある。 たとえば、形状の異なるエンベロープ、特開昭
52−27621に述べられているような楽音の高調波
係数を時間的に変化させる効果のために使用され
るスライデイングフオルマントフイルタ用エンベ
ロープ、振幅変調用エンベロープ等多くの種類の
エンベロープを発生させようとした場合、前者の
方式によれば多くのメモリを必要とし不経済であ
り、また後者の方式においても関数演算を進める
タイミングはCRによる発振器の発振周波数を制
御するものが多く、多種類のエンベロープの音色
に応じた発振器をもたなければならず入力端子数
も増大する。従つて構成と価格上の制約から相当
制限されたものにせざるを得ないのが現状であつ
た。これに対し、１群のデジタル数から１つのデ
ジタル数を選択してこれを累算器によつて累算し
その多ビツト出力からエンベロープの計算タイミ
ングを得る方式が提案されて簡単化されたが、や
はり累算器に関連する可成りの構成部分を必要と
する。 本考案の目的は簡単な構成によりエンベロープ
の計算タイミングを任意に設定し多種類のエンベ
ロープを発生するとともに入力端子数を少なくし
た電子楽器のエンベロープ発生器を提供すること
である。 前記目的を達成するため、本考案の電子楽器の
エンベロープ発生器はエンベロープのアタツク、
デイケイ、リリースを複数のフエーズに分割し、
所定タイミングの演算によりエンベロープ波形を
形成する電子楽器のエンベロープ発生器におい
て、 押鍵に応じて発生すべきエンベロープのアタツ
ク、デイケイ、リリースの速度に対応し速度制御
を行なうためのデジタル２進数からなるエンベロ
ープのスピードパラメータを発生するスピードパ
ラメータ発生手段と、該スピードパラメータ発生
手段からのスピードパラメータをデコードし前記
スピードパラメータのビツト数より多いビツト数
の数値データを発生するデコード手段と、エンベ
ロープがアタツクフエーズにある場合前記デコー
ド手段からの前記数値データをフエーズ状態に従
つて順次シフトし、エンベロープがデイケイおよ
びリリースフエーズにある場合前記データのシフ
トを固定する２進シフト制御手段と、該２進シフ
ト制御手段からのデータを累算する演算手段と、
を具え、スピードパラメータにより速度制御され
たエンベロープ波形を形成することを特徴とする
ものである。 以下本考案を実施例につき詳述する。 第１図は本考案の原理説明図である。 同図に示すように、本考案ではエンベロープを
複数の位相たとえば12の位相（以下これをフエー
ズという）に分ける。 エンベロープのアタツク部はフエーズ１からフ
エーズ４までに分割される。 デイケイ部はフエーズ５からフエーズ８まで、
鍵の押されている状態はフエーズ８で停止され、
離鍵後リリース部のフエーズ９からフエーズ12ま
での12のフエーズによつて表わされる。 次に、エンベロープデータは浮動小数点数とし
て表わされ、第１表に示す指数と仮数に分けられ
る。
リリースの速度を表わすスピードパラメータの時
間制御により多種のエンベロープを発生するとと
もに入力端子数を少なくした電子楽器のエンベロ
ープ発生器に関するものである。 従来、デジタル的にエンベロープを発生させる
方式は大別して波形を記憶させる方式と、波形を
関数によつて近似する方式がある。 たとえば、形状の異なるエンベロープ、特開昭
52−27621に述べられているような楽音の高調波
係数を時間的に変化させる効果のために使用され
るスライデイングフオルマントフイルタ用エンベ
ロープ、振幅変調用エンベロープ等多くの種類の
エンベロープを発生させようとした場合、前者の
方式によれば多くのメモリを必要とし不経済であ
り、また後者の方式においても関数演算を進める
タイミングはCRによる発振器の発振周波数を制
御するものが多く、多種類のエンベロープの音色
に応じた発振器をもたなければならず入力端子数
も増大する。従つて構成と価格上の制約から相当
制限されたものにせざるを得ないのが現状であつ
た。これに対し、１群のデジタル数から１つのデ
ジタル数を選択してこれを累算器によつて累算し
その多ビツト出力からエンベロープの計算タイミ
ングを得る方式が提案されて簡単化されたが、や
はり累算器に関連する可成りの構成部分を必要と
する。 本考案の目的は簡単な構成によりエンベロープ
の計算タイミングを任意に設定し多種類のエンベ
ロープを発生するとともに入力端子数を少なくし
た電子楽器のエンベロープ発生器を提供すること
である。 前記目的を達成するため、本考案の電子楽器の
エンベロープ発生器はエンベロープのアタツク、
デイケイ、リリースを複数のフエーズに分割し、
所定タイミングの演算によりエンベロープ波形を
形成する電子楽器のエンベロープ発生器におい
て、 押鍵に応じて発生すべきエンベロープのアタツ
ク、デイケイ、リリースの速度に対応し速度制御
を行なうためのデジタル２進数からなるエンベロ
ープのスピードパラメータを発生するスピードパ
ラメータ発生手段と、該スピードパラメータ発生
手段からのスピードパラメータをデコードし前記
スピードパラメータのビツト数より多いビツト数
の数値データを発生するデコード手段と、エンベ
ロープがアタツクフエーズにある場合前記デコー
ド手段からの前記数値データをフエーズ状態に従
つて順次シフトし、エンベロープがデイケイおよ
びリリースフエーズにある場合前記データのシフ
トを固定する２進シフト制御手段と、該２進シフ
ト制御手段からのデータを累算する演算手段と、
を具え、スピードパラメータにより速度制御され
たエンベロープ波形を形成することを特徴とする
ものである。 以下本考案を実施例につき詳述する。 第１図は本考案の原理説明図である。 同図に示すように、本考案ではエンベロープを
複数の位相たとえば12の位相（以下これをフエー
ズという）に分ける。 エンベロープのアタツク部はフエーズ１からフ
エーズ４までに分割される。 デイケイ部はフエーズ５からフエーズ８まで、
鍵の押されている状態はフエーズ８で停止され、
離鍵後リリース部のフエーズ９からフエーズ12ま
での12のフエーズによつて表わされる。 次に、エンベロープデータは浮動小数点数とし
て表わされ、第１表に示す指数と仮数に分けられ
る。
【表】
たとえば最大値を１以下とすると、エンベロー
プの最大レベルは指数「000」、仮数「000」で表
わされ、1000×20を0dbとすると、最小レベルは
指数「111」、仮数「000」で1000×2-7（−42db）
と表わされる。 そして、エンベロープの指数関数特性はこの浮
動小数点の特徴を利用して形成される。すなわ
ち、デイケイ、リリース部は仮数部をダウンカウ
ントさせ、指数部をアツプカウントすれば容易に
形成することができる。また、アタツク部につい
ては後述の２進シフト回路によつてデータをフエ
ーズに対応してシフトすることにより得られる。 前述の２進浮動小数点数によつてADSRを表現
して形成する方法はたとえば本出願人の提案によ
る特開昭54−1609「電子オルガン用振幅発生器」
に開示されているので詳細は省略する。 本考案の最も重要な点は、アタツク、デイケ
イ、リリースの長さをデジタルパラメータとして
表わすことであり、このパラメータをエンベロー
プの演算手段に有効に適用するものである。この
演算手段の方式はとくに限定されるものではな
い。 いま、リリース部を考えると、リリースの長さ
は１ミリ秒〜128ミリ秒に変化できるようにする
ため、これを離散的にたとえば32段階に分割し、
各位置を２進数の５ビツトで表わし、これをエン
ベロープのスピードパラメータとしてスピードパ
ラメータデコーダに送り、 SL×SC／RT SL；相対サステインレベル ここでSL＝（サステインレベル −最小レベル） SC；システムクロツク（計算時間） RT；リリース時間 ここでRT／SCはリリース時間中の計算
回数を示す。 に相当する値を発生する。この値はリリース時間
RTに含まれる各計算サイクル当りの変位量を意
味する。従つてリリース中の各フエーズ毎に異な
るスピードパラメータが与えられると、そのフエ
ーズに含まれる計算時間はその変位でリリースが
進行する。デイケイの場合も同様である。 ここでたとえば、サステインレベルを0dBとし
リリースが終了するレベルつまり最小レベルを−
42dBとすると、相対サステインレベルSLはSL＝
０−（−42）＝42dBとなる。 エンベロープ計算時間を1ms毎に行なうとし、
SC＝１×10-3（Ｓ）リリース時間を14msとすると
RT＝14×10-3（Ｓ） SL×SC／RT＝42×１ ×10-3／（14×10-3）＝3dB となる。 リリース（減衰）の場合、システムクロツク１
つあたり3dBの減衰をあたえれば14msのリリー
スが形成できるわけである。 従つて−3dB変化させるため必要な値を選択し
変位値として与えればよい。この場合変位値は、
指数000仮数100で表わされる。この値は第１表に
対応しない。 ここで本考案のエンベロープ形成のための演算
について説明すると、前述のようにデイケイ、リ
リースに関しては仮数部をダウンカウントし指数
部をアツプカウントする。 たとえば、現在値を0dBとすると指数部000仮
数部000である。前述のようにリリース部におい
て、3dBの減衰を与えるとすると、変位値を指数
部000仮数部100とし第２表のように演算する。
プの最大レベルは指数「000」、仮数「000」で表
わされ、1000×20を0dbとすると、最小レベルは
指数「111」、仮数「000」で1000×2-7（−42db）
と表わされる。 そして、エンベロープの指数関数特性はこの浮
動小数点の特徴を利用して形成される。すなわ
ち、デイケイ、リリース部は仮数部をダウンカウ
ントさせ、指数部をアツプカウントすれば容易に
形成することができる。また、アタツク部につい
ては後述の２進シフト回路によつてデータをフエ
ーズに対応してシフトすることにより得られる。 前述の２進浮動小数点数によつてADSRを表現
して形成する方法はたとえば本出願人の提案によ
る特開昭54−1609「電子オルガン用振幅発生器」
に開示されているので詳細は省略する。 本考案の最も重要な点は、アタツク、デイケ
イ、リリースの長さをデジタルパラメータとして
表わすことであり、このパラメータをエンベロー
プの演算手段に有効に適用するものである。この
演算手段の方式はとくに限定されるものではな
い。 いま、リリース部を考えると、リリースの長さ
は１ミリ秒〜128ミリ秒に変化できるようにする
ため、これを離散的にたとえば32段階に分割し、
各位置を２進数の５ビツトで表わし、これをエン
ベロープのスピードパラメータとしてスピードパ
ラメータデコーダに送り、 SL×SC／RT SL；相対サステインレベル ここでSL＝（サステインレベル −最小レベル） SC；システムクロツク（計算時間） RT；リリース時間 ここでRT／SCはリリース時間中の計算
回数を示す。 に相当する値を発生する。この値はリリース時間
RTに含まれる各計算サイクル当りの変位量を意
味する。従つてリリース中の各フエーズ毎に異な
るスピードパラメータが与えられると、そのフエ
ーズに含まれる計算時間はその変位でリリースが
進行する。デイケイの場合も同様である。 ここでたとえば、サステインレベルを0dBとし
リリースが終了するレベルつまり最小レベルを−
42dBとすると、相対サステインレベルSLはSL＝
０−（−42）＝42dBとなる。 エンベロープ計算時間を1ms毎に行なうとし、
SC＝１×10-3（Ｓ）リリース時間を14msとすると
RT＝14×10-3（Ｓ） SL×SC／RT＝42×１ ×10-3／（14×10-3）＝3dB となる。 リリース（減衰）の場合、システムクロツク１
つあたり3dBの減衰をあたえれば14msのリリー
スが形成できるわけである。 従つて−3dB変化させるため必要な値を選択し
変位値として与えればよい。この場合変位値は、
指数000仮数100で表わされる。この値は第１表に
対応しない。 ここで本考案のエンベロープ形成のための演算
について説明すると、前述のようにデイケイ、リ
リースに関しては仮数部をダウンカウントし指数
部をアツプカウントする。 たとえば、現在値を0dBとすると指数部000仮
数部000である。前述のようにリリース部におい
て、3dBの減衰を与えるとすると、変位値を指数
部000仮数部100とし第２表のように演算する。
【表】
第２表において、変位値仮数部で２の補数化さ
れた仮数100は現在値の仮数部000と加算される。
このとき仮数部からの桁上げが生じないため減算
時のボローと判断し指数部に１を加算する。現在
値および変位値の指数部加算結果とボローで001
となる。従つて演算結果は指数部001仮数部100で
あり第１表から1.5×2-1であり約−3dBとなるこ
とがわかる。 次にアタツクの場合は、現在値を−39dBとす
ると指数部111仮数部100であり、これに9dB増加
させる場合、変位値を指数部001仮数部100とし第
３表のように演算する。
れた仮数100は現在値の仮数部000と加算される。
このとき仮数部からの桁上げが生じないため減算
時のボローと判断し指数部に１を加算する。現在
値および変位値の指数部加算結果とボローで001
となる。従つて演算結果は指数部001仮数部100で
あり第１表から1.5×2-1であり約−3dBとなるこ
とがわかる。 次にアタツクの場合は、現在値を−39dBとす
ると指数部111仮数部100であり、これに9dB増加
させる場合、変位値を指数部001仮数部100とし第
３表のように演算する。
【表】
第３表において、現在値指数部111から変位値
指数部001を２の補数化した111を加算すると110
となる。（この結果のキヤリーは切り捨てる。）次
に仮数部は現在値100、変位値100を加算すると、
000となり桁上げを生じる。このアタツクの仮数
部は加算による桁上げはキヤリーとして指数部を
１減算する。従つて110マイナス１で101となる。
この指数部101仮数部000は第１表より1.0×2-5で
−30dBとなる。 以上のようにして、アタツクおよびデイケイ・
リリースのエンベロープ形成のための演算が行な
われる。 第２図は本考案の実施例の構成を示す説明図で
あり、前述の浮動小数点数の演算回路に上述のス
ピードパラメータを適用したエンベロープ発生回
路のブロツク図である。 同図において、キーデータの入力によりフエー
ズ初期値発生回路１１により、第１図に説明した
たエンベロープのADSRのフエーズの初期値（キ
ーオンの場合フエーズ１、キーオフの場合フエー
ズ９）が発生しエンベロープ演算制御に利用され
る。ここでエンベロープフエーズが１〜８の場合
キーオフデータが入力されるとフエーズ初期値発
生回路１１は現在のフエーズが何であれ強制的に
フエーズ９にセツトされリリースを開始する。 このフエーズの値は、フエーズデコーダADSR
制御回路１２でデコードされて系内の所要回路の
フエーズの移行制御に用いられる。その１つはフ
エーズ終値予測回路１９でありサステインレベル
データが入力されて、各フエーズ終値の予測値が
比較器１８に送られ、後述する演算部からの値と
比較され、一致すると一致信号がフエーズデコー
ダADSR制御回路１２に送られ、フエーズ加算器
１３に１が加算されてフエーズメモリ１０に記憶
され、フエーズ初期値発生回路１１を介してフエ
ーズデコーダADSR制御回路１２に送られて次の
フエーズに移行する。ここでフエーズ終値予測回
路１９に入力されるサステインレベルデータは、
外部より入力される可変のデータでありこの値に
よつてデイケイ、リリースにおける各フエーズ終
値が変化する。 一方、前述のリリース部またはデイケイ部にお
ける下降時間の変化部分を離散的にたとえば32分
割し各位置を５ビツトのスピードパラメータで表
わし、所要位置のスピードパラメータをスピード
パラメータデコーダ２３に入れてデコードし前述
の変位の値を発生する。このデコーダ２３と次の
２進シフト回路２０はフエーズデコーダ制御回路
１２により制御され、リリースとデイケイの場合
はデコーダ出力は２進シフト回路２０をシフトす
ることなく通過し、加減算制御回路２１に送ら
れ、フエーズデコーダADSR制御回路１２の制御
により演算部への加算減算の制御を行なうもので
リリースとデイケイの場合は前述説明のように指
数を加算し仮数を減算させるように動作する。演
算部の加算器１６と加算器１７は加減算制御回路
２１からのデータにより第１表に基づく指数と仮
数を格納した指数メモリ１４と仮数メモリ１５か
ら読出されるデータを加減算し、比較器１８とデ
ータ選択回路２４に送出される。比較器１８では
加算器１６からの加算された指数と加算器１７か
らの減算された仮数とをフエーズ終値予測回路１
９に格納されたそれぞれの終値データと比較し一
致あるいは終値を超えるまで演算が繰返えされ
る。すなわち、加算器１６からの指数と加算器１
７からの仮数とをデータ選択回路２４に入力し、
フエーズデコーダADSR制御回路１２の制御信号
によつて、このデータを指数メモリ１４と仮数メ
モリ１５に再び格納する。ここでフエーズメモリ
１０、指数メモリ１４、仮数メモリ１５は発音数
と振幅変調効果用エンベロープの数の和と同じワ
ード数を有する。このようにフエーズ毎に計算が
繰返えされ前述の５ビツトで表わされたパラメー
タに対応する長さのリリースまたはデイケイが形
成される。なお、データ選択回路２４の機能とし
て、たとえば加算器１６がオーバフローした場合
には、オーバフロー検出回路２８によつてオーバ
フローが検出され、前記データを指数メモリ１４
と仮数メモリ１５に送る代りに、前記メモリ出力
を選択するかまたはフエーズ初期振幅値発生回路
２２から次のフエーズにおける初期値振幅値を選
択して送るように制御される。このオーバフロー
は二つのケースがある。その１つはアタツク計算
において最大値より大きくなる場合ともう１つは
デイケイ、リリース計算において最小値より小さ
くなる場合である。 アタツクの場合、現在値を−3dB指数部001仮
数部100とし、12dBに相当する変位値指数部010
仮数部000とすると、現在値＋変位値は−３＋12
＝9dBで最大値0dBをオーバーする。 変位値指数部010の２の補数110と現在値指数部
001を加算すると111となり、指数部111仮数部100
で第１表より約−39dBの値になる。従つてアタ
ツク時指数部から桁上げが生じないものをオーバ
ーフローとして処理する。 また、現在値を同様に−3dBとし、6dBに相当
する変位値指数部001仮数部000とすると、変位値
指数部の２の補数111と現在値001とを加算する
と、000となり桁上げを生ずるが、演算結果が指
数部000仮数部100となり、最大値0dB指数部000
仮数部000の定義をこえるためこれもオーバーフ
ローとして検出し処理する。 次にデイケイ、リリースの場合、現在値約−
39dB指数部111仮数部100とし、6dBに相当する
変位値指数部001仮数部000の場合を考えると、現
在値−変位値は−39−６＝−45dBで最小値より
小さくなる。 現在値指数部111変位値指数部001を加算する
と、000となり桁上げが生ずる。その演算結果指
数部000仮数部100で約＋3dBとなる。従つて、デ
イケイ、リリースにおける指数部桁上げをオーバ
ーフローとして処理する。 次にアタツクの場合は、スピードパラメータデ
コーダ２３からのデコードされたデータを２進シ
フト回路２０に送る。２進シフト回路２０はフエ
ーズに対応してデータを増大するようにシフトす
ると良好なアタツク形状が得られる。たとえば、
フエーズ１の時前記スピードパラメータデコーダ
２３からのデータを２ビツト左シフト、すなわち
４倍にするようにシフトする。次にフエーズ２に
なると、前記データを１ビツト左シフト、すなわ
ち２倍にするようにシフトする。フエーズ３にな
るとシフトせずに送出し、フエーズ４は１ビツト
右シフト、すなわち1/2になるようにセツトする。
たとえば、6dBに相当する変位値指数部001仮数
部000とすると、フエーズ１の時指数部100仮数部
000で24dB、フエーズ２の場合指数部010仮数部
000で12dB、フエーズ6dB、フエーズ４は指数部
000仮数部100で3dBの変位値となる。他の変位値
の場合も同様である。 ここでフエーズ終値予測回路１９からの比較値
をフエーズ１−12dB指数部010仮数部000、フエ
ーズ２−6dB指数部110仮数部000、フエーズ３−
3dB指数部001仮数部100、フエーズ４指数部000
仮数部000とした場合、第１図におけるような形
状のアタツクが形成される。 このようにして形成されたエンベロープの
ADSRの各フエーズの振幅を指数メモリ１４と仮
数メモリ１５の出力データとしてデコーダ２５と
２進シフト回路２６に送り第１表の浮動小数点数
のデータを通常の固定小数点数のデジタルデータ
に変換し、これをDA変換器２７によりアナログ
のエンベロープ波形を得ることができる。 以上説明したように、本考案によれば、エンベ
ロープのアタツク、デイケイ、リリースをデジタ
ル値で表わしたスピードパラメータによりセツト
し、これをデコードして任意の演算手段に適用し
たものである。これにより、従来のようにアタツ
ク、デイケイ、リリースのそれぞれのスピードを
セツトするための多数の発振器や累算器を必要と
しないため、大幅に入力端子数を減少させること
ができ集積回路に適合する。また、このようなス
ピードパラメータをセツトし、これをデコードし
て演算することによりエンベロープを作る方式に
よれば、各種のエンベロープ、たとえば形状の異
なるエンベロープ、スライデイングフオルマント
フイルタ用エンベロープ、振幅変調用エンベロー
プ等が容易に発生できるという利点がある。そし
て、これらのパラメータを外部の記憶装置に記憶
させておき、適宜読出しセツトすれば多種類のエ
ンベロープが形成できるため、きわめて少量の記
憶領域で済み、多くの種類のエンベロープ制御で
あつても内部には小さな記憶装置のみで十分であ
る。 また、このスピードパラメータは時分割演算手
段に適合しており、浮動小数点数を用いた演算装
置等に適合し、振幅変調波との乗算、鍵盤位置に
よる音量制御、スライデイングフオルマントフイ
ルタ用エンベロープの振幅制御等各種の機能、効
果と組合せることが極めて容易であることも有利
な点である。
指数部001を２の補数化した111を加算すると110
となる。（この結果のキヤリーは切り捨てる。）次
に仮数部は現在値100、変位値100を加算すると、
000となり桁上げを生じる。このアタツクの仮数
部は加算による桁上げはキヤリーとして指数部を
１減算する。従つて110マイナス１で101となる。
この指数部101仮数部000は第１表より1.0×2-5で
−30dBとなる。 以上のようにして、アタツクおよびデイケイ・
リリースのエンベロープ形成のための演算が行な
われる。 第２図は本考案の実施例の構成を示す説明図で
あり、前述の浮動小数点数の演算回路に上述のス
ピードパラメータを適用したエンベロープ発生回
路のブロツク図である。 同図において、キーデータの入力によりフエー
ズ初期値発生回路１１により、第１図に説明した
たエンベロープのADSRのフエーズの初期値（キ
ーオンの場合フエーズ１、キーオフの場合フエー
ズ９）が発生しエンベロープ演算制御に利用され
る。ここでエンベロープフエーズが１〜８の場合
キーオフデータが入力されるとフエーズ初期値発
生回路１１は現在のフエーズが何であれ強制的に
フエーズ９にセツトされリリースを開始する。 このフエーズの値は、フエーズデコーダADSR
制御回路１２でデコードされて系内の所要回路の
フエーズの移行制御に用いられる。その１つはフ
エーズ終値予測回路１９でありサステインレベル
データが入力されて、各フエーズ終値の予測値が
比較器１８に送られ、後述する演算部からの値と
比較され、一致すると一致信号がフエーズデコー
ダADSR制御回路１２に送られ、フエーズ加算器
１３に１が加算されてフエーズメモリ１０に記憶
され、フエーズ初期値発生回路１１を介してフエ
ーズデコーダADSR制御回路１２に送られて次の
フエーズに移行する。ここでフエーズ終値予測回
路１９に入力されるサステインレベルデータは、
外部より入力される可変のデータでありこの値に
よつてデイケイ、リリースにおける各フエーズ終
値が変化する。 一方、前述のリリース部またはデイケイ部にお
ける下降時間の変化部分を離散的にたとえば32分
割し各位置を５ビツトのスピードパラメータで表
わし、所要位置のスピードパラメータをスピード
パラメータデコーダ２３に入れてデコードし前述
の変位の値を発生する。このデコーダ２３と次の
２進シフト回路２０はフエーズデコーダ制御回路
１２により制御され、リリースとデイケイの場合
はデコーダ出力は２進シフト回路２０をシフトす
ることなく通過し、加減算制御回路２１に送ら
れ、フエーズデコーダADSR制御回路１２の制御
により演算部への加算減算の制御を行なうもので
リリースとデイケイの場合は前述説明のように指
数を加算し仮数を減算させるように動作する。演
算部の加算器１６と加算器１７は加減算制御回路
２１からのデータにより第１表に基づく指数と仮
数を格納した指数メモリ１４と仮数メモリ１５か
ら読出されるデータを加減算し、比較器１８とデ
ータ選択回路２４に送出される。比較器１８では
加算器１６からの加算された指数と加算器１７か
らの減算された仮数とをフエーズ終値予測回路１
９に格納されたそれぞれの終値データと比較し一
致あるいは終値を超えるまで演算が繰返えされ
る。すなわち、加算器１６からの指数と加算器１
７からの仮数とをデータ選択回路２４に入力し、
フエーズデコーダADSR制御回路１２の制御信号
によつて、このデータを指数メモリ１４と仮数メ
モリ１５に再び格納する。ここでフエーズメモリ
１０、指数メモリ１４、仮数メモリ１５は発音数
と振幅変調効果用エンベロープの数の和と同じワ
ード数を有する。このようにフエーズ毎に計算が
繰返えされ前述の５ビツトで表わされたパラメー
タに対応する長さのリリースまたはデイケイが形
成される。なお、データ選択回路２４の機能とし
て、たとえば加算器１６がオーバフローした場合
には、オーバフロー検出回路２８によつてオーバ
フローが検出され、前記データを指数メモリ１４
と仮数メモリ１５に送る代りに、前記メモリ出力
を選択するかまたはフエーズ初期振幅値発生回路
２２から次のフエーズにおける初期値振幅値を選
択して送るように制御される。このオーバフロー
は二つのケースがある。その１つはアタツク計算
において最大値より大きくなる場合ともう１つは
デイケイ、リリース計算において最小値より小さ
くなる場合である。 アタツクの場合、現在値を−3dB指数部001仮
数部100とし、12dBに相当する変位値指数部010
仮数部000とすると、現在値＋変位値は−３＋12
＝9dBで最大値0dBをオーバーする。 変位値指数部010の２の補数110と現在値指数部
001を加算すると111となり、指数部111仮数部100
で第１表より約−39dBの値になる。従つてアタ
ツク時指数部から桁上げが生じないものをオーバ
ーフローとして処理する。 また、現在値を同様に−3dBとし、6dBに相当
する変位値指数部001仮数部000とすると、変位値
指数部の２の補数111と現在値001とを加算する
と、000となり桁上げを生ずるが、演算結果が指
数部000仮数部100となり、最大値0dB指数部000
仮数部000の定義をこえるためこれもオーバーフ
ローとして検出し処理する。 次にデイケイ、リリースの場合、現在値約−
39dB指数部111仮数部100とし、6dBに相当する
変位値指数部001仮数部000の場合を考えると、現
在値−変位値は−39−６＝−45dBで最小値より
小さくなる。 現在値指数部111変位値指数部001を加算する
と、000となり桁上げが生ずる。その演算結果指
数部000仮数部100で約＋3dBとなる。従つて、デ
イケイ、リリースにおける指数部桁上げをオーバ
ーフローとして処理する。 次にアタツクの場合は、スピードパラメータデ
コーダ２３からのデコードされたデータを２進シ
フト回路２０に送る。２進シフト回路２０はフエ
ーズに対応してデータを増大するようにシフトす
ると良好なアタツク形状が得られる。たとえば、
フエーズ１の時前記スピードパラメータデコーダ
２３からのデータを２ビツト左シフト、すなわち
４倍にするようにシフトする。次にフエーズ２に
なると、前記データを１ビツト左シフト、すなわ
ち２倍にするようにシフトする。フエーズ３にな
るとシフトせずに送出し、フエーズ４は１ビツト
右シフト、すなわち1/2になるようにセツトする。
たとえば、6dBに相当する変位値指数部001仮数
部000とすると、フエーズ１の時指数部100仮数部
000で24dB、フエーズ２の場合指数部010仮数部
000で12dB、フエーズ6dB、フエーズ４は指数部
000仮数部100で3dBの変位値となる。他の変位値
の場合も同様である。 ここでフエーズ終値予測回路１９からの比較値
をフエーズ１−12dB指数部010仮数部000、フエ
ーズ２−6dB指数部110仮数部000、フエーズ３−
3dB指数部001仮数部100、フエーズ４指数部000
仮数部000とした場合、第１図におけるような形
状のアタツクが形成される。 このようにして形成されたエンベロープの
ADSRの各フエーズの振幅を指数メモリ１４と仮
数メモリ１５の出力データとしてデコーダ２５と
２進シフト回路２６に送り第１表の浮動小数点数
のデータを通常の固定小数点数のデジタルデータ
に変換し、これをDA変換器２７によりアナログ
のエンベロープ波形を得ることができる。 以上説明したように、本考案によれば、エンベ
ロープのアタツク、デイケイ、リリースをデジタ
ル値で表わしたスピードパラメータによりセツト
し、これをデコードして任意の演算手段に適用し
たものである。これにより、従来のようにアタツ
ク、デイケイ、リリースのそれぞれのスピードを
セツトするための多数の発振器や累算器を必要と
しないため、大幅に入力端子数を減少させること
ができ集積回路に適合する。また、このようなス
ピードパラメータをセツトし、これをデコードし
て演算することによりエンベロープを作る方式に
よれば、各種のエンベロープ、たとえば形状の異
なるエンベロープ、スライデイングフオルマント
フイルタ用エンベロープ、振幅変調用エンベロー
プ等が容易に発生できるという利点がある。そし
て、これらのパラメータを外部の記憶装置に記憶
させておき、適宜読出しセツトすれば多種類のエ
ンベロープが形成できるため、きわめて少量の記
憶領域で済み、多くの種類のエンベロープ制御で
あつても内部には小さな記憶装置のみで十分であ
る。 また、このスピードパラメータは時分割演算手
段に適合しており、浮動小数点数を用いた演算装
置等に適合し、振幅変調波との乗算、鍵盤位置に
よる音量制御、スライデイングフオルマントフイ
ルタ用エンベロープの振幅制御等各種の機能、効
果と組合せることが極めて容易であることも有利
な点である。
第１図は本考案の原理説明図、第２図は本考案
の実施例の構成を示す説明図であり、図中１０は
フエーズメモリ、１１はフエーズ初期値発生回
路、１２はフエーズデコーダADSR制御回路、１
３はフエーズ加算器、１４は指数メモリ、１５は
仮数メモリ、１６，１７は加算器、１８は比較
器、１９はフエーズ終値予測回路、２０は２進シ
フト回路、２１は加減算制御回路、２２はフエー
ズ初期振幅値発生回路、２３はスピードパラメー
タデコーダ、２４はデータ選択回路、２５はデコ
ーダ、２６は２進シフト回路、２７はDA変換
器、２８はオーバフロー検出回路を示す。
の実施例の構成を示す説明図であり、図中１０は
フエーズメモリ、１１はフエーズ初期値発生回
路、１２はフエーズデコーダADSR制御回路、１
３はフエーズ加算器、１４は指数メモリ、１５は
仮数メモリ、１６，１７は加算器、１８は比較
器、１９はフエーズ終値予測回路、２０は２進シ
フト回路、２１は加減算制御回路、２２はフエー
ズ初期振幅値発生回路、２３はスピードパラメー
タデコーダ、２４はデータ選択回路、２５はデコ
ーダ、２６は２進シフト回路、２７はDA変換
器、２８はオーバフロー検出回路を示す。
Claims (1)
- 【実用新案登録請求の範囲】 エンベロープのアタツク、デイケイ、リリース
を複数のフエーズに分割し、所定タイミングの演
算によりエンベロープ波形を形成する電子楽器の
エンベロープ発生器において、 押鍵に応じて発生すべきエンベロープのアタツ
ク、デイケイ、リリースの速度に対応し速度制御
を行なうためのデジタル２進数からなるエンベロ
ープのスピードパラメータを発生するスピードパ
ラメータ発生手段と、 該スピードパラメータ発生手段からのスピード
パラメータをデコードし前記スピードパラメータ
のビツト数より多いビツト数の数値データを発生
するデコード手段と、 エンベロープがアタツクフエーズにある場合前
記デコード手段からの前記数値データをフエーズ
状態に従つて順次シフトし、エンベロープがデイ
ケイおよびリリースフエーズにある場合前記デー
タのシフトを固定する２進シフト制御手段と、 該２進シフト制御手段からのデータを累算する
演算手段と、 を具え、スピードパラメータにより速度制御され
たエンベロープ波形を形成することを特徴とする
電子楽器のエンベロープ発生器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1987068285U JPH0114076Y2 (ja) | 1987-05-07 | 1987-05-07 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1987068285U JPH0114076Y2 (ja) | 1987-05-07 | 1987-05-07 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62179797U JPS62179797U (ja) | 1987-11-14 |
| JPH0114076Y2 true JPH0114076Y2 (ja) | 1989-04-25 |
Family
ID=30907960
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1987068285U Expired JPH0114076Y2 (ja) | 1987-05-07 | 1987-05-07 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0114076Y2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6944115B2 (en) | 2000-09-29 | 2005-09-13 | General Electric Company | Colored data storage media |
| US6475589B1 (en) | 2001-12-17 | 2002-11-05 | General Electric Company | Colored optical discs and methods for making the same |
| JP2007286503A (ja) * | 2006-04-19 | 2007-11-01 | Casio Comput Co Ltd | エンベロープ発生装置 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4079650A (en) * | 1976-01-26 | 1978-03-21 | Deutsch Research Laboratories, Ltd. | ADSR envelope generator |
| US4144789A (en) * | 1977-06-06 | 1979-03-20 | Kawai Musical Instrument Mfg. Co. Ltd. | Amplitude generator for an electronic organ |
-
1987
- 1987-05-07 JP JP1987068285U patent/JPH0114076Y2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62179797U (ja) | 1987-11-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2722907B2 (ja) | 波形発生装置 | |
| JPH0114076Y2 (ja) | ||
| US5248842A (en) | Device for generating a waveform of a musical tone | |
| US4479411A (en) | Tone signal generating apparatus of electronic musical instruments | |
| US5298676A (en) | Tone parameter control apparatus | |
| JPS61204696A (ja) | 楽音信号発生装置 | |
| JPS6310836B2 (ja) | ||
| US5103711A (en) | Musical sound waveform generator having a carrier signal and a modulation signal mixed at a controlled mixing ratio | |
| JPS6211357B2 (ja) | ||
| US4421003A (en) | Envelope generator for electronic musical instruments | |
| US4426904A (en) | Envelope control for electronic musical instrument | |
| US5245126A (en) | Waveform generation system with reduced memory requirement, for use in an electronic musical instrument | |
| JPH0310959B2 (ja) | ||
| JP3016470B2 (ja) | 音源装置 | |
| JP3223560B2 (ja) | 波形データ読出し装置 | |
| JPH0740191B2 (ja) | エンベロープ作成装置 | |
| JPS6161395B2 (ja) | ||
| JP2723041B2 (ja) | 楽音発生装置 | |
| JP3104873B2 (ja) | 音源装置 | |
| JP3223555B2 (ja) | 波形読出装置 | |
| JP2944069B2 (ja) | 楽音信号発生装置 | |
| JP2950893B2 (ja) | 楽音信号発生装置 | |
| JPH052998B2 (ja) | ||
| JPH0235316B2 (ja) | ||
| JP3221987B2 (ja) | 遅延時間変調効果装置 |