JPS6418748U - - Google Patents
Info
- Publication number
- JPS6418748U JPS6418748U JP1987114425U JP11442587U JPS6418748U JP S6418748 U JPS6418748 U JP S6418748U JP 1987114425 U JP1987114425 U JP 1987114425U JP 11442587 U JP11442587 U JP 11442587U JP S6418748 U JPS6418748 U JP S6418748U
- Authority
- JP
- Japan
- Prior art keywords
- lead frame
- lead
- island
- semiconductor
- view
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
Description
第１図ａは本考案の一実施例に係る第１の半片
リードフレームの平面図、同図ｂは同図ａのＡ―
Ａ断面図、同図ｃは側面図である。第２図ａ，ｂ
，ｃはそれぞれ、第１図の半片リードフレームに
組合わされる第２の半片リードフレームの平面図
、Ａ―Ａ断面図、側面図である。第３図ａは第１
図と第２図の半片リードフレームを組立せて一体
のリードフレーム構体とした平面図、同図ｂは同
図ａのＡ―Ａ断面図、同図ｃは側面図である。第
４図は第３図の組合せ構体の樹脂封止を説明する
ための断面図、第５図ａ，ｂはそれぞれ従来のリ
ードフレーム構体を形成する半片リードフレーム
の一方および他方を示す平面図、第６図は従来の
半片リードフレームの組合せ構体を示す平面図、
第７図は本考案の他の実施例に係る半片リードフ
レームの平面図、第８図は第７図の半片リードフ
レームを２枚組合せた組合せ構体の平面図である
。 １，２，１１，１２，２１，４１，８２，８３
……ガイド、３，１３，２２，４２，８４……連
結部、４，１４，２３，４３，８５……リード部
、５，１５，２４，４４，８６……タイバー、６
，１６，２５，８７……ペレツト用アイランド、
７，１７，４５，８８……ワイヤ用アイランド、
８，１８，９，１９，９０，９１……曲げ部、３
０，７１……発光素子、５０，７３……受光素子
、７５，７６，７７，７８……位置決め用穴、２
７，４７……凹状切欠き、２８，４８……カギ状
突起、２９，４９……カギ状切欠き、８０……上
金型、８１……下金型。
リードフレームの平面図、同図ｂは同図ａのＡ―
Ａ断面図、同図ｃは側面図である。第２図ａ，ｂ
，ｃはそれぞれ、第１図の半片リードフレームに
組合わされる第２の半片リードフレームの平面図
、Ａ―Ａ断面図、側面図である。第３図ａは第１
図と第２図の半片リードフレームを組立せて一体
のリードフレーム構体とした平面図、同図ｂは同
図ａのＡ―Ａ断面図、同図ｃは側面図である。第
４図は第３図の組合せ構体の樹脂封止を説明する
ための断面図、第５図ａ，ｂはそれぞれ従来のリ
ードフレーム構体を形成する半片リードフレーム
の一方および他方を示す平面図、第６図は従来の
半片リードフレームの組合せ構体を示す平面図、
第７図は本考案の他の実施例に係る半片リードフ
レームの平面図、第８図は第７図の半片リードフ
レームを２枚組合せた組合せ構体の平面図である
。 １，２，１１，１２，２１，４１，８２，８３
……ガイド、３，１３，２２，４２，８４……連
結部、４，１４，２３，４３，８５……リード部
、５，１５，２４，４４，８６……タイバー、６
，１６，２５，８７……ペレツト用アイランド、
７，１７，４５，８８……ワイヤ用アイランド、
８，１８，９，１９，９０，９１……曲げ部、３
０，７１……発光素子、５０，７３……受光素子
、７５，７６，７７，７８……位置決め用穴、２
７，４７……凹状切欠き、２８，４８……カギ状
突起、２９，４９……カギ状切欠き、８０……上
金型、８１……下金型。
Claims (1)
- 平行する細長い板状の２条のガイドの間に配置
支持されたリード部を有し、このリード部のうち
の一つのリードの先端に半導体ペレツトをマウン
トするアイランドが設けられ、かつ、前記リード
部は板厚方向に板厚の１／２だけ押出されて段差
付けがなされた第１の半片リードフレームと、こ
の第１の半片リードフレームと同様構造の第２の
半片リードフレームを用意し、さらに大きく段差
付けされた前記アイランドに送受の対となる半導
体ペレツトをマウントしたのち、前記第１と第２
の半片リードフレームを対称配置でそれぞれのリ
ード部が同一面に来るようにして一体に重ね合せ
られてなることを特徴とする半導体装置用リード
フレーム構体。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1987114425U JPS6418748U (ja) | 1987-07-24 | 1987-07-24 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1987114425U JPS6418748U (ja) | 1987-07-24 | 1987-07-24 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6418748U true JPS6418748U (ja) | 1989-01-30 |
Family
ID=31355161
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1987114425U Pending JPS6418748U (ja) | 1987-07-24 | 1987-07-24 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6418748U (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01251649A (ja) * | 1987-12-25 | 1989-10-06 | Fuji Electric Co Ltd | 半導体装置の製造方法 |
-
1987
- 1987-07-24 JP JP1987114425U patent/JPS6418748U/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01251649A (ja) * | 1987-12-25 | 1989-10-06 | Fuji Electric Co Ltd | 半導体装置の製造方法 |