JPS6423135U - - Google Patents
Info
- Publication number
- JPS6423135U JPS6423135U JP11795387U JP11795387U JPS6423135U JP S6423135 U JPS6423135 U JP S6423135U JP 11795387 U JP11795387 U JP 11795387U JP 11795387 U JP11795387 U JP 11795387U JP S6423135 U JPS6423135 U JP S6423135U
- Authority
- JP
- Japan
- Prior art keywords
- counter
- flop
- flip
- alternately
- generation circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 1
Landscapes
- Pulse Circuits (AREA)
Description
第１図は本考案の一実施例であるクロツク発生
回路の構成図、第２図はその動作を示すタイミン
グチヤートである。 １，２：カウンタ、３，４：ＤＩＰスイツチ、
５：Ｆ／Ｆ、ｆ０：基本クロツク。
回路の構成図、第２図はその動作を示すタイミン
グチヤートである。 １，２：カウンタ、３，４：ＤＩＰスイツチ、
５：Ｆ／Ｆ、ｆ０：基本クロツク。
Claims (1)
- 所望の分周比をセツトする手段を有する二つの
カウンタと一つのフリツプフロツプとを、各カウ
ンタのキヤリー信号により前記フリツプフロツプ
を交互に反転させ、その出力により前記カウンタ
を交互にカウント開始させるとともに、これと逆
位相で前記セツト手段のセツト値を前記カウンタ
にロードする如く組合せたことを特徴とするクロ
ツク発生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11795387U JPS6423135U (ja) | 1987-07-31 | 1987-07-31 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11795387U JPS6423135U (ja) | 1987-07-31 | 1987-07-31 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6423135U true JPS6423135U (ja) | 1989-02-07 |
Family
ID=31361876
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11795387U Pending JPS6423135U (ja) | 1987-07-31 | 1987-07-31 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6423135U (ja) |
-
1987
- 1987-07-31 JP JP11795387U patent/JPS6423135U/ja active Pending