JPH01100534U - - Google Patents
Info
- Publication number
- JPH01100534U JPH01100534U JP19582787U JP19582787U JPH01100534U JP H01100534 U JPH01100534 U JP H01100534U JP 19582787 U JP19582787 U JP 19582787U JP 19582787 U JP19582787 U JP 19582787U JP H01100534 U JPH01100534 U JP H01100534U
- Authority
- JP
- Japan
- Prior art keywords
- flop
- flip
- accumulator
- mod2
- registration request
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 1
Landscapes
- Manipulation Of Pulses (AREA)
Description
図は本考案の一実施例の分周回路図である。
１〜４……レジスタ用フリツプフロツプ、５…
…セレクタ、６……アキユムレータ用フリツプフ
ロツプ、１０……第０クロツク信号、１１……第
１クロツク信号、１２……第２クロツク信号、１
３……第（ｎ―１）クロツク信号、１４……第ｎ
クロツク信号、２０……モニタ出力。
…セレクタ、６……アキユムレータ用フリツプフ
ロツプ、１０……第０クロツク信号、１１……第
１クロツク信号、１２……第２クロツク信号、１
３……第（ｎ―１）クロツク信号、１４……第ｎ
クロツク信号、２０……モニタ出力。
Claims (1)
- デイジタル論理素子から成る分周回路において
、計数値を保持するフリツプフロツプとＭＯＤ２
の加算を実行する論理演算部と選択素子とアキユ
ムレータ用フリツプフロツプから構成されること
を特徴とする分周回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19582787U JPH01100534U (ja) | 1987-12-25 | 1987-12-25 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19582787U JPH01100534U (ja) | 1987-12-25 | 1987-12-25 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01100534U true JPH01100534U (ja) | 1989-07-06 |
Family
ID=31486483
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19582787U Pending JPH01100534U (ja) | 1987-12-25 | 1987-12-25 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01100534U (ja) |
-
1987
- 1987-12-25 JP JP19582787U patent/JPH01100534U/ja active Pending