JPS642540Y2 - - Google Patents
Info
- Publication number
- JPS642540Y2 JPS642540Y2 JP8577883U JP8577883U JPS642540Y2 JP S642540 Y2 JPS642540 Y2 JP S642540Y2 JP 8577883 U JP8577883 U JP 8577883U JP 8577883 U JP8577883 U JP 8577883U JP S642540 Y2 JPS642540 Y2 JP S642540Y2
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- voltage
- diode
- inductance element
- junction capacitance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000003990 capacitor Substances 0.000 claims description 45
- 239000004065 semiconductor Substances 0.000 claims description 4
- 230000001681 protective effect Effects 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
Landscapes
- Dc-Dc Converters (AREA)
Description
【考案の詳細な説明】
〔本案の技術分野〕
本考案は、ステツプアツプ形のスイツチングレ
ギユレータに関する。
ギユレータに関する。
従来、小型かつ低損失の直流電源装置としてス
イツチングレギユレータが広く用いられている。
イツチングレギユレータが広く用いられている。
ところで、このようなスイツチングレギユレー
タにあつて、ステツプアツプ形のものは、一般に
第１図に示すように構成されている。すなわち、
直流電源１の両端間にコンデンサ２を接続すると
ともにコンデンサ２の両端間にインダクタンス素
子３とスイツチング素子としてのトランジスタ４
を直列に接続している。そして、トランジスタ４
のコレクタ・エミツタ間に保護用のダイオード５
を逆極性に接続し、さらに、ダイオード５の両端
間に図示極性のダイオード６とコンデンサ７とを
直列に接続し、上記コンデンサ７の両端を出力端
子８ａ，８ｂに接続している。なお、図中９はコ
ンデンサ７の両端間に接続されて上記コンデンサ
７の端子間電圧が許容レベル以上になるのを防止
するツエナーダイオードを示し、また、１０は直
流電源１のインピーダンスを示している。
タにあつて、ステツプアツプ形のものは、一般に
第１図に示すように構成されている。すなわち、
直流電源１の両端間にコンデンサ２を接続すると
ともにコンデンサ２の両端間にインダクタンス素
子３とスイツチング素子としてのトランジスタ４
を直列に接続している。そして、トランジスタ４
のコレクタ・エミツタ間に保護用のダイオード５
を逆極性に接続し、さらに、ダイオード５の両端
間に図示極性のダイオード６とコンデンサ７とを
直列に接続し、上記コンデンサ７の両端を出力端
子８ａ，８ｂに接続している。なお、図中９はコ
ンデンサ７の両端間に接続されて上記コンデンサ
７の端子間電圧が許容レベル以上になるのを防止
するツエナーダイオードを示し、また、１０は直
流電源１のインピーダンスを示している。
しかして、この装置は、トランジスタ４のベー
ス・エミツタ間に矩形波パルス列信号Ｐを与える
ことによつてコンデンサ７の両端、つまり出力端
子８ａ，８ｂ間から直流電源１の出力電圧の数倍
から数10倍の直流電圧を得るようにしている。す
なわち、パルス列信号Ｐが立上るとトランジスタ
４がオン動作し、コンデンサ２〜インダクタンス
素子３〜トランジスタ４〜コンデンサ２の経路お
よび直流電源１を介した経路で電流が流れる。こ
のような状態でパルス列信号Ｐが立下ると、トラ
ンジスタ４が急速にオフに移行し、これに伴なつ
てインダクタンス素子３に流れている電流も急速
に減少する。今、インダクタンス素子３のインダ
クタンス値をＬとし、電流減少率をdi／dtとする
と、インダクタンス素子３の両端には、図示極性
にvL＝Ｌdi／dtなる過電圧が発生する。この電圧vL はダイオード６を介してコンデンサ７に印加され
る。したがつて、コンデンサ７は直流電源１の出
力電圧よりはるかに高い電圧に充電されることに
なる。なお、コンデンサ２は、インダクタンス素
子３に流れる電流のレベルを高め、実質的なdi／
dtを大きくするのに供される。
ス・エミツタ間に矩形波パルス列信号Ｐを与える
ことによつてコンデンサ７の両端、つまり出力端
子８ａ，８ｂ間から直流電源１の出力電圧の数倍
から数10倍の直流電圧を得るようにしている。す
なわち、パルス列信号Ｐが立上るとトランジスタ
４がオン動作し、コンデンサ２〜インダクタンス
素子３〜トランジスタ４〜コンデンサ２の経路お
よび直流電源１を介した経路で電流が流れる。こ
のような状態でパルス列信号Ｐが立下ると、トラ
ンジスタ４が急速にオフに移行し、これに伴なつ
てインダクタンス素子３に流れている電流も急速
に減少する。今、インダクタンス素子３のインダ
クタンス値をＬとし、電流減少率をdi／dtとする
と、インダクタンス素子３の両端には、図示極性
にvL＝Ｌdi／dtなる過電圧が発生する。この電圧vL はダイオード６を介してコンデンサ７に印加され
る。したがつて、コンデンサ７は直流電源１の出
力電圧よりはるかに高い電圧に充電されることに
なる。なお、コンデンサ２は、インダクタンス素
子３に流れる電流のレベルを高め、実質的なdi／
dtを大きくするのに供される。
しかしながら、上記のように構成された従来の
スイツチングレギユレータにあつては、インダク
タンス素子３で発生したエネルギの有効利用に欠
け、この結果、コンデンサ７の充電に要する時間
が比較的長いと云う問題があつた。すなわち、ト
ランジスタ４がオフした時点の現象を考えてみる
と、この時点では前述の如くインダクタンス素子
３に図示極性のvLなる電圧が発生する。この電圧
vLはコンデンサ７とコンデンサ２との直列回路に
印加される。今、コンデンサ７の容量をC7とし、
コンデンサ２の容量をC2とし、C2＞C7であつた
とすると、インダクタンス素子３で発生した電圧
vLのほとんどがコンデンサ７の両端に加わること
になる。しかして、この状態においては、ダイオ
ード５に逆極性の電圧が加わるので、ダイオード
５は接合容量C5をもつたコンデンサとみなすこ
とができる。したがつて、インダクタンス素子３
で発生したエネルギの一部がダイオード５中に貯
えられ、この貯えられたエネルギは、図中Ａ−Ｂ
間電圧をｖとしたとき１／２C5v2となる。そして、 接合容量C5に貯えられたエネルギは、次に、接
合容量C5〜インダクタンス素子３〜コンデンサ
２〜接合容量C5の経路で放出される。この場合、
Ａ−Ｂ間の電圧が反転しようとした時点から接合
容量C5が存在していない回路に切換わる。した
がつて、今まで接合容量C5に貯えられていたエ
ネルギはコンデンサ２を充電するエネルギに供さ
れる。ここで、コンデンサ２の容量C2と接合容
量C5とはC2≫C5の関係にあるので、接合容量C5
に貯えられたエネルギの全部がコンデンサ２に移
つてもコンデンサ２の端子電圧はほとんど変化し
ない。したがつて、Ａ−Ｂ間の電圧は第２図に示
すようにトランジスタ４がオフする都度、波高値
ｖの高電圧パルスが１個だけ直流電圧１の出力電
圧Ｅに重畳して発生する形態となる。すなわち、
接合容量C5に貯えられたエネルギはコンデンサ
７の充電に何ら寄与していないことになる。この
ためコンデンサ７の充電に長時間を要する問題が
あつた。
スイツチングレギユレータにあつては、インダク
タンス素子３で発生したエネルギの有効利用に欠
け、この結果、コンデンサ７の充電に要する時間
が比較的長いと云う問題があつた。すなわち、ト
ランジスタ４がオフした時点の現象を考えてみる
と、この時点では前述の如くインダクタンス素子
３に図示極性のvLなる電圧が発生する。この電圧
vLはコンデンサ７とコンデンサ２との直列回路に
印加される。今、コンデンサ７の容量をC7とし、
コンデンサ２の容量をC2とし、C2＞C7であつた
とすると、インダクタンス素子３で発生した電圧
vLのほとんどがコンデンサ７の両端に加わること
になる。しかして、この状態においては、ダイオ
ード５に逆極性の電圧が加わるので、ダイオード
５は接合容量C5をもつたコンデンサとみなすこ
とができる。したがつて、インダクタンス素子３
で発生したエネルギの一部がダイオード５中に貯
えられ、この貯えられたエネルギは、図中Ａ−Ｂ
間電圧をｖとしたとき１／２C5v2となる。そして、 接合容量C5に貯えられたエネルギは、次に、接
合容量C5〜インダクタンス素子３〜コンデンサ
２〜接合容量C5の経路で放出される。この場合、
Ａ−Ｂ間の電圧が反転しようとした時点から接合
容量C5が存在していない回路に切換わる。した
がつて、今まで接合容量C5に貯えられていたエ
ネルギはコンデンサ２を充電するエネルギに供さ
れる。ここで、コンデンサ２の容量C2と接合容
量C5とはC2≫C5の関係にあるので、接合容量C5
に貯えられたエネルギの全部がコンデンサ２に移
つてもコンデンサ２の端子電圧はほとんど変化し
ない。したがつて、Ａ−Ｂ間の電圧は第２図に示
すようにトランジスタ４がオフする都度、波高値
ｖの高電圧パルスが１個だけ直流電圧１の出力電
圧Ｅに重畳して発生する形態となる。すなわち、
接合容量C5に貯えられたエネルギはコンデンサ
７の充電に何ら寄与していないことになる。この
ためコンデンサ７の充電に長時間を要する問題が
あつた。
本考案は、このような事情に鑑みてなされたも
ので、その目的とするところは、半導体スイツチ
ング素子の両端に接続される保護用ダイオードの
接合容量および漂遊容量に貯えられたエネルギを
充電用として使用でき、もつて充電時間の短縮化
を図れるステツプアツプ形のスイツチングレギユ
レータを提供することにある。
ので、その目的とするところは、半導体スイツチ
ング素子の両端に接続される保護用ダイオードの
接合容量および漂遊容量に貯えられたエネルギを
充電用として使用でき、もつて充電時間の短縮化
を図れるステツプアツプ形のスイツチングレギユ
レータを提供することにある。
本考案に係るスイツチングレギユレータはイン
ダクタンス素子とスイツチング素子との間にダイ
オードを順方向に接続したことを特徴としてい
る。
ダクタンス素子とスイツチング素子との間にダイ
オードを順方向に接続したことを特徴としてい
る。
上述した構成であると、後述する理由で出力用
コンデンサに加わる充電用高電圧の実効値を高く
することができる。すなわち、保護用ダイオード
の接合容量および漂遊容量に貯えられたエネルギ
を有効に利用して出力用コンデンサを充電するこ
とができる。したがつて、従来のものに較べて充
電時間の短縮化を図ることができる。
コンデンサに加わる充電用高電圧の実効値を高く
することができる。すなわち、保護用ダイオード
の接合容量および漂遊容量に貯えられたエネルギ
を有効に利用して出力用コンデンサを充電するこ
とができる。したがつて、従来のものに較べて充
電時間の短縮化を図ることができる。
以下、この考案の詳細を図示の実施例によつて
説明する。
説明する。
第３図は本考案の一実施例に係るステツプアツ
プ形のスイツチングレギユレータを示すもので、
第１図と同一部分は同一符号で示してある。した
がつて、重複する部分の説明は省略する。
プ形のスイツチングレギユレータを示すもので、
第１図と同一部分は同一符号で示してある。した
がつて、重複する部分の説明は省略する。
この実施例においては、インダクタンス素子３
とトランジスタ４のコレクタとの間にダイオード
１１を順方向に接続するとともに上記ダイオード
１１とインダクタンス素子３との接続点をダイオ
ード６のアノードに接続したものとなつている。
とトランジスタ４のコレクタとの間にダイオード
１１を順方向に接続するとともに上記ダイオード
１１とインダクタンス素子３との接続点をダイオ
ード６のアノードに接続したものとなつている。
このような構成であると、パルス列信号Ｐが立
下つてトランジスタ４がオフした時点でインダク
タンス素子３の両端に図示極性にvL＝Ｌdi／dtなる 電圧が発生する。この電圧vLはダイオード６を介
してコンデンサ７とコンデンサ２との直列回路に
加わるが、今、コンデンサ７の容量C7がコンデ
ンサ２の容量C2よりかなり小さいものとすると、
上記電圧vLのほとんどがコンデンサ７に加わる。
今、このときのコンデンサ７の電圧をｖとする。
このようにｖなる電圧が加わると、この電圧に対
してダイオード１１は順方向、ダイオード５は逆
方向であるため、ダイオード５の接合容量C5に
ｖなる電圧が充電される。つまり、接合容量C5
には１／２C5v2なるエネルギが貯えられる。次に、 上記接合容量C5に貯えられたエネルギは、接合
容量C5〜ダイオード１１の接合容量C11〜インダ
クタンス素子３〜コンデンサ２〜接合容量C5か
らなる振動回路に放出される。この場合、C5≒
C11とすると、このC5，C11に較べてコンデンサ２
の容量は、はるかに大きい。したがつて、回路的
にはコンデンサ２が短絡されていると等しい。こ
のため、接合容量C5に貯えられたエネルギは実
質的に接合容量C5〜接合容量C11〜インダクタン
ス素子３〜接合容量C5の経路で放出され、接合
容量C5，C11は半波おきに図示極性に充電される。
したがつて、Ｃ−Ｂ間の電圧は第４図に示すよう
にトランジスタ４がオフした時点からしばらくの
間、減衰自由振動することになる。この波形から
判るようにダイオード６に対して順方向の半波が
複数現われる。また、ダイオード１１の存在によ
つてトランジスタ４のオフ時間が短縮され、その
結果、電流変化率が大きくなつて第１波の過電圧
波高値も従来のものより高くなる。したがつて、
これらの半波がコンデンサ７の充電に寄与するこ
とになるので、結局、従来のものに較べてコンデ
ンサ７に加わる電圧の実効値を大きくでき、それ
だけ充電時間の短縮化を図ることができる。
下つてトランジスタ４がオフした時点でインダク
タンス素子３の両端に図示極性にvL＝Ｌdi／dtなる 電圧が発生する。この電圧vLはダイオード６を介
してコンデンサ７とコンデンサ２との直列回路に
加わるが、今、コンデンサ７の容量C7がコンデ
ンサ２の容量C2よりかなり小さいものとすると、
上記電圧vLのほとんどがコンデンサ７に加わる。
今、このときのコンデンサ７の電圧をｖとする。
このようにｖなる電圧が加わると、この電圧に対
してダイオード１１は順方向、ダイオード５は逆
方向であるため、ダイオード５の接合容量C5に
ｖなる電圧が充電される。つまり、接合容量C5
には１／２C5v2なるエネルギが貯えられる。次に、 上記接合容量C5に貯えられたエネルギは、接合
容量C5〜ダイオード１１の接合容量C11〜インダ
クタンス素子３〜コンデンサ２〜接合容量C5か
らなる振動回路に放出される。この場合、C5≒
C11とすると、このC5，C11に較べてコンデンサ２
の容量は、はるかに大きい。したがつて、回路的
にはコンデンサ２が短絡されていると等しい。こ
のため、接合容量C5に貯えられたエネルギは実
質的に接合容量C5〜接合容量C11〜インダクタン
ス素子３〜接合容量C5の経路で放出され、接合
容量C5，C11は半波おきに図示極性に充電される。
したがつて、Ｃ−Ｂ間の電圧は第４図に示すよう
にトランジスタ４がオフした時点からしばらくの
間、減衰自由振動することになる。この波形から
判るようにダイオード６に対して順方向の半波が
複数現われる。また、ダイオード１１の存在によ
つてトランジスタ４のオフ時間が短縮され、その
結果、電流変化率が大きくなつて第１波の過電圧
波高値も従来のものより高くなる。したがつて、
これらの半波がコンデンサ７の充電に寄与するこ
とになるので、結局、従来のものに較べてコンデ
ンサ７に加わる電圧の実効値を大きくでき、それ
だけ充電時間の短縮化を図ることができる。
第５図は、本考案の別の実施例を示すもので、
第３図と同一部分は同一符号で示してある。
第３図と同一部分は同一符号で示してある。
この実施例が前記実施例と異なる点は、ダイオ
ード１１のカソードをダイオード６のアノードに
接続したことにある。
ード１１のカソードをダイオード６のアノードに
接続したことにある。
このような構成であると、ダイオード１１の整
流作用によつてコンデンサ７に印加される電圧、
つまり図中Ｄ−Ｂ間の電圧は第６図に示す波形と
なる。この場合、波高値v′は、第３図に示した実
施例に較べてダイオード１１の分担電圧だけ低下
する。しかし、コンデンサ７に印加される電圧の
実効値は従来のものより大きくなる。したがつ
て、前記実施例と同様な効果が得られる。
流作用によつてコンデンサ７に印加される電圧、
つまり図中Ｄ−Ｂ間の電圧は第６図に示す波形と
なる。この場合、波高値v′は、第３図に示した実
施例に較べてダイオード１１の分担電圧だけ低下
する。しかし、コンデンサ７に印加される電圧の
実効値は従来のものより大きくなる。したがつ
て、前記実施例と同様な効果が得られる。
なお、上述した各実施例の説明では漂遊容量に
ついて触れなかつたが実回路では必ず漂遊容量が
存在しているので、この容量に貯えられたエネル
ギも本考案では有効利用できる。
ついて触れなかつたが実回路では必ず漂遊容量が
存在しているので、この容量に貯えられたエネル
ギも本考案では有効利用できる。
第１図は従来のステツプアツプ形スイツチング
レギユレータの構成図、第２図は同レギユレータ
の高電圧発生部の出力波形を示す図、第３図は本
考案の一実施例に係るスイツチングレギユレータ
の構成図、第４図は同レギユレータにおける高電
圧発生部の出力波形を示す図、第５図は本考案の
他の実施例に係るスイツチングレギユレータの構
成図、第６図は同レギユレータにおける高電圧発
生部の出力波形を示す図である。 １……直流電源、２，７……コンデンサ、３…
…インダクタンス素子、４……トランジスタ、
５，６，１１……ダイオード。
レギユレータの構成図、第２図は同レギユレータ
の高電圧発生部の出力波形を示す図、第３図は本
考案の一実施例に係るスイツチングレギユレータ
の構成図、第４図は同レギユレータにおける高電
圧発生部の出力波形を示す図、第５図は本考案の
他の実施例に係るスイツチングレギユレータの構
成図、第６図は同レギユレータにおける高電圧発
生部の出力波形を示す図である。 １……直流電源、２，７……コンデンサ、３…
…インダクタンス素子、４……トランジスタ、
５，６，１１……ダイオード。
Claims (1)
- 直流電源によつて充電されるコンデンサの両端
間にインダクタンス素子と半導体スイツチング素
子とを直列に接続するとともに上記半導体スイツ
チング素子の両端間に保護用のダイオードを逆極
性に接続してなるステツプアツプ形のスイツチン
グレギユレータにおいて、前記インダクタンス素
子と前記半導体スイツチング素子との間に順方向
にダイオードを挿設してなることを特徴とするス
イツチングレギユレータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8577883U JPS59191886U (ja) | 1983-06-07 | 1983-06-07 | スイツチングレギユレ−タ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8577883U JPS59191886U (ja) | 1983-06-07 | 1983-06-07 | スイツチングレギユレ−タ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59191886U JPS59191886U (ja) | 1984-12-19 |
| JPS642540Y2 true JPS642540Y2 (ja) | 1989-01-20 |
Family
ID=30215738
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8577883U Granted JPS59191886U (ja) | 1983-06-07 | 1983-06-07 | スイツチングレギユレ−タ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59191886U (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2572467Y2 (ja) * | 1991-07-10 | 1998-05-25 | 株式会社ユアサコーポレーション | 昇圧チョッパ回路 |
| WO2010052947A1 (ja) | 2008-11-04 | 2010-05-14 | 株式会社村田製作所 | 車両用電源装置 |
-
1983
- 1983-06-07 JP JP8577883U patent/JPS59191886U/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59191886U (ja) | 1984-12-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3654537A (en) | High efficiency power supply for charging capacitors in steps | |
| US5530385A (en) | Control circuit for a semiconductor switch | |
| FI70493C (fi) | Vaexelriktare skyddad med avseende pao stighastigheten av stroem och spaenning | |
| JPS5936147Y2 (ja) | コンデンサ充電装置 | |
| US5483192A (en) | Gate power supply circuit | |
| US4211969A (en) | High efficiency circuit for rapidly charging batteries | |
| JPS642540Y2 (ja) | ||
| JPH01268451A (ja) | 半導体素子の過電圧抑制回路 | |
| JPH0221693B2 (ja) | ||
| US5352955A (en) | High energy ignition generator for gas turbines | |
| JPS6215023B2 (ja) | ||
| US4568837A (en) | Gate circuit for gate turn-off thyristor | |
| JP2604668B2 (ja) | スイッチング回路のスナバー回路 | |
| JPS61244264A (ja) | 多出力直流電圧変換回路 | |
| SU484627A1 (ru) | Релаксационный генератор двухступенчатых импульсов | |
| SU1089727A1 (ru) | Формирователь импульсов дл управлени транзисторным преобразователем | |
| EP0249055A2 (en) | Power amplifiers for driving inductive loads | |
| JPS6220417A (ja) | Ｍｏｓｆｅｔのドライブ回路 | |
| JPS61139225A (ja) | ゲ−ト回路 | |
| JP3010611B2 (ja) | リンギングチョークコンバータ | |
| JPS6044399U (ja) | 閃光放電発光器における充電停止回路 | |
| JP2842916B2 (ja) | インバータ回路 | |
| JPS599460Y2 (ja) | レ−ダ装置用パルス発生装置 | |
| SU1466491A2 (ru) | Устройство дл формировани электромагнитных импульсов в земной коре | |
| JPH07123708A (ja) | 昇圧回路 |