JPS642907B2 - - Google Patents

Description

【発明の詳細な説明】 この発明は、時刻表上の時刻のような複数の時
刻を表示できるようにした小型電子時計に関す
る。

現在、電子時計のような電子機器においては、
RAM（ランダムアクセスメモリ）等の記憶装置
にバスや電車の時刻表の時刻を記憶させておき、
必要に応じて前記時刻を読出し、表示部に表示さ
せるようにすることが考えられている。しかしな
がら、時刻表上の多数の時刻を予め記憶させる場
合には、複数のスイツチを操作して記憶させなけ
ればならないが記憶させる時刻の数が多いことか
らしてその操作が極めて面倒である。また、現在
製品化されているデイジタル表示式の電子腕時計
等、小型の電子時計においては、表示できる時刻
の数はせいぜい２つか３つが限度であり、時刻表
等のような多くの時刻の中から所望の時刻を表示
させるには何回も切換え表示を行なわせる必要が
あり、時刻表としての機能が充分果せないという
欠点がある。

特に、電車や飛行機等の時刻表においては、普
通列車と急行列車の区別或いは行先別の区別等を
含めて一括表示させれば極めて便利なものとなる
が、従来のものにおいては、そのような要求に対
応出来ない欠点があつた。

本発明の目的は、同時に多数の時刻情報を表示
できるばかりか、特定時刻情報については他の時
刻情報と区別して表示出来、時刻表としての機能
が十分果たせ、且つ表示も見やすく、しかも腕時
計のように小型化し得る小型電子時計を提供する
ことである。

以下、図面を参照してこの発明を電子腕時計に
適用した一実施例を説明する。第１図において、
１は発振器であり、この発振器１から出力される
基準周波数信号は分周回路２によつて１秒周期の
信号に分周され、この１秒周期の信号は秒計数回
路３（60進カウンタ）に入力されて計数される。
またこの秒計数回路３からの１分毎のキヤリー信
号は分計数回路４（12進及び５進カウンタからな
る60進カウンタ）に入力されて計数される。そし
て、分計数回路４から12分ごとに１発出力される
パルス信号１／12.Mは時計数回路５（60進カウ
ンタ）に入力されて計数され、更に時計数回路５
から出力される12時間毎のキヤリー信号は午前／
午後計数回路６（２進カウンタ）に入力されて計
数される。分計数回路４の内容を表わす信号（分
情報）はアンドゲート７を介してデコーダ８及び
デコーダ１０に入力されてデコーダされる。そし
てデコーダ８によつてデコードされた前記分情報
はオアゲート９を介して時刻表示部１１に送ら
れ、該時刻表示部１１の分表示部１２に表示され
る。また時計数回路５および午前／午後計数回路
６の各内容を表わす信号（時情報）はともにアン
ドゲート１３及びオアゲート１４を介してデコー
ダ１０に入力される。このデコーダ１０に入力さ
れた前記分情報及び時情報はデコードされた後前
記時刻表示部１１に送られ、該時刻表示部１１の
時表示部１７に表示される。

こゝで、第２図を参照して時刻表示部１１の構
成を説明する。この時刻表示部１１は前記分情報
および時情報を光学的に指針表示（アナログ表
示）するようにしたものであり、全体が円形状と
なつている。すなわち、時刻表示部１１の円周の
中心付近から放射状にかつ等間隔に配列された60
個の第１の液晶電極素子群１８ａおよび中心部に
あるPM表示体１８ｃで時表示部１７を構成し、
第１の電極素子群１８ａの外側で且つ延長線上に
配列された60個の第２の液晶電極素子群１８ｂで
分表示部１２を構成しており、選択された第１の
電極素子によつて時刻単位のうち“時”が表示さ
れ、また選択された第１の電極素子およびこの第
１の電極素子の延長上にある第２の電極素子によ
つて時刻単位のうち“分”が表示される。なお時
刻表示部１１の外周には、前記第１および第２の
電極素子群１８ａ，１８ｂに対応して通常のアナ
ログ時計のように数字１、２…12が印刷等により
表示されている。また午前／午後表示用のPM表
示体１８ｃは前記午前／午後情報の内容が午後の
ときには“PM”と点灯表示され、前記内容が午
前のときには消灯して何も表示されない。そし
て、前記第１、第２の電極素子群１８ａ，１８ｂ
およびPM表示体１８ｃの表示素子としてともに
液晶表示素子が使用され、このため、前記分表示
部１２および時表示部１７には液晶駆動回路が含
まれている。

次に第１図に戻つて他の回路を説明する。S₁は
表示切換えスイツチであり、このスイツチS₁が操
作されると１発のパルス信号がワンシヨツト回路
２０から出力されて３進カウンタ２１に送られ、
計数される。３進カウンタ２１の内容は表示切換
えスイツチS₁の操作ごとに「０」、「１」、「２」、
「０」、…と変化するが、こゝで３進カウンタ２１
の内容「０」、「１」、「２」の時それぞれ出力され
る信号を信号“０”、“１”、“２”と呼ぶことにす
る。信号“０”は前記アンドゲート７，１３に規
制信号として入力されており、従つて３進カウン
タ２１の内容が「０」のときには分計数回路４、
時計数回路５および午前／午後計数回路６からの
通常の計時時刻が時刻表示部１１に送られて表示
されるものである。また、信号“１”はワンシヨ
ツト回路２３に入力されると共にオアゲート２４
を介してアンドゲート２５に規制信号として入力
されている。更に、３進カウンタ２１の内容が
「０」から「１」に変化するときワンシヨツト回
路２３から１発のパルス信号f₁が出力され、アン
ドゲート２６，２７に規制信号として入力され
る。このアンドゲート２６，２７にはそれぞれ時
計数回路５及び午前／午後計数回路６からの時情
報が入力されており、パルス信号f₁によつてアン
ドゲート２６，２７が同時に規制解除され、前記
時情報および午前／午後情報がアンドゲート２
６，２７から出力されて、ともにアツプダウンカ
ウンタ２８にブリセツトされる。このアツプダウ
ンカウンタ２８は時計数回路５および午前／午後
計数回路６と進数が同じ60進および２進のアツプ
ダウンカウンタにより構成されており、アツプダ
ウンカウンタ２８にブリセツトされた時単位の情
報および午前／午後情報からなる時情報は、前記
信号“１”がオアゲート２４を介して与えられて
いるアンドゲート２５から出力され、オアゲート
１４を介してデコーダ１０でデコードされ、前記
時表示部１７に表示される。また、アツプダウン
カウンタ２８にプリセツトされた前記時情報はデ
コーダ２９に入力されてデコードされ、RAM２
２の行アドレス入力端子Ｕに行アドレス信号とし
て入力される。前記RAM２２は、第３図に示す
ように24行60列のマトリクスに形成され、しかも
各行からは２ビツト並列出力が夫々データ出力端
子OUT₁，OUT₂から得られるように構成されて
いる。即ち、各行は容量が夫々60ビツトのレジス
タにより構成されているもので、更にまた各行に
は夫々、行アドレス０〜23が与えられている。ま
た各アドレスにおいて“１”もしくは“０”を記
憶することができるものあり、而して各行は０時
〜23時の時単位、各列は０分〜59分の分単位にそ
れぞれ対応するようになつている。従つて、前記
行アドレスはアツプダウンカウンタ２８の時情報
に対応する行アドレスを指定するものである。

他方、RAM２２の列アドレス信号は60進カウ
ンタ３０の内容をデコーダ３１によつてデコード
することにより順次与えられる。すなわち、前記
パルス信号f₁がオアゲート３２を介してSR型フ
リツプフロツプ３３のセツト入力端子Ｓに入力さ
れ、また、このフリツプフロツプ３３のセツト出
力信号がアンドゲート３４の一方の入力端子に規
制信号として入力されるとアンドゲート３４から
は他方端子に与えられている前記分周回路２から
取り出されたパルス信号φ（周波数はたとえば
1024Hz）が出力される。このアンドゲート３４か
ら出力されるパルス信号φは60進カウンタ３０に
入力されて計数され、この60進カウンタ３０の計
数値はアンドゲート３５及びオアゲート３７を介
してデコーダ３１に入力される。このためデコー
ダ３１からは前記60進カウンタ３０の計数値０〜
59を順次デコードした値が、RAM２２の列アド
レス入力端子Ｌに行アドレス信号として順次与え
られるので、前記RAM２２のデコーダ出力端子
OUT₁，OUT₂からは夫々デコーダ２９からの行
アドレス信号で指定された行アドレスの全ての記
憶情報が２ビツト並列出力として順次読み出され
ることとなり、その記憶情報は、前記アンドゲー
ト３４からのパルス信号φをシフト信号とする60
ビツトシフトレジスタ３８₁，３８₂に夫々に書込
まれる。これらシフトレジスタ３８₁，３８₂に書
き込まれた各ビツトの並列データは夫々、アンド
ゲート３９₁，３９₂に入力され、前記60進カウン
タ３０のキヤリー信号がオアゲート４０を介して
アンドゲート３９₁，３９₂に夫々与えられた時に
アンドゲート３９₁，３９₂から夫々出力され、信
号“１”がオアゲート４２を介して与えられてい
るアンドゲート４１₁，４１₂及びオアゲート９を
夫々介して分表示部１２に送られ、この分表示部
１２にて表示される。この場合、前記アンドゲー
ト４１₂には分周回路２から取出された周波数１
Hzの信号が入力されており、このため前記シフト
レジスタ３８₂から読出された並列データは分表
示部１２において周波数１Hzにて点滅表示され
る。猶、アンドゲート４１₁を介するシフトレジ
スタ３８₁からの並列データは分表示部１２にお
いて単に点灯表示されるものである。

また、前記キヤリー信号はフリツプフロツプ３
３のリセツト入力端子にも入力されており、この
ため、このキヤリー信号の出力時にフリツプフロ
ツプ３３がリセツトされる。

しかして、３進カウンタ２１の信号“１”はア
ンドゲート４４及び４７にも与えられる。このア
ンドゲート４４，４７には夫々戻しスイツチS₃、
進みスイツチS₄の操作信号がワンシヨツト回路４
３，４６を夫々介して与えられており、スイツチ
S₃の操作時にアンドゲート４４から出力される１
発のパルス信号はオアゲート４５を介してアツプ
ダウンカウンタ２８の入力端子に−５信号として
入力され、アツプダウンカウンタ２８の内容を−
５する。即ち、アツプダウンカウンタ２８の内容
が−５されるということは、アツプダウンカウン
タ２８の時情報が−１時間されたというこであ
り、デコーダ２９を介してRAM２２に与えられ
る行アドレス信号は１時間前の時単位を指定する
ようになる。また、前記オアゲート４５から出力
される信号（パルス信号f₃）はオアゲート３２を
介してフリツプフロツプ３３のセツト入力端子Ｓ
にも入力されるので、フリツプフロツプ３３が再
びセツトされ、前述したRAM２２の列指定が再
度行なわれRAM２２からは１時間前の時単位の
記憶情報が全てシフトレジスタ３８₁，３８₂に
夫々書込まれる。また、これらシフトレジスタ３
８₁，３８₂に書き込まれた情報は夫々、前述した
ようにアンドゲート３９₁，３９₂，４１₁，４１₂
びオアゲート９を介して分表示部１２に送られ、
この分表示部１２にて表示される。また、アンド
ゲート４７から出力される１発のパルス信号はオ
アゲート４８からパルス信号f₄として出力されア
ツプダウンカウンタ２８に＋５信号として供給さ
れ、アツプダウンカウンタ２８の内容を＋５す
る。この結果、アツプダウンカウンタ２８の内容
は１時間後を表わす内容となり、また、前記パル
ス信号f₄がオアゲート３２を介してフリツプフロ
ツプ３３のセツト入力端子Ｓに入力され、フリツ
プフロツプ３３を再びセツトさせるので、RAM
２２からは上記１時間後の時単位に対する記憶情
報がシフトレジスタ３８₁，３８₂に夫々書き込ま
れ、分表示部１２にて表示される。

前記３進カウンタ２１からの信号“２”はオア
ゲート２４を介してアンドゲート２５に入力され
ている。このため３進カウンタ２１の内容が
「２」の時はアツプダウンカウンタ２８内の時情
報がアンドゲート２５から出力され、時表示部１
７に表示される。また、５０は60進のアツプダウ
ンカウンタであり、後述するように時刻のセツ
ト、クリアに使用されるものであるが、このアツ
プダウンカウンタ５０の内容を表わす信号はアン
ドゲート５１の一方入力端子に入力されている。
このアンドゲート５１の他方入力端子には周波数
２Hzの駆形波信号が規制信号として入力されてお
り、このアンドゲート５１からの出力信号は前記
信号“２”によつてこのとき規制解除されている
アンドゲート５２及びオアゲート１４を介してデ
コーダ１０に入力されている。このため、時刻表
示部１１においては前記アツプダウンカウンタ２
８の内容が表示されると共に、60進のアツプダウ
ンカウンタ５０の内容も２Hzの点滅によつてフラ
ツシング表示される。また、３進カウンタ２１か
らの前記信号“２”はアンドゲート５４及び５５
に与えられると共にワンシヨツト回路５３にも入
力されており、この結果、３進カウンタ２１の内
容が「１」から「２」に変化したときワンシヨツ
ト回路５３からは１発のパルス信号f₂が出力さ
れ、このパルス信号f₂は前記オアゲート３２を介
してフリツプフロツプ３３のセツト入力端子Ｓに
入力される。このため、パルス信号φが与えられ
る60進カウンタ３０の計数値がデコーダ３１でデ
コードされ、列アドレス信号としてRAM２２に
入力されるので、時刻表示部１１の分表示部１２
にはアツプダウンカウンタ２８の時情報に対応す
る記憶情報が表示される。一方、前記アンドゲー
ト５４及び５５には前記スイツチS₃及びS₄の操作
信号が夫々ワンシヨツト回路４３，４６を介して
与えられており、スイツチS₃を操作するとワンシ
ヨツト回路４３から出力されるパルス信号がアン
ドゲート５４を介してアツプダウンカウンタ５０
に−１の信号として与えられる。また、スイツチ
S₄を操作するワンシヨツト回路４６から出力され
るパルス信号がアンドゲート５５を介してアツプ
ダウンカウンタ５０に＋１の信号として与えられ
る。なお、スイツチS₃またはスイツチS₄の操作に
よりその内容が１づつダウンまたはアツプするア
ツプダウンカウンタ５０の内容は前記時表示部１
７にフラツシング表示されるので、その内容を目
視確認しながら戻しスイツチS₃または進みスイツ
チS₄を連続操作することができる。しかしてアツ
プダウンカウンタ５０のキヤリー出力端子、ボロ
ー出力端子から夫々出力されるキヤリー信号及び
ボロー信号はオアゲート４８または４５を夫々介
してアツプダウンカウンタ２８に＋５信号、−５
信号として入力されている。また、アツプダウン
カウンタ５０の内容はアンドゲート５８の一方入
力端子に与えられ、このアンドゲート５８の他方
入力端子には設定スイツチS₂の操作信号がワンシ
ヨツト回路５６及び信号“２”が与えられている
アンドゲート５７を介して与えられている。そし
て、前記アンドゲート５７の出力信号は更にイン
バータ３６を介してアンドゲート３５に与えられ
ると共に、前記RAM２２の書き込み指令端子Ｗ
にも書き込み指令信号として供給されるようにな
つており、それ故、設定スイツチS₂が操作される
とRAM２２からはアツプダウンカウンタ２８の
時単位におけるアツプダウンカウンタ５０の分単
位のアドレスの情報が２ビツト並列出力として前
記データ出力端子OUT₁，OUT₂から夫々読出さ
れる。而してデータ出力端子OUT₁からのビツト
出力はRAM２２のデータ入力端子IN₂に入力さ
れ、またデータ出力端子OUT₁，OUT₂からの各
ビツト出力、即ち前記２ビツト並列出力はノアゲ
ート５９を介してRAM２２のデータ入力端子
IN₁に入力されている。また、前記データ入力端
子IN₁は第３図により説明したRAM２２の各行
を構成する２本の60ビツトレジスタのうち、図示
する上段側の60ビツトレジスタのデータ入力端子
と夫々接続され、他方、データ入力端子IN₂は下
段側の60ビツトレジスタのデータ入力端子と夫々
接続されている。データ出力端子OUT₁，OUT₂
とデータ入力端子IN₁，IN₂とのこのような接続
関係により、設定スイツチS₂の１回目の操作時に
データ出力端子OUT₁，OUT₂から出力される２
ビツト並列出力の内容がともに２値論理レベルの
“０”であつた場合、ノアゲート５９の出力は
“１”となるためデータ入力端子IN₁を介してそ
の行の上段側の60ビツトレジスタの当該列（ビツ
ト）に“１”が書込まれる。なお、このときデー
タ入力端子IN₂の入力は“０”であるから、上記
行の下段側の60ビツトレジスタの対応するビツト
の内容は“０”のまゝ変化しない。また、このよ
うにして“１”を書込んだ状態で再度設定スイツ
チS₂を操作すると、このときにはデータ出力端子
OUT₁からは“１”が出力され、且つデータ出力
端子OUT₂からは“０”が出力されるので、ノア
ゲート５９の出力が“０”となつてデータ入力端
子IN₁は“０”が与えられ、且つデータ入力端子
IN₂には“１”が与えられる。このため、上記上
段側の60ビツトレジスタのビツトには“０”が書
込まれ、且つ下段側の60ビツトレジスタの対応す
るビツトには“１”が書込まれ、したがつて設定
スイツチS₂の１回目の操作結果、得られた各ビツ
トの記憶状態が夫々反転するものである。猶、デ
ータ出力端子OUT₁からの出力は前記シフトレジ
スタ３８₁に入力され、他方、データ出力端子
OUT₂からの出力は前記シフトレジスタ３８₂に
入力されるので、設定スイツチS₂の１回目の操作
後、分表示部１２にて点灯表示されていた時刻情
報を点滅表示させたいときには、設定スイツチS₂
を再度操作すればよいものである。

次に、上記実施例の動作をその操作方法ととも
に第４図および第５図を参照して説明する。

３進カウンタ２１の内容が「０」の時は３進カ
ウンタ２１から信号“０”のみが出力される。こ
の信号“０”はアンドゲート７，１３に送られて
これらアンドゲート７，１３を規制解除するので
デコーダ８は分計数回路４からの分情報が入力さ
れ、またデコーダ１０には分情報、時計数回路５
及び午前／午後計数回路６からの時情報が入力さ
れる。そしてデコーダ８およびデコーダ１０の各
デコード出力はそれぞれ時刻表示部１１に送られ
て所定の電極素子が選択され、時刻表示部１１で
は第４図Ａに示すように現在時刻、例えば午後３
時00分が表示される。

このようにして時刻表示部１１に通常の計時時
刻、たとえば前記した午後３時00分の時刻が表示
されているときにおいて、例えば列車の時刻表上
のこの午後３時台の時刻を記憶させる場合には、
表示切替スイツチS₁を２回連続操作する。この場
合、前記スイツチS₁の１回目の操作時のワンシヨ
ツト回路２０からの１発目のパルス信号により３
進カウンタ２１の内容が「０」から「１」に変化
し、同時に３進カウンタ２１から信号“１”が出
力される。このためワンシヨツト回路２３から１
発のパルス信号f₁が発生し、アンドゲート２６，
２７が規制解除されて時計数回路５および午前／
午後計数回路６からこのときの時情報、即ち、
「午後３時」の情報がアツプダウンカウンタ２８
に転送され、プリセツトされる。而してプリセツ
トされたこの時情報「午後３時」はアンドゲート
２５、オアゲート１４を介してデコーダ１０に送
られ、デコードされる。したがつて、時表示部１
１の午前／午後表示用の電極素子１８ｃと午後３
時を表示する第１の電極素子とが選択されて点灯
し、午後３時台が時針により表示される。また、
前記時情報「午後３時」はデコーダ２９によつて
もデコードされ、この結果、内容「15」の行アド
レス信号がRAM２２の行アドレス入力端子Ｕに
与えられる。猶、スイツチS₁の１回目の操作時に
出力される前記パルス信号f₁によつてフリツプフ
ロツプ３３がセツトされ、このため60進カウンタ
３０がパルス信号φを計数してその内容が「０」
〜「59」まで変化し、またこの内容「０」〜
「59」がデコーダ３１によつてデコードされ、
RAM２２の行アドレス入力端子Ｌに与えられ
る。このため、RAM２２の午後３時台の情報が
データ出力端子OUT₁，OUT₂から順次読出さ
れ、シフトレジスタ３８₁，３８₂に夫々入力され
る。然しながら午後３時台には前述した如く何も
書込まれておらず、RAM２２から読出される情
報はすべて“０”であるから、分表示部１２を表
示させるための第１電極素子、第２電極素子は全
く選択されず、したがつて分針は全く表示されな
い。

また３進カウンタ２１の内容が「０」から
「１」に変化した時点でアンドゲート７，１３が
同時に閉成されるから、各計数回路４，５，６に
よる現在時刻情報は時刻表示部１１に送られなく
なり、したがつて表示されなくなる。

他方、スイツチS₁の２回目の操作時に３進カウ
ンタ２１の内容が「１」から「２」に変化し、ま
たこれにともなつて３進カウンタ２１から信号
“２”が発生する。したがつてこれと同時にアン
ドゲート５４，５５，５７が開成され、また、ア
ンドゲート２５，５２，３９₁，３９₂，４１₁，
４１₂も開成され、更にパルス信号f₂が発生する。
而して、いまアツプダウンカウンタ５０の内容が
「０」であるとすると、この内容「０」を表わす
信号がアンドゲート５１から周波数２Hzにて出力
されはじめ、アンドゲート５２、オアゲート１４
を介してデコーダ１０に与えられ、デコードされ
る。このため、前記内容「０」に対応する第１電
極素子が選択され、時表示部１１において第４図
Ｂに示すように点滅表示されはじめる。猶、前記
パルス信号f₂の発生時にフリツプフロツプ３３が
セツトされ、このため、60進カウンタ３０の内容
が「０」〜「59」まで変化するが、前述したパル
ス信号f₁の発生時と同様な理由により、分表示部
１２に対する表示はなされない。

次に、「午後３時２分」に普通列車の発車時刻
を書込むべく、進みスイツチS₄を２回連続操作す
ると、アツプダウンカウンタ５０の内容が＋２さ
れて「２」となる。これと同時に前記内容「２」
が周波数２Hzにてアンドゲート５１から出力され
はじめるので、時表示部１７において対応する第
１電極素子が点滅表示しはじめる。而してこの点
滅動作を目視したのち設定スイツチS₂を１回操作
するとアンドゲート５７から１発のパルス信号が
発生され、このパルス信号によつてアンドゲート
５８が開成し、且つアンドゲート３５が閉成され
る。このためアツプダウンカウンタ５０の内容、
「２」がデコーダ３１によつてデコードされ、
RAM２２の午後３時２分のエリアがアドレスさ
れる。然るに、いま、RAM２２の午後３時２分
のエリアには時刻が書込まれていず、したがつて
データ出力端子OUT₁，OUT₂からは“０”が
夫々出力される。このためノアゲート５９の出力
が“１”となつてデータ入力端子IN₁に与えら
れ、またデータ入力端子IN₂には“０”が与えら
れる。一方、アンドゲート５７からの前記パルス
信号がこのとき書込み指令端子Ｗに入力されてお
り、したがつて、午後３時台に対する２本の60ビ
ツトレジスタの上段側の60ビツトレジスタの列ア
ドレス「２」のビツトには“１”が書込まれ、ま
た下段側の60ビツトレジスタの対応するビツトに
は“０”が書込まれる。

また、この書込み動作の終了後、遅延回路６０
の出力によりフリツプフロツプ３３がセツトされ
る。このため、60進カウンタ３０が動作し、その
内容が「０」〜「59」に変化し、また、この内容
「０」〜「59」がこのとき開成されているアンド
ゲート３５、オアゲート３７を介してデコーダ３
１に与えられる。このためRAM２２の午後３時
台の情報が読出されてシフトレジスタ３８₁，３
８₂に夫々入力される。したがつて、分表示部１
２には「２分」を表示させる第１電極素子、第２
電極素子が選択され、分針として表示される。こ
の場合、シフトレジスタ３８₁から読出された分
情報は第４図Ｃに示すように表示されるが、前記
分針のうち第１電極素子によるものはアツプダウ
ンカウンタ５０の内容にしたがつて周波数２Hzで
点滅し、他方、第２電極素子によるものは点灯し
ている。

次に、午後３時７分に時刻を設定するものと
し、しかもこの時刻「午後３時７分」が急行列車
の発車時刻であるためRAM２２から読出されて
分表示部１２に表示されるとき点滅表示させるべ
く、前記下段側の60ビツトレジスタに記憶させる
ものとする。この場合、前記書込み操作に続いて
進みスイツチS₄を５回連続操作し、アツプダウン
カウンタ５０の内容を「７」とする。このとき、
アツプダウンカウンタ５０の内容「７」がアンド
ゲート５１から周波数２Hzにて出力され、時表示
部１７にて点滅表示される。次に設定スイツチS₂
を２回連続操作すると、このスイツチS₂の１回目
の操作時にRAM２２の上段側の60ビツトレジス
タの午後３時７分のビツトに“１”、下段側のビ
ツトに“０”が夫々書込まれる。また、スイツチ
S₂の２回目の操作により前記上段側の60ビツトレ
ジスタの午後３時７分のビツトに“０”、下段側
のビツトに“１”が書込まれる。またRAM２２
に書込まれた時刻情報は次いで時刻表示部１１に
第４図Ｄに示すように表示される。この場合、分
表示部１２には「７分」を表示させる第１電極素
子は周波数２Hzにて点滅表示され、また第２電極
素子は周波数１Hzにて点滅表示される。

また、以下同様にして午後３時台の時刻表の時
刻をスイツチS₄にて所望の時刻に合わせたのち普
通列車の場合には設定スイツチS₂を１回操作し、
また急行列車の場合には２回連続操作すればよ
い。第５図ＡはこのようにしてRAM２２に書込
まれた午後３時台の時刻の記憶状態図である。こ
の第５図Ａの例では、午後３時２分、…、49分、
59分に夫々普通列車の時刻が記憶され、また、午
後３時７分、…、54分に夫々急行列車の時刻が記
憶されている。

一方、第５図Ａのように記憶されている午後３
時台の時刻表を読出して表示させる場合の動作を
次にその操作方法とともに説明する。いま現在時
刻を例えば２時50分とし、また、この現在時刻２
時50分が時刻表示部１１に表示されているものと
すると、先ずスイツチS₁を１回操作して３進カウ
ンタ２１の内容を「０」から「１」に変化させ
る。このため前記パルス信号f₁が発生し、アンド
ゲート２６，２７を介してアツプダウンカウンタ
２８に時情報「午後２時」がプリセツトされる。
また、この時情報「午後２時」のプリセツトによ
り時刻表示部１１上には午後２時台の時刻情報が
表示される。

而してこの時刻表示部１１を目視確認後、進み
スイツチS₄を１回操作するとアツプダウンカウン
タ２８の内容が＋５され、「午後３時」の内容と
なる。このため時刻表示部１１の時表示部１７に
は前記アツプダウンカウンタの内容にしたがつて
「午後３時」が第１電極素子、第３電極素子によ
つて点灯表示される。また、アツプダウンカウン
タ２８の内容および60進カウンタ３０の内容が
夫々、デコーダ２９，３１によつてデコードされ
ることにより、RAM２２から午後３時台の時刻
情報が読出され、シフトレジスタ３８₁，３８₂に
夫々入力され、更に分表示部１２に与えられる。
このため分表示部１２には午後３時台の分情報
が、第５図Ｂに示す如く普通列車については点灯
表示され、他方、急行列車については周波数１Hz
にて点滅表示される。

尚、前記実施例ではこの発明を電子腕時計に適
用したが、これに限らず、時刻表の時刻等、各種
の時刻情報の表示機能をもつた小型電子機器、例
えば小型電子計算機等にもこの発明を同様に適用
可能である。

この発明は以上説明したように、基準信号を計
数して少なくとも時単位及び分単位からなる時刻
情報を出力する時刻計数手段４，５と、複数の棒
状表示体を環状に配列してなる第１の環状表示部
１７，１８ａ及びこの第１の環状表示体の外側に
複数の棒状表示体を環状に配置してなる第２の環
状表示部１２，１８ｂを有し前記時刻計数手段で
得られる時刻情報を光学的に指針表示する指針表
示部１１とを備えた電子時計において、時単位毎
の記憶領域を有し夫々の記憶領域に第１及び第２
の２系列の時刻表等の分単位情報を夫々記憶する
第１の記憶手段２２と、前記時刻計数手段からの
時単位の時刻情報を受けこの時単位の情報を前記
第１の記憶手段に供給して供給された時単位の記
憶領域に記憶されている第１及び第２の時刻表の
分単位情報を前記第１の記憶手段から読み出す読
み出し制御手段２６乃至３７と、この読み出し制
御手段によつて読み出された第１及び第２の時刻
表の分単位情報をそれぞれ記憶する第２、第３の
記憶手段３８₁，３８₂と、この第２、第３の記憶
手段からの各記憶された分単位情報を前記指針表
示部でそれぞれ表示態様を異ならせて表示させる
表示制御手段３９₁，３９₂，４１₁，４１₂，９と
を具備したので、例えば列車やバスの時刻表の時
刻など、各種の時刻情報を多数、外部スイツチ等
の簡単な操作方法によつて容易にプリセツトで
き、勿論プリセツトした時刻情報のうち任意のも
のの書替えも容易に行えるものであり、またこの
ようにしてプリセツトされた時刻情報を表示部上
に同時に多数読出して表示できるので、例えば時
刻表の時刻を１時間単位にて確認可能となり、し
たがつて時刻表としての機能を充分果たしうるも
のであり、しかも時刻情報の読出し方法も極めて
簡単である。また複数、同時に表示される時刻情
報のうち特定のものについては、例えば点滅表示
させるなどして他の時刻情報と区別表示するよう
にしたから、例えば時刻を表示させるときには急
行列車と普通列車との区別や行先別等の区別が一
目瞭然となつて表が更にみやすくなるものであ
る。

更に、この発明によれば、表示部の表示面積が
極めて狭い小型の電子機器に対しても多数の時刻
情報を同時に表示させうるので極めて好都合とな
るものである。

【図面の簡単な説明】

第１図はこの発明を適用した電子腕時計の回路
構成図、第２図は第１図に示した電子腕時計の時
刻表示部の構成図、第３図は上記電子腕時計の時
刻を記憶するRAM２２の内容を示した図、第４
図は時刻設定時のスイツチ操作と表示状態および
RAM２２の記憶状態との関係を示した図、第５
図Ａは上記RAM２２の一部を示した図、第５図
Ｂは第５図Ａの場合の時刻表示部の表示状態を示
す図である。 １……発振器、４……分計数回路、５……時計
数回路、６……午前／午後計数回路、１１……時
刻表示部、２１……３進カウンタ、２２……
RAM、２８，５０……アツプダウンカウンタ、
３０……60進カウンタ、３８₁，３８₂……シフト
レジスタ、S₁……表示切換えスイツチ、S₂……設
定スイツチ。

Claims (1)

1. 【特許請求の範囲】 １ 基準信号を計数して少なくとも時単位及び分
   単位からなる時刻情報を出力する時刻計数手段
   と、複数の棒状表示体を環状に配列してなる第１
   の環状表示部及びこの第１の環状表示体の外側に
   複数の棒状表示体を環状に配置してなる第２の環
   状表示部を有し前記時刻計数手段で得られる時刻
   情報を光学的に指針表示する指針表示部とを備え
   た電子時計において、 時単位毎の記憶領域を有し夫々の記憶領域に第
   １及び第２の２系列の時刻表等の分単位情報を
   夫々記憶する第１の記憶手段と、 前記時刻計数手段からの時単位の時刻情報を受
   けこの時単位の情報を前記第１の記憶手段に供給
   して供給された時単位の記憶領域に記憶されてい
   る第１及び第２の時刻表の分単位情報を前記第１
   の記憶手段から読み出す読み出し制御手段と、 この読み出し制御手段によつて読み出された第
   １及び第２の時刻表の分単位情報をそれぞれ記憶
   する第２、第３の記憶手段と、 この第２、第３の記憶手段からの各記憶された
   分単位情報を前記指針表示部でそれぞれ表示態様
   を異ならせて表示させる表示制御手段とを具備し
   てなる小型電子時計。