JPS581757B2 - プログラムタイマ− - Google Patents

Description

【発明の詳細な説明】 プログラムタイマーは、オーディオタイマーを始めとし
て、数多くの出力の動作時間をそれぞれ個別に設定町能
なものが普及しつつある。

従来のプログラムタイマーにあっては、常時の表示が現
時刻だけのものであったり、また、プログラムする内容
が多くなったのに伴い、現時刻と共に各出力毎のオン時
間帯をバー表示で示す機能を有するものも考えられてい
る。

ところで、デジタル表示の現時刻に対して、アナログ表
示のオン時間帯では、設定内容に対してあと何時間でオ
ンまたはオフのプログラム動作を実行するのか、確認し
判断するまでに時間を要した。

それは、デジタル表示されている現時刻をバー表示領域
での時間軸上に置き直し各設定バー表示と比較する必要
があるからである。

本考案は前記の不便さを無くし、バー表示された利点を
生かすべく、前述バー表示領域中の、各出力オン時間バ
ー表示部以外の時間軸上に現時刻を示すポインターを配
することを主眼とするものである。

最初に第１図で、各出力毎にオン時間帯がバー表示され
る機能を持つプログラムタイマーを示す。

１はプログラムタイマーの外体、２は現時刻表示部３と
各出力の設定されたオン時間帯バー表示部４、及び、置
数キー、クリャギ一部５を含んだディスプレイ部であり
、６は各種ファンクションモード選択用のロータリース
イッチ部である。

このプログラムタイマーでは、前述の如く、デジタル表
示された現時刻をバー表示領域４中の時間軸上に置き直
して、プログラム内容実行までの残時間を判定しなくて
はならない不便さが残ってしまう。

次に本発明の現時刻表示のポインターを含むバー表示部
を有したプログラムタイマーを第２図で説明する。

第１図での説明箇所以外に７のポインターが付加されて
いる。

このポインターは、Ａ，Ｂのオン時間帯バー表示部以外
の時間軸上に配されており、デジタル表現された現時刻
３に対応して、前記時間軸上を移動していくものである
。

このポインターが付加された事によって、いちいちデジ
タル表現を時間軸上に置き直す必要が無くなるのである
。

では次に、第３図に従って本発明のシステム構成図を説
明する。

図における２ ０ ０（１） ， （２）はマイクロコ
ンピューターであり、まず第６図を参照してマイクロコ
ンピューターの機能とデータ処理プロセスの概略を説明
する。

第１の機能は論理演算機能があって、この機能論理演算
ユニット（ ＡＬＵ ） ２ ０１，アキュームレータ
（ＡＣＣ）２０２，テンポラリレジスタ（ＴＥＭＰ）２
０３，プログラムステークスフラッグ（ＰＳ）２０４，
キャリフラッグ２０５，ゼロフラッグ２０６，ツーズコ
ンブリメント（Ｔ／Ｃ）２０７およびデータ転送を行な
う４ビットのＡバスおよびＢバスにより達せられる。

ＡＬＵ ２０１は論理演算部であって、論理積，論理和
，排他的論理和，加算を実行することができる。

Ｔ／Ｃ２０７はＡＬＵ２０１に転送されてくるデータの
２の補数を算出するものであり、したがってＡＬＵ２０
１は減算を実行することができる。

ＰＳ２０４，ＣＦ２０５，ＺＦ２０６は１ビットのフリ
ツプフロツプであり、システムの状態を記憶するための
ものである。

ＰＳ ２ ０８は命令によりセット・リセットされるフ
ラッグであり、ＣＦ２０５，ＺＦ２０６はＡＬＵ２０１
の演算結果等に基づき、キャリアの有無により、ＣＦ２
０５が演算結果が零であるか否かによりＺＦ ２ ０６
がそれぞれセット・リセットされ、プログラム実行にお
ける種々の判定に使用される。

ＡＣＣ２０２，ＴＥＭＰ２０３は４ビットのレジスクで
あり、ＡＬＵの入力データや演算結果等を一時的に記憶
するためのレジスタである。

第２の機能はデータ記憶機能である。

この機能は可変メモリであるＲＡＭ２０９，Ｘレジスク
２１０，Ｙレジスタ２１１により実行される。

ＲＡＭ２０９のアドレスはＸおよびＹレジスタ２１０，
２１１により指定されて命令により、ＡＣＣ２０２等に
ＲＡＭ２０９の内容を転送できるようになっている。

第３の機能はプログラムの記憶実行等を行うプログラム
記憶および実行機能である。

この機能は固定メモリであるＲＯＭ２１０，プログラム
カウンクＰＣ２０４，サブルーチンスタックＳＴＡＣＫ
２１１，スタックポインタＳＰ２１２により実行される
。

ＲＯＭ２１０は３ビットの命令語で書き込まれたシステ
ムの実行すべきプログラムを記憶するものであり、パイ
ナリカウンタにより構成されているＰＣ２０４はＲＯＭ
２１０の番地指定を行う。

したがって、ＰＣ２０４のカウントアップにしたがって
ＲＯＭ２１０に記憶されたプログラムが、１ワードづつ
実行されていく。

ＳＴＡＣＫ２１１はプログラムのザブルーチンを実行す
るとき、サブルーチンからもどってくる時の番地を指定
するため、ＰＣ２０４の内容を格納するものである。

ＳＰはサブルーチンを２レベルで実行するとき、はじめ
にもどってくるべき番地を指定するためのものである。

第４の機能は命令デコード機能である。

この機能はインストラクションレジスタＩＲ２１３イン
ストラクションプログラマブルロジツクアレイＩ−ＰＬ
Ａ２１４により実行される。

ＩＲ２１３はＲＯＭ２１０から転送された８ビットの命
令語を命令が実行される間ラッチするためのレジスタで
あり８ビットである。

Ｉ−ＰＬＡ２１４はＲＯＭ２１０より転送された８ビッ
トの命令語を制御信号に変換する機能を果たし、したが
ってＩ−ＰＬＡ２１４により、ＲＯＭ２１０に記憶され
た８ビットの命令語は順次各種の制御信号となり、他の
各機能部（例えば、ＡＬＵ，ＡＣＣ，ＲＡＭ……など）
に送られ、μ−ＰはＲＯＭ２１０に記憶されたプログラ
ムに基づき動作する。

第５の機能はカウンタ機能である。

カウンク２１５は８ビットのパイナリカウンタであり、
カウンタ用フリツプフロツプＥ／ＤＦＦ２１６により、
セット・リセットされる。

Ｅ／ＤＦＦ２１６によりカウンタ２１５がカウント可能
状態にされると、Ｓ１入力端子からのパルス入力をカウ
ントアップし、最−七位（ＭＳＢ）まで、カウントアッ
プすると、セットフラッグＳＦ２１７がセットされる。

したがって、ＲＯＭ２１０からの命令により、Ｅ／ＤＦ
Ｆ２１６をセット・リセットし、ＳＦ２１７がセットさ
れているか否かをみることによりＳ１入力からのパルス
数をカウントすることができる。

また、カウンタ２１５の内容を上位４ビットと下位４ビ
ットに分けて、直接ＡＣＣ２０２などに転送することも
できる。

第６は入力出力機能である。

入力端子はＡ０〜Ａ３の４ビット並列入力端子と、Ｂ０
〜Ｂ３の４ビット並列入力端子がある。

このＡ０〜Ａ３，ＢＯ＝Ｂ３の２組の並列入力はマルチ
プレクサＭＰＸ２１８によりＢバス２１９を介して選択
的に、ＡＣＣ２０２等に転送することができる。

このＡ０〜Ａ３，Ｂ０〜Ｂ３入力はデータの入力用とし
て用いられる。

他の入力端子として、Ｓφ，Ｓ１入力端子がある。

この入力端子はμ−Ｐのクロツクとは無関係にパルス信
号をカウントしたり、割り込み動作をさぜたりするのに
便利な入力端子である。

混入力は比較器Ｃ２２０により、入力がハイかローかを
判別される。

Ｓ１入力はゲートＧ２２１により、カウンタ２１５に入
力されたり、直接、同期化回路Ｓ２２２を経て、ＳＦ２
１７に入力され、比較器Ｃ２２３により比較されて、Ｓ
φ入力と同じように使用することができる端子である。

Ｓ１入力カウンタ２１５に入れるか否かはＣＳ端子の入
力により選択できる。

ＲＳＴ入力端子は最初の電源投入時などに、μ−Ｐの電
源が確立されるまで、ＲＯＭ２１０に記憶されたプログ
ラムのスタート（０番地）に停止させ、誤動作を防ＩＦ
するなどの目的のために使うことができる、このとき出
力端子は全てＬ０になる。

ＯＳＣ入力端子は内蔵の発振器２２４の発振周波数を決
定するために、コンデンサと抵抗を接続する端子である
。

この発振器の発振周波数をクロツクとしてμ−Ｐの動作
が実行され、このμ−Ｐの動作速度（処理速度）を決定
している。

また、Ｖｓｓ，ＶＤＤは電源端子である。

次に、出力端子は３種類を有している。

第１の出力端子はＤ０〜Ｄ７よりなるＤ出力端イである
。

ＲＡＭ２０９あるいはＡＣＣ２０２のデータとＰＳ２０
８とがラッチ２０５によりラッチされてプログラマブル
ロジツクアレイＰＬＡ２２６に５ビットデータとして転
送されると、そのデータ（５ビット）はＤ０〜Ｄ７の８
本の出力端子に並列８ビット出力として出力される。

したがって、このＤ０〜Ｄ７の出力端子は７セグメント
表示管の表示用に適している。

第２の出力端子はＥ０〜Ｅ３より成るＥ出力端子でＡＣ
Ｃ２０２あるいはＲＯＭ２１０より、４ビットのデータ
を並列に出力することができる。

２２γはラッチである。

第３の出力はＣ０〜Ｃ１１より成るＣ出力端子であり、
このＣ出力は各々に独立にセットまたはリセットするこ
とができる。

すなわち、Ｙレジスク２１１によってとのＣ出力をセッ
トするかを指定し、出力命令を出すと、デコーダ２２８
により相当するＣ出力端子はラツチ２２９により、ラッ
チされて出力される。

したがってこのＣ出力端子で種々の負荷を制御できる。

なお、２３０，２３１，２３２はマルチプレクサであり
、２３３は比較器である。

以上第６図に示したμ−Ｐの機能とデータ処理プロセス
についての概略を説明したが、本発明はこのようなμ−
Ｐを用いた実施例を示している。

前述のごとき、μ−Ｐ２００を用いて制御装置を構成し
たものが第３図実施例である。

第３図における８は、基準時間パルス発生器で、例えば
商用電源でも良い。

９は第１図でのロータリースイッチ６からの各種モード
選択信号、１０は置数キー，クリヤキーからの信号であ
る。

１１，１２は各出力Ａ・Ｂに相当する。

１３は、時刻表示器であり蛍光表示管，ＬＥＤ等で構成
される。

マイクロコンピューター２００（１）は、上記各種入出
力を制御すると共に、バー表示出力制御用マイクロコン
ピューター２００（２）へもプログラム時刻信号を伝送
している。

１７は、ポインター，及びバー表示素子（ここではＬＥ
Ｄ）群であり、１５，１６はセレクタ及びドライバ一群
を示している。

本システム構成は、ロータリースイッチ，置数キーから
の設定信号を入力して、出力Ａ−Ｂと時刻表示器を制御
する２００（１）と、ＬＥＤによって現時刻表示のポイ
ンター、及び、オン時間のバー表示を制御する２００（
２）によって成っていることが分かる。

次に、第４図に従って本発明のポインター表示、及び、
バー表示部具体的回路を説明する。

１８は、マイクロコンピューター２００（２）の出力Ｃ
φに同期して、出力が１→２→・・→６→１・・の順に
Ｈｉになるリングカウンターである。

本例では、バー表示の一定時間最小単位を１５分間に区
切り、各最小単位に対応すべくポインター表示用ＬＥＤ
ｐ１，ｐ２，・・・，ｐ９６、及び、バー表示用ＬＥＤ
ａ１，ａ２，ａ３，…ａ９６，ｂ１，ｂ２，…ｂ９６を
設けている。

ａ１〜ａ９６は出力Ａ，ｂ１〜ｂ９６は出力Ｂのバー表
示である。

さらに、マイクロコンピューター２００（２）の出力本
数の関係から、２４時間を示す９６個のＬＥＤ群を各出
力１６個毎６ブロックに分け、ｐ１〜ｐ１６，ａ１〜ａ
１６とｂ１〜ｂ１６をリングカウンター出力１に対応、
ｐ１７〜ｐ３２，ａ１７〜ａ３２とｂ１７〜ｂ３２をリ
ングカウンター出力２に対応のように、６ブロックをそ
れぞれ、リングカウンター出力１〜６に対応させた。

Ｃ１，Ｃ２・・Ｃ１１，Ｄφ，・・Ｄ４の１６出力は、
前記各ブロックの各各のＬＥＤ制御用信号であり、ｉ１
，ｉ２２…ｉ９６のナンドゲートにはリングカウンター
からの信号と、各ＬＥＤ制御用信号が人力されている。

Ｄ５，Ｄ６，Ｄ７の出力は、ポインタ一段，Ａ，Ｂ選択
用であり、２０，２４，２８はインバーターバツファで
あり、２１，２５，２９はそれぞれトランジスタ２３，
２７，３１のベース抵抗、２２，２６，３０はスイッチ
ング特性を良好にするための抵抗である。

１９は、バツファを示している。第４図での回路動作を
例を挙げて説明する。

出力Ａのプログラムが、０時５分にオンし、１時１０分
にオフという内容であった場合、リングカウンター出力
１がＨｉのときに、Ｃ１〜Ｃ５をＨｉに、Ｄ５をＨｉに
すれば、ナンドゲートｉ１〜ｉ５の出力はＬ０，トラン
ジスタ２３は導通して、ＬＥＤａ１，ａ２，ａ３，ａ４
，ａ５に電流が流れて点灯する。

これは、０時５分が１５分間単位で分割されたＬＥＤａ
１の位置に対応し、１時１０分がＬＥＤａ５の位置に対
応するので、ａ１から３５の途中にあるＬＥＤａ２，ａ
３，ａ４も点灯させるものである。

本表示によって、ＬＥＤの連続的なバー表示部が出来上
がり、一見してプログラム内容が認知されるのである。

他のプログラム時間帯も同様の動作であり、順次シフト
するリングカウンター１８の出力に同期して、対応する
出力Ｃ１〜Ｄ４を出し、Ｄ５，Ｄ６を交互にＨｉにする
ことで、ＡＢの各バー表示が可能である。

ポインタ一段の動作も前記バー表示部の動作と同様で、
第４図では１５分間区切りで各ポインターが現時刻を表
示する構成である。

なおこのポインターは、マイクロコンピューター２００
（１）からの時刻一致信号で、１５分毎に移動していく
ものである。

基準制御パルスＣφは、１８の出力１〜６を３回Ｈｉに
する時間、つまりｐ１〜ｐ１６のブロックから始まりｂ
８１〜ｂ９６のブロックまで到達する時間を、人間の目
にちらつきを覚えさせない程度の時間にすべく出力しな
ければならないのは当然である。

第５図で前述した第４図の動作をタイミングチャートに
した。

基準制御パルスＣφは、ｔｏ間隔で出力され、各々のパ
ルスの立ち下がりでリングカウンター１８の出力１〜６
が順次Ｈｉレベルになっていく。

ｔ１，ｔ２，ｔ３，ｔ４，……は各出力１，２，３，４
……がＨｉになっている時間であり、この時間内で対応
するＬＥＤ点灯用信号Ｃ１〜Ｄ４が出力されるのである
。

この図では、それぞれア，イ，ウ，工，……とブロック
分けされている。

本図ではＤ５がＨｉになっておりポインター表示がなさ
れている様子が分かる。

以上のように本発明の構成に依れば、デジタル表示され
た現時刻がバー表示領域中にポインターで示される事に
よって、各出力毎にプログラムされた内容が一目で確認
出来るバー表示の利点に加えて、残時間比較チェック時
にデジタル表現を時間軸上に置き直す手間が省ける。

これによって、使い勝手も向上し、使用者への便利性も
増すものである。

【図面の簡単な説明】

第１図はバー表示機能を有するプログラムタイマー外観
図、第２図は本発明の一実施例におけるプログラムタイ
マーの外観図、第３図は同プログラムタイマーのシステ
ム構成図、第４図は本発明の現時刻表示ポインター駆動
回路図、第５図は同回路のタイムチャート、第６図はマ
イクロコンピューターのアーキテクチャーブロック図で
ある。 １……プログラムタイマー、２……ディスプレイ部、３
……現時刻表示部、５……置数キー、クリャキ一部。

Claims (1)

【特許請求の範囲】
1. １ 各出力毎にオン・オフ動作が少なくとも１回以上プ
   ログラム可能で、現時刻のデジタル表示と共に、プログ
   ラムされたオン時刻から前記オン時刻に対応するオフ時
   刻までのオン時間を、各出力毎に一定幅の帯で１日２４
   時間の各時刻が表示された時間軸方向にバー表示する領
   域を有するタイマーにあって、前記バー表示領域中の、
   各出力オン時間バー表示部以外の時間軸上に現時刻を示
   すポインターを配した事を特徴とするプログラムタイマ
   ー。